32-разрядный процессор цифровой обработки сигналов с плавающей запятой

Характеристики


  • Тактовая частота 40 МГц;
  • Производительность 40 MFLOPS;
  • Внутреннее ОЗУ данных 2К×32 бит;
  • Кэш ОЗУ 64×32 бит;
  • Внутреннее ПЗУ программ 4K×32 бит;
  • Два последовательных порта с организацией 8/16/24/32 бит;
  • Мультипроцессорный интерфейс;
  • Блок прямого доступа к памяти (DMA);
  • Два 32-разрядных таймера;
  • Напряжение питания 5 В ± 10 % (1867ВЦ6Ф), 5 В ± 5 % (1867ВЦ6АФ);
  • Диапазон рабочих температур: -60/+85 °С.

Основные области применения:

  • быстродействующие системы обработки сигналов

Документация

Средства для программирования и отладки


Используются отладочные средства, поддерживающие функциональный аналог процессора 1867ВЦ6Ф, а именно TMS320C30 ф. Texas Instruments. Рекомендуемые средства: эмуляторы MIRAGE-NE1 и MIRAGE-NC2 производства ООО «МикроЛАБ Системс»

Тестирование, проведённое ООО «МикроЛАБ Системс», показало устойчивую работу эмуляторов MIRAGE-NE1 и MIRAGE-NС2 с процессором ЦОС 1867ВЦ6Ф под управлением интегрированной среды проектирования и отладки Code Composer v.4.10.

Внутрисхемный JTAG эмулятор SDSP-510PCI обеспечивает единый аппаратный отладочный комплекс для всех семейств DSP-процессоров: C2xx/C5x/C54x/C6xxx/C3x/C4x.
Функционально внутрисхемный JTAG эмулятор SDSP-510PCI аналогичен устройству фирмы TI и работает с тем же программным обеспечением (пакет Code Composer/Code Composer Studio).
Составные части JTAG эмулятора (интерфейсные платы и кабели) аппаратно и программно совместимы, что упрощает процесс миграции между платформами PC и семействами DSP. Возможно приобретение отдельных требуемых частей эмулятора или комплектация по желанию заказчика.
Отлаживаемый процессор и эмулятор соединяются по 5(6)-проводному последовательному интерфейсу JTAG (MPSD) через специальные выделенные на процессоре выводы, что позволяет отлаживать устройство в той конфигурации и на том процессоре, с которым оно будет работать в реальных условиях.
Использование внутрисхемного JTAG эмулятора полностью прозрачно для исполняемой программы и не оказывает на ее выполнение никакого влияния. При этом программа исполняется на полной скорости процессора без задержек и ограничений по производительности. К внутрисхемному JTAG эмулятору семейства SDSP подключается от одного до нескольких одновременно отлаживаемых процессоров.
Внутрисхемный JTAG эмулятор позволяет:

производить загрузку кода программы и данных во внутреннее ОЗУ процессора или во внешнее ОЗУ, внутреннюю FLASH-память;
устанавливать произвольное количество точек останова;
производить контроль и модификацию содержимого памяти, регистров процессора и регистров периферийных устройств;
проводить пошаговое выполнение программы;
измерять время выполнения программы или ее частей.
производить обмен данными между работающим ЦСП и РС, в том числе в режиме реального времени

Галерея


Структурная схема ЦПОС


Условное графическое изображение микросхемы


Оставить заявку



Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *