

МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ
1867ВЦ5Т

Руководство пользователя

2007

Содержание

1 Введение	5
1.1 Краткие характеристики ИМС 1867ВЦ5Т	5
1.2 Описание 1867ВЦ5Т	6
2 Корпус ИМС 1867ВЦ5Т	8
3 Функциональное назначение выводов ИМС 1867ВЦ5Т	9
4 Краткое описание архитектуры	12
4.1 Карта памяти	13
4.2 Карта памяти периферийных устройств	14
4.3 Цифровой ввод-вывод и функции совместно используемых выводов	16
4.3.1 Описание выводов группы 1	16
4.3.2 Описание выводов группы 2	17
4.4 Управляющие регистры цифрового ввода-вывода	18
4.5 Устройство сброса и сигналы прерывания	18
4.6 Программно-генерируемые прерывания	19
4.6.1 Команда INTR	19
4.6.2 Команда NMI	19
4.6.3 Команда TRAP	19
4.6.4 Системное прерывание для целей эмуляции или программной «ловушки»	20
4.6.5 Сброс	20
4.6.6 Сигналы аппаратного прерывания	21
4.6.7 Внешние сигналы прерывания	28
4.7 Генератор синхросигналов	29
4.8 Режим внутреннего генератора	29
4.9 Режим синхронизации от внешнего генератора	29
4.10 Система синхронизации в ИМС 1867ВЦ5Т	30
4.11 Режимы низкого энергопотребления	31
5 Структурная блок-схема ЦП 1867ВЦ5Т	33
6 Центральный процессор	37
6.1 Статусные и управляющие регистры	37
6.2 Центральное процессорное устройство	39
6.2.1 Вход масштабируемого сдвигателя	39
6.2.2 Умножитель	40
6.2.3 Центральное арифметическое логическое устройство	42
6.2.4 Аккумулятор	44
6.2.5 Вспомогательные регистры и арифметическое устройство вспомогательных регистров (ARAU)	44
6.2.6 Внутрикристалльная память	45
6.2.7 Последовательный flash загрузчик	46
6.2.8 Регистр flash памяти для режима управления	46
7 Периферийные устройства	47
7.1 Интерфейс внешней памяти	47
7.2 Модуль менеджера событий (EV)	48
7.2.1 Общецелевые таймеры (GP)	49
7.2.2 Устройства полного сравнения	50
7.2.3 Программируемый генератор обхода «мертвой» зоны	50
7.2.4 Простые сравнивающие устройства	51

7.2.5 Сравнение или генерация сигнала PWM формы.....	51
7.2.6 Характеристики устройства сравнения/формирования сигнала PWM формы	51
7.2.7 Устройство сбора данных.....	52
7.2.8 Особенности устройства сбора данных	52
7.2.9 Схема квадратурного кодирующего устройства (QEP).....	52
7.3 Модуль аналогово-цифрового преобразователя (АЦП).....	53
7.4 Модуль последовательного периферийного интерфейса (SPI)	54
7.5 Модуль последовательного коммуникационного интерфейса (SCI).....	56
7.6 сторожевой таймер (WD) и модуль сигналов прерывания в реальном времени	58
8 Эмуляция, основанная на скан-цепочках.....	60
9 Инструкции ИМС 1867ВЦ5Т	61
9.1 Режимы адресации	61
9.2 Особенности повторения команд (repeat)	62
9.3 Система команд ИМС 1867ВЦ5Т	62
10 Поддержка при разработке систем на основе ИМС 1867ВЦ5Т	71
10.1 Средства при разработке программного обеспечения.....	71
10.2 Средства при разработке технического обеспечения	71
11 Электрические и временные характеристики ИМС 1867ВЦ5Т	72
11.1 Предельные значения параметров при работе в диапазоне температур окружающей среды (если иные условия не указаны).....	72
11.2 Зависимость тока от выходного напряжения (результаты моделирования на SPICE).....	74
11.3 Информация по измерительным параметрам	76
11.4 Уровни перехода сигнала	77
11.5 Символы параметров временных диаграмм	77
11.6 Основные замечания по временным параметрам	78
11.7 Выбор синхронизации.....	79
11.8 Временные диаграммы в режимах пониженного энергопотребления.....	83
11.9 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «чтения»	85
11.10 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «чтения»	87
11.11 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «записи»	87
11.12 Изменения временных характеристик при различных емкостях нагрузки входов/выходов: результаты моделирования на SPICE	89
11.13 Временная синхронизация сигнала READY.....	89
11.14 Временные согласования сигналов R# и PORESET#	90
11.15 Интерфейс временной диаграммы менеджера событий	94
11.15.1 Временные диаграммы для выводов PWM/СМР	94
11.15.2 Временные диаграммы для режимов Захват и QEP.....	95
11.15.3 Временные согласования прерываний	96
11.15.4 Временные характеристики для входов-выходов общего назначения	97
11.15.5 Временные характеристики для входов/выходов последовательного интерфейса связи (SCI)	99
11.15.6 Временные параметры в режиме SPI MASTER	99

11.15.7	Временные параметры в режиме SPI SLAVE.....	103
11.16	10-битный двойной аналого-цифровой преобразователь (АЦП).....	109
11.16.1	Схема входного вывода АЦП.....	111
11.17	Flash EEPROM.....	113
11.17.1	Требования к временным характеристикам flash EEPROM.....	113
11.17.2	Программирование flash.....	114
11.17.3	Стирание flash.....	114
11.17.4	Операция записи flash.....	115
12	Файл регистров.....	116
13	Встроенная flash память ЭСППЗУ.....	123
13.1	Основные операции с памятью ЭСППЗУ.....	123
13.2	Состав блока флэш-памяти.....	123
13.3	Режимы обращения.....	123
13.3.1	Режим доступа к матрице ЭСППЗУ.....	123
13.3.2	Режим доступа к регистрам ЭСППЗУ.....	123
13.4	Описание управляющих регистров флэш-памяти.....	123
13.4.1	Состав и адресация.....	123
13.4.2	SEG_CTR регистр.....	124
13.4.3	TST регистр.....	125
13.4.4	WADRS регистр.....	125
13.4.5	WDATA регистр.....	125
13.5	Временные ограничения.....	125
13.6	Алгоритм ERASE/WRITE в одном цикле.....	125
13.7	Алгоритмы ERASE и WRITE в разных циклах.....	126
13.8	Алгоритм ERASE.....	126
13.9	Алгоритм WRITE.....	127
13.10	Алгоритм WRITE для записи нескольких страниц одинаковыми наборами значений.....	127
14	Описание периферийных устройств.....	129
14.1	Обзор 1867ВЦ5Т.....	129
14.2	Менеджер событий.....	131
14.2.1	Обзор модуля EV.....	131
14.2.2	Адреса регистров EV.....	135
14.2.3	Таймер общего назначения (GP таймер).....	137
14.2.4	Блоки сравнения.....	165
14.2.5	Цепи PWM, связанные с блоками полного сравнения.....	175
14.2.6	Формирование PWM сигналов с помощью блоков сравнения и цепей PWM.....	181
14.2.7	Пространственный вектор PWM.....	186
14.2.8	Блоки захвата.....	192
14.2.9	Цепи «квадратурной» обработки сигналов импульсного датчика положения (QEP).....	201
14.2.10	Прерывания EV.....	205
14.3	Модуль сдвоенного 10-битного аналогово-цифрового преобразователя (АЦП).....	216
14.3.1	Обзор 10-битного АЦП.....	216
14.3.2	Функционирование АЦП.....	217

14.3.3 Регистры АЦП	219
14.4 Модуль последовательного коммуникационного интерфейса (SCI)	224
14.4.1 Обзор SCI	224
14.4.2 Программируемый формат данных SCI	227
14.4.3 Мультипроцессорная коммуникация SCI	228
14.4.4 Формат коммуникации SCI	232
14.4.5 Прерывания от порта SCI	235
14.4.6 Управляющие регистры SCI	237
14.4.7 Пример инициализации SCI	250
14.5 Модуль последовательного периферийного интерфейса (SPI)	255
14.5.1 Обзор SPI	256
14.5.2 Функционирование SPI	258
14.5.3 Управляющие регистры SPI	268
14.5.4 Примеры инициализации в режимах работы	280
14.6 Модуль сторожевого таймера (Watchdog (WD)) и блока прерываний реального времени (Real-Time Interrupt (RTI))	290
14.6.1 Обзор сторожевого таймера (WD) и блока прерываний реального времени (RTI)	291
14.6.2 Функционирование таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)	293
14.6.3 Управляющие регистры таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)	297
14.6.4 Программы таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)	303
14.7 Модуль флэш-памяти	304
14.7.1 Обзор флэш ЭСППЗУ	305
14.7.2 Основные понятия	306
14.7.3 Регистры флэш	306
14.7.4 Программирование массива флэш	309
14.7.5 Стирание массива флэш	311
14.7.6 Чтение из массива флэш	313
14.8 Внешний интерфейс памяти	314
14.8.1 Внешний интерфейс к памяти программ	314
14.8.2 Внешний интерфейс к локальной памяти данных	317
14.8.3 Интерфейс к пространству ввода - вывода	319
14.8.4 Временные диаграммы интерфейса памяти	320
14.8.5 Генератор периодов ожидания	322
14.9 Цифровые порты ввода - вывода	324
14.9.1 Обзор цифровых портов ввода - вывода	324
14.9.2 Регистры цифровых портов ввода - вывода	325
14.10 Модуль фазовой автоподстройки частоты (Phase Locked Loop (PLL))	328
14.10.1 Обзор модуля PLL тактового сигнала	328
14.10.2 Функционирование PLL	330
14.10.3 Управляющие регистры PLL тактового сигнала	337
14.11 Контроллер ЦПОС 1867ВЦ5Т	340
14.11.1 Обзор контроллера ЦПОС 1867ВЦ5Т	340
14.11.2 Карта памяти	345
14.11.3 Периферийная карта памяти	347

14.11.4	Функции цифровых вводов - выводов и общих выводов.....	348
14.11.5	Сброс 1867ВЦ5Т и прерывания.....	353
14.11.6	Формирование тактового сигнала.....	365
14.11.7	Режим пониженного потребления.....	365
14.11.8	Программируемые регистры 1867ВЦ5Т.....	367
15	Описание центрального процессора и системы команд.....	382
15.1	Обзор раздела.....	382
15.1.1	Параметры ИС 1867ВЦ5Т.....	382
15.2	Обзор архитектуры.....	383
15.2.1	Архитектура.....	383
15.2.2	Память.....	385
15.2.3	Центральный процессор.....	387
15.2.4	Программное управление.....	388
15.2.5	Внутрикристальная периферия.....	388
15.2.6	Сканирующий эмулятор.....	389
15.3	Центральное процессорное устройство.....	389
15.3.1	Вход секции масштабирования.....	390
15.3.2	Секция умножителя.....	392
15.3.3	Секция центрального арифметического устройства.....	395
15.3.4	Арифметическое устройство вспомогательных регистров (ARAU).....	399
15.3.5	Статусные регистры ST0 и ST1.....	401
15.4	Память и пространство ввода - вывода.....	405
15.4.1	Обзор памяти и пространства ввода - вывода.....	405
15.4.2	Программная память.....	406
15.4.3	Локальная память данных.....	407
15.4.4	Глобальная память.....	409
15.4.5	Пространство ввода - вывода.....	410
15.5	Управление последовательностью выполнения программы.....	411
15.5.1	Генератор программных адресов.....	411
15.5.2	Операции конвейера.....	416
15.5.3	Переходы, вызовы подпрограмм и возвраты.....	417
15.5.4	Условные переходы, вызовы подпрограммы и возвраты.....	418
15.5.5	Повтор однократных инструкций.....	421
15.6	Системные функции.....	422
15.6.1	Интерфейс периферийных устройств (периферийный интерфейс).....	422
15.6.2	Системные конфигурационные регистры.....	423
15.6.3	Прерывания.....	427
15.6.4	Операция сброса.....	455
15.6.5	Режимы пониженного потребления.....	457
15.7	Режимы адресации.....	463
15.7.1	Непосредственная адресация.....	463
15.7.2	Режим прямой адресации.....	464
15.7.3	Косвенный режим адресации.....	468
15.8	Ассемблерные инструкции.....	475
15.8.1	Список инструкций.....	475
15.8.2	Как использовать описание инструкций.....	484
15.8.3	Описание инструкций.....	490

Приложение А (обязательное) Сравнение набора инструкций ИС 1867ВМ1, 1867ВМ2, 1867ВЦ2Т, 1867ВЦ5Т.....	647
Приложение Б (обязательное) Использование эмулятора XDS510	685
Лист регистрации изменений	694

1 Введение

1.1 Краткие характеристики ИМС 1867ВЦ5Т

ИМС 1867ВЦ5Т разработана по высоко производительной статической КМОП технологии с 0,5 мкм нормами. ИМС 1867ВЦ5Т конструктивно реализован в 132-выводном металлокерамическом четырехстороннем плоском корпусе типа 4229.132-3.

ИМС 1867ВЦ5Т включает центральный процессор (ЦП), который имеет систему команд и систему адресации, ориентированную на цифровую обработку сигналов, внутрикристалльную память программ и данных с произвольным доступом, электрически перепрограммируемую память EEPROM (Flash), менеджер событий, два аналого-цифровых преобразователя, сторожевой таймер, последовательные интерфейсы SPI и SCI, JTAG (IEEE1149.1), тестовый и отладочный интерфейсы.

Ниже даны краткие характеристики модулей, входящих в состав ИМС 1867ВЦ5Т, и характеристики ИМС в целом:

1 Центральный процессор с 50 нс циклом выполнения команд. Команды ЦП совместимы по исходному коду с командами ИМС 1867ВМ2 и совместимы вверх с ИМС 1867ВЦ2Т.

2 Память ИМС, содержащая 544 слова (16-битных) внутрикристалльной памяти данных и памяти программ с двойным доступом (DARAM), 16 К слова (16-битных) внутрикристалльной программной памяти типа Flash EEPROM, 224 К слов (16-битных) адресуемого пространства общей памяти, которые распределяются следующим образом: 64 К слова данных (16-битных), 64 К слова программ (16-битных), 64 К слов I/O (16-битных) и 32 К слова (16-ти битных) пространства глобальной памяти.

3 Модуль менеджера событий, который содержит 12 каналов-компараторов или 12 каналов широтно-импульсной модуляции (PWM), три 16-битных таймера общего назначения с шестью режимами, включая непрерывный режим, режимы вверх и вверх/вниз (Continuous, Up, Up/Down), три 16-битных полных сравнивающих устройства с обходом «мертвой» зоны, три 16-битных простых устройства сравнения, четыре устройства сбора данных, два из которых с возможностью интерфейса к квадратурно-кодирующему импульсному устройству (QEP).

4 Двойной 10-битный аналого-цифровой преобразователь, осуществляющий аналого-цифровое преобразование за 6,1 мкс.

5 Двадцать восемь индивидуально программируемых мультиплексированных выводов I/O.

6 Модуль фазосинхронизирующей подстройки частоты (PLL).

7 Модуль сторожевого таймера (с сигналом прерывания в реальном времени).

8 Модуль последовательного коммуникационного интерфейса SCI.

9 Модуль периферийного последовательного интерфейса SPI.

10 Шесть внешних сигналов прерывания: Power Drive Protect, Reset, NMI и три маскируемых сигнала прерывания.

11 Четыре режима выключения питания для работы с пониженным энергопотреблением.

12 Модуль эмуляции, основанный на JTAG скан-цепочках.

ИМС 1867ВЦ5Т поддерживается инструментальными средствами для разработки систем на ее основе от фирмы Texas Instruments (TI) и третьих фирм. Эти средства включают:

- ANSI C компилятор, Assembler/Linker (ассемблер/редактор связей) и отладчик С-кода (Source Debugger) от TI.
- Эмулятор, основанный на скан-цепочках типа XDS510 от TI.
- Code Composer от TI, поддерживающий TMS320C/F2xx.
- Библиотеку программ для цифрового управления моторами от третьих фирм и поддержку разработки на базе нечеткой логики (Fuzzy-Logic).

1.2 Описание 1867ВЦ5Т

1867ВЦ5Т принадлежит к группе контроллеров цифровой обработки сигналов, основанных на поколении 16-битных процессоров цифровой обработки сигналов с фиксированной точкой (ПЦОС) М1867ВМ1, Л1867ВМ2 и 1867ВЦ2Т. Контроллер оптимизирован для применения в системах цифрового управления двигателями.

1867ВЦ5Т сочетает ЦП с модернизированной архитектурой и высокопроизводительными возможностями по обработке данных и набором улучшенных периферийных устройств, которые оптимизированы для управления мотором/двигателем. Периферийные устройства включают в себя модуль менеджера событий, который с таймерами общего назначения и регистрами сравнения, способных обслуживать свыше 12 выводов данных формата ШИМ (PWM), а два 10-битных аналого-цифровых преобразователя позволяют осуществлять два одновременных преобразования в течение 6,1 мкс. Характеристики ИМС 1867ВЦ5Т приведены в таблице 1.

Таблица 1 - Характеристики ИМС 1867ВЦ5Т ПЦОС контроллера

Внутрикристалльная память, слов			Напряжение питания, В	Время цикла, нс	Тип корпуса
ОЗУ		Flash EEPROM			
Данные	Данные/Программа	Программа			
288	256	16 К	5	50	4229.132-3

На рисунке 1 приведено условное графическое обозначение ИМС 1867ВЦ5Т.




Рисунок 1 - Условное графическое обозначение ИМС 1867ВЦ5Т

2 Корпус ИМС 1867ВЦ5Т

Микросхема выполняется в металлокерамическом 132-выводном корпусе типа 4229.132-3. Конструктивное исполнение ИМС 1867ВЦ5Т приведено на рисунке 2.




Рисунок 2 – Конструктивное исполнение микросхемы

3 Функциональное назначение выводов ИМС 1867ВЦ5Т

Функциональное назначение выводов приведено в таблице 2.

Таблица 2 – Функциональное назначение выводов ИМС 1867ВЦ5Т

Номер вывода	Обозначение вывода	Функциональное назначение вывода	Тип вывода
1	2	3	4
93-95, 97-102, 105-111	A0-A15	Выводы параллельной шины адреса (A15-старший разряд (MSB), A0-младший разряд (LSB))	O/Z
124-127, 130-132, 1, 2, 5-11	D0-D15	Выводы параллельной шины данных (D15-старший разряд (MSB), D0-младший разряд (LSB))	I/O/Z
112	DS#	Вывод сигнала выбора данных	O/Z
114	PS#	Вывод сигнала выбора программ	O/Z
113	IS#	Вывод сигнала выбора пространства ввода-вывода	O/Z
19	READY	Вывод сигнала готовности данных	I
33	VPP/ WDDIS	Вывод разрешения программирования флэш-3У/ Вход запрета сторожевого таймера	I
115	WR/RD#	Вывод сигнала записи/чтения	O/Z
118	WE#	Вывод сигнала разрешения записи	O/Z
119	RD/WR#	Вывод сигнала чтения/записи	O/Z
120	BR#	Вывод сигнала запроса шины	O/Z
121	STRB#	Вывод сигнала стробирующего импульса	O/Z
57-62, 63-66, 71,72	ADCIN2-ADCIN7 ADCIN15-ADCIN12 ADCIN11, ADCIN10	Выводы аналоговых входов первого АЦП Выводы аналоговых входов второго АЦП Выводы аналоговых входов второго АЦП	I I I
55	ADCIN0/ IOPA0	Вывод аналогового входа первого АЦП/ Двунаправленный цифровой вход/выход	I/O
56	ADCIN1/ IOPA1	Вывод аналогового входа первого АЦП/ Двунаправленный цифровой вход/выход	I/O
73	ADCIN9/ IOPA2	Вывод аналогового входа второго АЦП/ Двунаправленный цифровой вход/выход	I/O
74	ADCIN8/ IOPA3	Вывод аналогового входа второго АЦП/ Двунаправленный цифровой вход/выход	I/O
83	PWM7/ CMP7/ IOPB0	Выход 1 ШИМ/ Простой компаратор/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
84	PWM8/ CMP8/ IOPB1	Выход 2 ШИМ/ Простой компаратор/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
85	PWM9/ CMP9/ IOPB2	Выход 3 ШИМ/ Простой компаратор/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
88	T1PWM/T1CMP/ IOPB3	Выход сравнения первого таймера/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
89	T2PWM/T2CMP/ IOPB4	Выход сравнения второго таймера/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
90	T3PWM/T3CMP/ IOPB5	Выход сравнения третьего таймера/ Вывод двунаправленного цифрового входа/выхода	I/O/Z
91	TMRDIR/ IOPB6	Вывод сигнала управления направлением счета таймеров/ Вывод двунаправленного цифрового входа/выхода	I/O

Продолжение таблицы 2

1	2	3	4
92	TMCLK/ IOPB7	Вывод внешнего тактового входа для таймеров общего назначения/ Вывод двунаправленного цифрового входа/выхода	I/O
46	ADCSOC/ IOPC0	Вывод внешнего входа сигнала начала преобразования для АЦП/ Вывод двунаправленного цифрового входа/выхода	I/O
50	CAP1/QEP1/ IOPC4	Вход Capture 1 или импульсного датчика положения 1 QEP1/ Вывод двунаправленного цифрового входа/выхода	I/O
51	CAP2/QEP2/ IOPC5	Вход Capture 2 или импульсного датчика положения 1 QEP2/ Вывод двунаправленного цифрового входа/выхода	I/O
52	CAP3/ IOPC6	Вход Capture 3/ Вывод двунаправленного цифрового входа/выхода	I/O
53	CAP4/ IOPC7	Вход Capture 4/ Вывод двунаправленного цифрового входа/выхода	I/O
48	XF/ IOPC2	Выход внешнего флага (программно-управляемый сигнал)/ Вывод двунаправленного цифрового входа/выхода	I/O
49	BIO#/ IOPC3	Вход управления условным переходом/ Вывод двунаправленного цифрового входа/выхода	I/O
47	CLKOUT/ IOPC1	Выход тактового сигнала/ Вывод двунаправленного цифрового входа/выхода	I/O
27	SCITXD/ IO	Вывод асинхронного последовательного выхода передачи данных/ Двунаправленный вход/выход общего назначения	I/O
26	SCIRXD/ IO	Вывод асинхронного последовательного входа приема данных/ Двунаправленный вход/выход общего назначения	I/O
28	SPISIMO/ IO	Вывод SPI подчиненного входа, главный выход/ Двунаправленный вход/выход общего назначения	I/O
31	SPISOMI/ IO	Вывод SPI подчиненного выхода, главный выход/ Двунаправленный вход/выход общего назначения	I/O
32	SPICLK/ IO	Вывод SPI тактового сигнала/ Двунаправленный вход/выход общего назначения	I/O
34	SPISTE/ IO	SPI подчиненный вывод разрешения передачи (дополнительно)/ Двунаправленный вход/выход общего назначения	I/O
77-82	PWM1-6/ CMP1-6	Выходы ШИМ/ Выходы компаратора	O/Z
18	R#	Сигнал сброса. Двунаправленный цифровой вход/выход с открытым стоком	I/O/2
20	MP/MC#	Сигнал выбора режима микропроцессора/микроконтроллера	I
23	NMI#	Сигнал входа немаскируемого прерывания	I
24	PORESET#	Сигнал сброса при включении питания	I
36	XINT1#	Сигнал внешнего прерывания номер 1	I
37	XINT2/ IO	Сигнал внешнего прерывания номер 2/ Двунаправленный вход/выход общего назначения	I/O
38	XINT3/ IO	Сигнал внешнего прерывания номер 3/ Двунаправленный вход/выход общего назначения	I/O
35	PDPINT#	Сигнал маскируемого прерывания защиты по питанию	I
40	BQ2	Тактовый сигнал выхода кварцевого резонатора	-
41	BQ1/CLKIN	Тактовый сигнал входа генератора	I
39	OSCBYP#	Тактовый сигнал отключения кварцевого резонатора	I

Окончание таблицы 2

1	2	3	4
3, 12, 29, 44, 54, 75, 87, 96, 103, 123, 129	#GND1	Общий вывод буферов ввода-вывода цифровой части микросхемы	–
70	⊃GND	Общий вывод аналоговой части микросхемы	–
4, 30, 45, 76, 86, 104, 117, 128	#VCC1	Выводы питания буферов ввода-вывода цифровой части микросхемы	–
43, 122	#VCC2	Выводы питания ядра цифровой части микросхемы	–
42, 116	#GND2	Общие выводы ядра цифровой части микросхемы	–
67	⊃VCC	Вывод питания аналоговой части микросхемы	–
68	VREFHI	Вывод питания опорного напряжения высокого уровня АЦП	–
69	VREFLO	Вывод питания опорного напряжения низкого уровня АЦП	–
13	TCK	Вывод сигнала тестового тактового входа JTAG	I
14	TDI	Вывод сигнала входа тестовых данных JTAG	I
17	TDO	Вывод сигнала выхода тестовых данных JTAG	O/Z
16	TMS	Вывод сигнала выбора тестового режима JTAG	I
15	TRST#	Вывод сброса логики порта тестового доступа с внутренней подтяжкой к низкому уровню	I
21	EMU0	Вывод эмулятора 0	I/O/Z
22	EMU1/OFF#	Вывод эмулятора 1/Запрет всех выходов	I/O/Z
25	RESERVED	Вывод зарезервирован для тестов	I
Примечание – Условные обозначения: О – выход, I – вход, I/O – вход/выход, O/Z – выход/третье состояние, I/O/Z – вход/выход/третье состояние, 2 – вывод с открытым стоком.			

4 Краткое описание архитектуры

Функциональная схема ИМС 1867ВЦ5Т приведена на рисунке 3.




Рисунок 3 - Функциональная схема ИМС 1867ВЦ5Т

Функциональная схема описывает архитектуру ИМС на высоком уровне. ИМС 1867ВЦ5Т состоит из трех основных функциональных устройств:

- центрального процессора,
- внутренней памяти,
- периферийных устройств.

В дополнение к этим трем основным функциональным единицам имеется несколько устройств и архитектурных особенностей, описывающих ИМС на системном уровне. Они включают в себя: карту памяти, устройство сброса, сигналы прерывания, устройство цифрового ввода-вывода (I/O), генератор синхронизации и энергосберегающие режимы функционирования.

4.1 Карта памяти


ИМС 1867ВЦ5Т реализует три отдельных адресных пространства: адресное пространство программной памяти, памяти данных и I/O (ввода-вывода).

Каждое адресное пространство содержит общий объем памяти в 64 К ×16-битных слова. Объем памяти от 256 слов до 32 К слов в верхнем адресном диапазоне 64 К слов пространства памяти данных могут быть определены как внешняя глобальная память, в зависимости от содержания регистра распределения глобальной памяти (GREG). Доступ к глобальной памяти осуществляется с помощью сигнала запроса глобальной памяти (BR).

Первые 96 слов памяти данных (адреса 0–5Fh) предназначены для размещения регистров, картируемых (мапируемых) в памяти данных или находятся в резерве. Это пространство картируемых регистров в памяти данных содержит различные управляющие и статусные регистры, включая регистры ЦП.

Примечание - Термин картируемый (мапируемый) регистр в памяти данных означает, что адрес этого регистра находится в области адресов памяти данных.

Все внутрикристальные периферийные устройства ИМС 1867ВЦ5Т внесены в карту пространства памяти данных. Доступ к этим регистрам осуществляется командами ЦП, которые адресуют их как любые данные в картируемой памяти данных. На рисунке 4 показана карта памяти ИМС 1867ВЦ5Т. Из этого рисунка видно, что карта памяти ИМС 1867ВЦ5Т состоит из трех областей памяти – пространства памяти программ, пространства памяти данных и пространства ввода-вывода (I/O).



Hex – шестнадцатеричное значение

Рисунок 4 - Карта памяти устройств ИМС 1867ВЦ5Т

4.2 Карта памяти периферийных устройств

Блок периферийных управляющих регистров ИМС 1867ВЦ5Т содержит все необходимые данные, которые отражают информацию о состоянии периферийных устройств и управляющие биты, которые необходимы для выполнения операций с системой и периферийными модулями ИМС (вклю-

чая менеджер событий). На рисунке 5 приведена карта памяти периферийных устройств.

0000	Картированные в память регистры и резервная	Резервная	0000-0003
005F		Регистр маски прерывания	0004
0060	Внутрикристалльная DARAM B2	Регистр глобального размещения памяти	0005
007F		Регистр флага прерывания	0006
0080	Резервная	Регистры эмуляции и резервная	0007-005F
00FF			
0100	Внутрикристалльная DARAM B0 (CNF = 0) или резервная (CNF = 1)	Запрещено	7000-700F
01FF		Регистры управления и конфигурации системы	7010-701F
0200	Внутрикристалльная DARAM B0 (CNF = 0) или резервная (CNF = 1)	Регистры управления сторожевым таймером и PLL	7020-702F
02FF		АЦП	7030-703F
0300	Внутрикристалльная DARAM B1	SPI	7040-704F
03FF		SCI	7050-705F
0400	Внутрикристалльная DARAM B1	Запрещено	7060-706F
04FF		Регистры внешнего прерывания	7070-707F
0500	Резервная	Запрещено	7080-708F
07FF	Запрещено	Регистры управления цифровым вводом/выводом	7090-709F
0800		Запрещено	70A0-73FF
6FFF	Периферийный блок 1	Регистры таймера общего назначения	7400-740C
7000			
73FF	Периферийный блок 2	Регистры сравнения ШИМ и «мертвого» времени	740D-7416
7400		Регистры захвата и КОСИДП	7417-741C
743F	Резервная	Резервная	741D-742B
7440		Регистры маски вектора и флага прерывания	742C-7434
77FF	Запрещено	Резервная	7435-743F
7800			
7FFF	Внешняя		
8000			
FFFF			

Рисунок 5 - Карта памяти периферийных устройств

4.3 Цифровой ввод-вывод и функции совместно используемых выводов

Двадцать восемь выводов ИМС 1867ВЦ5Т могут выполнять как первичные функции (функции периферийных устройств, которые к ним относятся), так и функции цифрового I/O. Эти выводы разделены на 2 группы:

– Группа 1 включает выводы, совместно используемые периферийными устройствами (первичные функции) и модулем цифрового ввода-вывода (цифровой I/O), которые принадлежат портам цифрового ввода-вывода (порту А, порту В и порту С).

– Группа 2 используется периферийными модулями для первичной функции, а также для цифрового ввода-вывода как вторичной функции этих модулей (например, выводы модулей SCI, SPI, выводы внешних сигналов прерывания и выводы модуля синхронизации PLL).

4.3.1 Описание выводов группы 1

Совместно используемая конфигурация выводов группы 1 показана на рисунке 6. Единственным исключением в этой группе является вывод CLKOUT/IOPC1. Каждый вывод управляется 3-мя битами, которые определяют его работу:

– mux control выбирает функцию вывода между первичной функцией (mux control = 1) и функцией цифрового I/O (mux control = 0).

– I/O direction устанавливает, является ли вывод входом (I/O direction = 0) или выходом (I/O direction = 1), если выбрана функция для вывода цифрового I/O (mux control = 0),

– I/O data - если выбрана функция для вывода цифрового I/O (mux control бит установлен на 0) и выбранное направление является входом для вывода (I/O direction = 0), то данные считываются из этого бита; если же направление для вывода выбрано как выход (I/O direction = 1), то данные пишутся в этот бит.

Mux control бит, I/O direction бит и I/O data бит находятся в управляющих регистрах).




Рисунок 6 - Совместно используемая конфигурация выводов группы 1

Краткое описание конфигурации выводов группы 1 и взаимосвязанных с ней бит показано в таблице 3.

Таблица 3 - Группа 1. Совместно используемые конфигурации выводов

Но- мер выво- да	MUX control регистр	Выбираемая функция вывода		Порт I/O данных*		
		CRx.n=1	CRx.n=0	Регистр	Бит дан- ных	Бит на- прав- ления
72	OCRA.0	ADCIN0	IOPA0	PADATADIR	0	8
73	OCRA.1	ADCIN1	IOPA1		1	9
90	OCRA.2	ADCIN9	IOPA2		2	10
91	OCRA.3	ADCIN8	IOPA3		3	11
100	OCRA.8	PWM7/CMP7	IOPB0	PBDATADIR	0	8
101	OCRA.9	PWM8/CMP8	IOPB1		1	9
102	OCRA.10	PWM9/CMP9	IOPB2		2	10
105	OCRA.11	T1PWM/T1CMP	IOPB3		3	11
106	OCRA.12	T2PWM/T2CMP	IOPB4		4	12
107	OCRA.13	T3PWM/T3CMP	IOPB5		5	13
108	OCRA.14	TMRDIR	IOPB6		6	14
109	OCRA.15	TMRCLK	IOPB7		7	15
63	OCRB.0	ADCSOC	IOPC0	PCDATADIR	0	8
64	SYSCR.7- 6					
	00	IOPC1		PCDATADIR	1	9
	01	WDCLK		-		
	10	SYSCLK		-		
	11	CPCLK		-		
65	OCRB.2	IOPC2	XF	PCDATADIR	2	10
66	OCRB.3	IOPC3	#BIO		3	11
67	OCRB.4	CAP1/QEP1	IOPC4		4	12
68	OCRB.5	CAP2/QEP2	IOPC5		5	13
69	OCRB.6	CAP3	IOPC6		6	14
70	OCRB.7	CAP4	IOPC7		7	15
* Действительно, только если функция I/O выбирается как выход.						

4.3.2 Описание выводов группы 2

Краткое описание конфигураций выводов группы 2 показано в таблице 4.

Выводы группы 2 содержат выводы, принадлежащие периферийным устройствам, и используются для первичной функции и функции цифрового ввода-вывода. Управление и конфигурация этих выводов задается установкой подходящих бит управления и конфигурирования в регистрах периферийных устройств. Таблица 4 содержит список совместно используемых выводов группы 2.

Таблица 4 - Группа 2. Конфигурации совместно используемых выводов

Номер вывода	Первичная функция	Регистр	Адрес	Периферийный модуль
43	SCIRXD	SCIPC2	705Eh	SCI
44	SCITXD	SCIPC2	705Eh	SCI
45	SPISIMO	SPIPC2	704Eh	SPI
48	SPISOMI	SPIPC2	704Dh	SPI
49	SPICLK	SPIPC1	704Dh	SPI
51	SPISTE	SPIPC1	704Dh	SPI
54	XINT2	XINT2CR	7078h	внешний сигнал прерывания
55	XINT3	XINT3CR	707Ah	внешний сигнал прерывания

4.4 Управляющие регистры цифрового ввода-вывода

Таблица 5 содержит перечень регистров, которые содержатся в модуле цифрового I/O. Так же как и у других периферийных устройств эти регистры находятся в памяти данных.

Таблица 5 - Адреса управляющих регистров цифровых I/O

Адрес	Регистр	Наименование
7090h	OCRA	I/O MUX управляющий регистр А
7092h	OCRB	I/O MUX управляющий регистр В
7098h	PADATADIR	Регистр порта I/O А и направления передачи
709Ah	PBDATADIR	Регистр порта I/O В и направления передачи
709Ch	PCDATADIR	Регистр порта I/O С и направления передачи

4.5 Устройство сброса и сигналы прерывания

Программно управляемая структура прерываний ИМС 1867ВЦ5Т поддерживает гибкую структуру внутрикристальных и внешних сигналов прерывания для обеспечения требований реального времени при их использовании. ИМС 1867ВЦ5Т различает 3 вида прерываний:

– Сброс (Reset). Этот вид прерывания определяет аппаратную или программную инициализацию. Он не управляется от ЦП и имеет наивысший приоритет перед другими выполняемыми функциями. Все замаскированные сигналы прерывания блокируются до тех пор, пока обслуживающая программа «Сброса» не разблокирует их.

– Сигналы прерывания от аппаратуры. Этот вид прерывания вызывается внешними выводами или внутрикристальными периферийными устройствами.

– Внешние сигналы прерывания. Этот вид прерываний генерируется одним из пяти внешних выводов, которые соответствуют сигналам прерывания XINT1, XINT2, XINT3, PDPINT и NMI.

Первые четыре прерывания могут быть маскированы как выделенными маскирующими битами, так и через регистр маски ЦП (IMR), который может блокировать любую из маскированных линий сигналов прерывания ЦП.

Прерывание от NMI, которое не маскируется, имеет более высокий приоритет перед сигналами прерывания от периферийных устройств и сигналами прерывания от программы. Оно может быть заблокировано только уже существующим NMI или прерыванием «Сброс».

Сигналы прерывания от периферийных устройств - это внутренние сигналы, которые инициируются внутрикристалльными периферийными модулями, такими как менеджер событий, SPI, SCI, сигналы прерывания от сторожевого таймера и таймера реального времени (таймеры WD/RTI) и АЦП.

Они могут быть маскированы либо через маскирующие биты для каждого события в каждом из периферийных устройств, либо через регистр IMR, который может маскировать каждую маскированную линию сигнала прерывания ядра ИМС.

4.6 Программно-генерируемые прерывания

4.6.1 Команда INTR

Эта команда позволяет инициировать любое прерывание ИМС 1867ВЦ5Т программным обеспечением. Ее операнд указывает, к какой ячейке вектора прерывания переходит ЦП. Эта команда глобально блокирует маскируемые сигналы прерывания (устанавливает INTM бит в 1).

4.6.2 Команда NMI

Эта команда заставляет перейти ЦП к вектору с адресом 24h. Эта же ячейка используется для немаскируемого аппаратного сигнала прерывания NMI.

Прерывание NMI может инициализироваться через вывод NMI (низкий уровень) или выполнением команды NMI. Эта команда глобально блокирует маскируемые сигналы прерывания.

4.6.3 Команда TRAP

Эта команда заставляет ЦП перейти к ячейке с 22h. Команда TRAP не блокирует маскируемые сигналы прерывания (INTM не устанавливается в 1); поэтому, когда ЦП переходит к стандартной программе обработки этого прерывания, то эта стандартная программа может быть прервана маскируемыми аппаратными сигналами прерывания.

4.6.4 Системное прерывание для целей эмуляции или программной «ловушки»

Этот сигнал прерывания может быть сгенерирован командами INTR или TRAP.

4.6.5 Сброс

Операция сброса обеспечивает упорядоченную последовательность запуска ИМС. Существует пять возможных событий, вызывающих сброс (см. рисунок 7). Три из этих событий сформированы внутри ИМС, а два других события это внешние сигналы R# и PORESET# на соответствующих выводах.




Рисунок 7 - Блок-схема формирования сигнала "Сброс"

Существует пять возможных сигналов сброса:

- Сброс от сторожевого таймера. Сброс от сторожевого таймера происходит, если сторожевой таймер переполнился или было записано неправильное значение либо в регистр ключа, либо в управляющий регистр сторожевого таймера. (Когда ИМС включается, то сторожевой таймер автоматически активизируется).

- Сброс, генерируемый программным обеспечением. Он формируется от системного управляющего регистра (SYSCR). Очистка/установка в исходное состояние RESET0 бит (бит 14) или установка RESET1 бит (бит 15) является причиной формирования системного сброса.

- Сброс по обращению к нелегальному адресу. Система и блок периферийных управляющих регистров содержит нереализованное адресное пространство, маркируемое как нелегальное. Любое обращение к ячейке, расположенной в нелегальных адресах вызывает сброс по нелегальному адресу.

- Сброс по выводу R#. Для создания внешнего импульса сброса по выводу R# (импульс низкого уровня) этот импульс должен быть не менее одного цикла SYSCLK. Это необходимо для обеспечения того, чтобы ИМС распознала сигнал сброса по этому выводу.

- Формирование сброса по выводу PORESET#. Для формирования сброса по выводу PORESET# (импульс низкого уровня) должно быть не менее одного цикла SYSCLK. Это необходимо для обеспечения того, чтобы ИМС распознала сигнал сброса по этому выводу.

Как только источник сброса активизирован, внешний вывод R# устанавливается активным как минимум для восьми циклов SYSCLK. Это позволяет ИМС 1867ВЦ5Т сбросить внешние системные компоненты. В случае, если на ИМС уменьшилось напряжение питания меньше допустимого ($U_{#VCC} < U_{#VCC \min}$) на несколько микросекунд, то это должно явиться причиной перехода сигнала PORESET# в низкий уровень. При возникновении условий сброса логическая схема сброса держит ИМС в состоянии сброса до тех пор, пока эти условия сохраняются.

Наличие условия сброса является причиной того, что ИМС заканчивает выполнение программы и изменяет содержимое различных регистров и состояние бит.

Во время сброса память внутрикристалльного ОЗУ не изменяется, а все управляющие биты, которые затрагиваются сбросом, приводятся в их исходное состояние. В случае включения сброса управляющие регистры PLL устанавливаются в исходное состояние, которое равно нулю.

Программа должна определять причину сброса и устанавливать конфигурацию PLL для продолжения выполнения правильной операции.

После сброса программа может проверить причину сброса, проверив флаг включения сброса (PORST флаг/SYSSR.15), флаг нелегального адреса (ILLADR флаг/SYSSR. 12), программный сброс флага (SWRST флаг/SYSSR.10) и флаг сброса от сторожевого таймера (WDRST флаг/SYSSR.9) для определения источника сброса. Сброс не устанавливает в исходное состояние эти флаги.

Сигналы R# и PORESET# должны удерживаться низким уровнем до тех пор, пока сигнал синхронизации не станет нормальным и напряжение питания $U_{#VCC}$ не установится в пределах рабочего диапазона. Кроме этого, PORESET# должен быть переведен в низкое состояние, когда $U_{#VCC}$ падает ниже минимума требуемого электрического напряжения.

4.6.6 Сигналы аппаратного прерывания

Все линии сигналов аппаратно-генерируемых прерываний процессора ИМС нумеруются в списке от 1 до 10 (прерывание с номером 1 имеет самый высокий приоритет). Когда больше чем один из этих аппаратных сигналов прерываний активен в ожидании подтверждения, то сигнал прерывания более высокого уровня получает первым подтверждение на обслуживание. Другие сигналы получают это подтверждение после этого по их приоритетному порядку. Из этих десяти линий прерывания, шесть – это для маскируемых линий сигналов прерывания INT1-INT6 и один сигнал для немаскируемой линии прерывания NMI. INT1-INT6 и NMI имеют приоритеты, которые показаны в таблице 6.

Таблица 6 - Приоритеты сигналов прерывания на уровне центрального процессора ИМС 1867ВЦ5Т

Сигнал прерывания	Приоритет на уровне ЦП
RESET	1
TI RESERVED	2
NMI	3
INT1	4
INT2	5
INT3	6
INT4	7
INT5	8
INT6	9
Резервируется	10

Эти линии управляются системным модулем и менеджером событий, как показано в таблице 7 и на рисунке 8.

Таблица 7 - Линии сигналов прерывания, управляемые системным модулем и менеджером событий

Периферийное устройство	Линии сигнала прерывания
Системный модуль	INT 1 INT 5, NMI INT 6
Менеджер событий	INT 2 INT 3 INT 4




Рисунок 8 - Структура прерываний ядра ЦП

На уровне системного модуля и менеджера событий каждая из маскируемых линий сигналов прерывания INT1-INT6 соединена с многочисленными маскируемыми источниками сигналов прерывания. Источники, связанные с линией сигналов прерывания INT1, вызываются сигналами прерывания «Уровень 1»; источники, связанные с линией сигналов прерывания INT2, вызываются сигналами прерывания «Уровень 2» и т. д. В источнике, который имеет несколько входов, также имеется упорядоченный приоритет для каждого входа сигнала прерывания. Источник с самым высоким приоритетом имеет свой сигнал запроса прерывания. На этот источник сначала приходит подтверждение от ядра ЦП.

На рисунке 9 показаны источники сигналов прерывания, упорядоченные по приоритету, которые управляются системным модулем. Для каждой цепочки сигналов прерывания источник сигналов прерывания, имеющий самый высокий приоритет, находится на вершине. Приоритет уменьшается с вершины цепочки до основания.




Рисунок 9 - Структура прерываний системного модуля

На рисунке 10 показаны источники сигналов прерывания и их приоритет для менеджера событий.




Рисунок 10 - Структура прерываний менеджера событий

Каждый из источников сигнала прерывания имеет собственный управляющий регистр с битом флага и битом маскирования. Когда запрос сигнала

прерывания получен, бит флага устанавливается в единицу в соответствующем управляющем регистре.

Если бит маскирования установлен, то сигнал посылается на логическую схему управления доступа к общей шине. Эта схема может одновременно получать сигналы прерывания от одного или более управляющих регистров.

Логическая схема управления доступом к общей шине сравнивает приоритетный уровень конкурирующих запросов сигналов прерывания и пропускает к ЦП сигнал прерывания с наиболее высоким приоритетом. Соответствующий флаг устанавливается в регистре флагов прерывания IFR, указывая на то, что сигнал прерывания еще не обслужен. После этого ЦП должен решить, подтвердить запрос прерывания или нет. Маскируемые сигналы прерывания от аппаратуры подтверждаются только после выполнения некоторых условий:

- Приоритет является самым высоким. Когда больше чем один сигнал прерывания от аппаратуры запрашивается в одно и то же время, то ЦП обслуживает их в соответствии с системой ранжирования приоритета.

- INTM бит равен 0. Режим прерывания (INTM) бит, бит 9 статусного регистра STO разблокирует или блокирует все маскируемые сигналы прерывания (когда INTM = 0, то все маскируемые сигналы прерывания разблокированы, когда INTM = 1, то все маскируемые сигналы прерывания заблокированы). INTM устанавливается в 1 автоматически, когда ЦП подтверждает прием сигнала прерывания (за исключением, когда они инициированы командой TRAP) и при сбросе. Он может быть установлен и переведен в исходное состояние программными средствами.

- Маскирующий бит в регистре IMR равен 1. Каждая из линий сигналов прерывания имеет маскирующий бит в регистре маскирования сигналов прерывания IMR. Чтобы размаскировать линию сигналов прерывания нужно установить соответствующий IMR бит в 1.

Когда ЦП подтверждает сигнал прерывания от аппаратуры, то он приостанавливает выполнение команды INTR. Эта команда устанавливает программный счетчик на соответствующий адрес, с которого ЦП вызывает вектор прерывания. Этот вектор ведет к стандартной программе обслуживания сигнала прерывания.

Обычно, стандартная программа обслуживания сигнала прерывания читает смещение периферийного векторного адреса из периферийного регистра адреса вектора (см. таблицу 7) для перехода к системе кодирования, которая предназначена для определения источника сигнала прерывания, инициировавшего запрос сигнала прерывания.

ИМС реализует искусственный сигнал прерывания со смещением вектора (0000h), позволяющий управлять выходом из неправильной последовательности прерывания. Это происходит, если ЦП подтверждает запрос для периферийного устройства, тогда как в действительности ни одно из периферийных устройств не сформировало сигнал прерывания. В этом случае искусственный вектор прерывания читается из векторного регистра прерывания.

Таблица 8 показывает источники сигналов прерывания, общий приоритет, смещение адреса вектора, источник и функцию каждого сигнала прерывания.

Таблица 8 - Источники сигналов прерывания

Прерывание	Общий приоритет	Прерывание DSP/адрес	Адрес вектора периферии	Смещение	Маскируемое?	Источник периферийного модуля	Функция прерывания		
R#	1	R#/0000h	нет		Нет	Ядро, SD	Внешняя, системный сброс (RESET)		
RESERVED	2	INT7/0026h	нет	Нет	Нет	Ядро	Эмулятор TRAP		
NMI	3	NMI/0024h	нет	0002h	Нет	Ядро, SD	Внешнее пользовательское прерывание		
XINT1 XINT2 XINT3	4 5 6	INT1/0002h (Система)	SYSIVR/ 7010Eh	0001h 0011h 001Fh	Нет	SD	Высоко приоритетные внешние пользовательские прерывания		
SPIINT	7			0005h	Да	SPI	Высоко приоритетное прерывание от SPI		
RXINT	8			0006h	Да	SCI	Прерывание приемника SCI (высокий приоритет)		
TXINT	9			0007h	Да	SCI	Прерывание передатчика SCI (высокий приоритет)		
WDINT	10			0010h	Да	WDT	Прерывание от WD		
PDPINT	11			INT2/0004h (Менеджер событий Группа A)	EVIVRA/ 7432h	0020h	Да	Внешний	Прерывание от схемы управления питанием
CMP1INT	12					0021h	Да	EV.CMP1	Прерывание при полном совпадении 1
CMP2INT	13	0022h	Да			EV.CMP2	Прерывание при полном совпадении 2		
CMP3INT	14	0023h	Да			EV.CMP3	Прерывание при полном совпадении 3		
SCMP1INT	15	0024h	Да			EV.CMP4	Прерывание при простом совпадении 1		
SCMP2INT	16	0025h	Да			EV.CMP5	Прерывание при простом совпадении 2		
SCMP3INT	17	0026h	Да			EV.CMP6	Прерывание при простом совпадении 3		
TPINT1	18	0027h	Да			EV.GPT1	Прерывание по периоду Таймер 1		
TCINT1	19	0028h	Да			EV.GPT1	Прерывание по совпадению Таймер 1		

Окончание таблицы 8

Прерывание	Общий приоритет	Прерывание DSP/адрес	Адрес вектора периферии	Смещение	Маскируемое?	Источник периферийного модуля	Функция прерывания
TUFINT1	20			0029h	Да	EV.GPT1	Прерывание по заему таймер 1
TOFINT1	21			003Ah	Да	EV.GPT1	Прерывание по переполнению таймер 1
TPINT2	22	INT3/0008h (Менеджер событий Группа B)	EVIVRB/ 7432h	002Bh	Да	EV.GPT2	Прерывание по периоду таймер 2
TCINT2	23			002Ch	Да	EV.GPT2	Прерывание по совпадению таймер 2
TUFINT2	24			002Dh	Да	EV.GPT2	Прерывание по заему таймер 2
TOFINT2	25			002Eh	Да	EV.GPT2	Прерывание по переполнению таймер 2
TPINT3	26			002Fh	Да	EV.GPT3	Прерывание по периоду таймер 3
TCINT3	27			0030h	Да	EV.GPT3	Прерывание по совпадению таймер 3
TUFINT3	28			0031h	Да	EV.GPT3	Прерывание по заему таймер 3
TOFINT3	29			0032h	Да	EV.GPT3	Прерывание по переполнению таймер 3
CAPINT1	30			INT4/0008h (Менеджер событий Группа C)	EVIVRC/ 7432h	0033h	Да
CAPINT2	31	0034h	Да			EV.CAP2	Прерывание по Захвату 2
CAPINT3	32	0035h	Да			EV.CAP3	Прерывание по Захвату 3
CAPINT4	33	0036h	Да			EV.CAP4	Прерывание по Захвату 4
SPIINT	34	INT5 000Ah (Система)	SYSIVR/ 701Eh	0005h	Да	SPI	Низко приоритетное прерывание от SPI
RXINT	35			0006h	Да	SCI	Прерывание от приемника SCI (низкий приоритет)
TXINT	36			0007h	Да	SCI	Прерывание от передатчика SCI (низкий приоритет)
ADCINT	37	INT6/000Ch (Система)		0004h 0001h 0011h 001Fh	Да	ADC Внешний вывод	Прерывание от АЦП
XINT1	38						
XINT2	39						
XINT3	40						
RESERVED	41	000Eh	Нет		Да	Ядро	Используется для анализа
TRAP	нет	0022h	Нет		Да		Инструкция TRAP

4.6.7 Внешние сигналы прерывания

ИМС 1867ВЦ5Т имеет пять внешних сигналов прерывания. Эти сигналы прерывания включают в себя:

- XINT1. Прерывание типа А. Управляющий регистр XINT1 (7070h) обеспечивает управление и статус для этого сигнала прерывания. XINT1 может использоваться как вход маскируемого сигнала прерывания высокого уровня (Уровень 1) или низкого уровня прерывания (Уровень 6) или как вывод входа общего назначения. Вывод XINT1 может быть запрограммирован для формирования сигнала прерывания по положительному или отрицательному фронту входного сигнала на этом выводе.

- NMI. Прерывание типа А. Управляющий регистр NMI (7072h) обеспечивает управление и статус для этого сигнала прерывания. NMI - это немаскируемый внешний сигнал прерывания или вывод входа общего назначения. Вывод NMI может быть запрограммирован для формирования сигнала прерывания по положительному или отрицательному фронту входного сигнала на этом выводе.

- XINT2. Прерывание типа С. Управляющий регистр XINT2 (7078h) обеспечивает управление и статус для этого сигнала прерывания. XINT2 может использоваться как маскируемый сигнал прерывания на высоком приоритете (Уровень 1) или низком приоритете (Уровень 6), или как вывод I/O общего назначения. Вывод XINT2 может быть запрограммирован для формирования сигнала прерывания по положительному или отрицательному фронту входного сигнала на этом выводе.

- XINT3. Прерывание типа С. Управляющий регистр XINT3 (707Ah) обеспечивает управление и статус для этого сигнала прерывания. XINT3 может использоваться как маскируемый сигнал прерывания на высоком приоритете (Уровень 1) или низком приоритете (Уровень 6) или как вывод I/O общего назначения. Вывод XINT3 может быть запрограммирован для формирования сигнала прерывания по положительному или отрицательному фронту входного сигнала на этом выводе.

- PDPINT. Этот сигнал прерывания предусмотрен для осуществления правильной работы преобразователя мощности или привода двигателя в случае нарушения питания. Маскируемый сигнал прерывания может установить таймеры и выходные выводы ШИМ в положение высокоимпедансного состояния и информировать ЦП о ненормальной работе привода двигателя при повышении напряжения или превышении величины тока, чрезмерном повышении температуры других подобных событиях. PDPINT является сигналом прерывания Уровня 2.

Таблица 9 обобщает характеристики внешних прерываний ИМС 1867ВЦ5Т.

Таблица 9 - Внешние сигналы прерывания, типы и функции

Внешний сигнал прерывания	Название управляющего регистра	Адрес управляющего регистра	Тип сигнала прерывания	Можно применить NMI?	Цифровой вывод I/O	Маскируемый
XINT1	XINT1CR	7070h	A	Нет	Только ввод	Да (уровень 1 до 6)
NMI	NMICR	7072h	A	Да	Только ввод	Нет
XINT2	XINT2CR	7078h	C	Нет	I/O	Да (уровень 1 до 6)
XINT3	XINT3CR	707Ah	C	Нет	I/O	Да (уровень 1 до 6)
PDPINT	EVIMRA	742Ch	N/A	Да/нет	N/A	Да (уровень 1 до 2)

4.7 Генератор синхросигналов

ИМС 1867ВЦ5Т имеет внутрикристальный модуль синхронизации с фазовой подстройкой частоты (PLL). Этот модуль обеспечивает все необходимые синхронизирующие сигналы для ИМС, так же как и управление режимом пониженного энергопотребления. Единственный внешний компонент, необходимый для этого модуля – это внешний кварцевый резонатор или генератор.

Базовый модуль синхронизации PLL обеспечивает два основных режима функционирования – это режим генератора и режим «включенной» синхронизации (clockin).

4.8 Режим внутреннего генератора.

Этот режим позволяет использовать четырех, шести или восьми МГц внешние кристаллы кварцевого резонатора для обеспечения временной диаграммы всей ИМС.

Внутренняя схема генератора устанавливается программным обеспечением в соответствующее состояние для выбора требуемой частоты ЦП, которая может быть равной входной частоте синхронизации, частоте входной синхронизации, поделенной на 2 (по умолчанию) или частоте входной синхронизации, определенной PLL.

4.9 Режим синхронизации от внешнего генератора

Этот режим позволяет шунтировать схему внутрикристального генератора. В этом режиме модуль синхронизирующих импульсов запускается от входа внешнего источника синхронизации на выводе BQ1/CLKIN. Этот модуль может быть сконфигурирован программным обеспечением (для функ-

ционирования на частоте входной синхронизации, частоте синхронизации, поделенной на 2 или частоте входной синхронизации, определенной через PLL).

4.10 Система синхронизации в ИМС 1867ВЦ5Т

ИМС функционирует на двух частотах синхронизации: синхронизации ЦП (частота CPUCLK) и системной синхронизации (частота SYSCLK). ЦП, устройства памяти, внешний интерфейс памяти и менеджер событий «работают» на частоте CPUCLK. Все другие периферийные устройства «работают» на частоте SYSCLK. Частота CPUCLK равна $2\times$ или $4\times$ частоты SYSCLK; например, для $2\times$: CPUCLK = 20 МГц и SYSCLK = 10 МГц. Есть также синхронизация для сторожевого таймера (частота WDCLK). Эта синхронизация имеет номинальную частоту 16384 Гц.

Модуль синхронизации включает три внешних вывода:

- BQ1/CLKIN источник синхронизации кристалла.
- BQ2 вывод к кристаллу кварцевого резонатора.
- OSCBYP шунтирование внутреннего генератора.

Если $OSCBYP \geq U_{IH}$ (высокий уровень), тогда внутренний генератор разблокирован и, если $OSCBYP \leq U_{IL}$ (низкий уровень), тогда внутренний генератор шунтируется и устройство находится в режиме синхронизации от внешнего генератора. В режиме синхронизации от внешнего генератора, последний должен иметь TTL уровни для подключения к выводу BQ1/CLKIN. Вывод BQ2 может быть оставлен без подключения. Блок-схема модуля синхронизации PLL представлена на рисунке 11.




Рисунок 11 – Блок-схема модуля синхронизации PLL

4.11 Режимы низкого энергопотребления

ИМС 1867ВЦ5Т имеет четыре низко-потребляемых режима (IDLE 1, IDLE2, PLL со снижением мощности и генератор со снижением мощности). Низко-потребляемые режимы уменьшают потребление схемы во время работы путем уменьшения или прекращения работы различных модулей (путем блокировки их синхронизирующих импульсов). Два PLL бита модуля синхронизации управляющего регистра СКCR0 выбирают, какой из низко-потребляемых режимов ИМС выбирается во время выполнения команды IDLE. Сброс или немаскируемый сигнал прерывания от любого источника вызывают выход ИМС из режима пониженного энергопотребления IDLE1.

Сигнал прерывания в режиме реального времени от модуля сторожевого таймера вызывает выход ИМС из всех низко-энергопотребляемых режимов, кроме режима генератора со снижением потребляемой мощности. Он является «будящим» сигналом прерывания. Разблокирование, сброс или любое из четырех внешних сигналов прерывания (NMI, XINT1, XINT2 или XINT3) вызывают выход ИМС из любого низко-энергопотребляемого режима (IDLE1, IDLE2, PLL со снижением мощности потребления и генератор со снижением мощности потребления).

Все внешние сигналы прерывания являются «будящими» сигналами прерывания. Маскируемые внешние сигналы прерывания (XINT1, XINT2 и XINT3) должны быть разблокированы индивидуально и глобально для правильного определения низко-энергопотребляемого режима ИМС. Это важно для обеспечения того, чтобы желаемый путь выхода из низко-энергопотребляемого режима был разблокирован до его введения.

Рисунок 12 показывает «будящую» последовательность после включения режима низкого потребления (power down).




Рисунок 12 – Блок-схема выхода из режима низкого потребления

В таблица 10 указаны все низко-потребляемые режимы и их характеристики.

Таблица 10 - Низко-потребляемые режимы

Режим энергопотребления	Биты PLLPM(x)	Статус CPCLK	Статус SYSCLK	Статус WDCLK	Статус PLL	Статус OSC	Условие выхода	Типовой ток потребления
Работа	XX	Вкл.	Вкл.	Вкл.	Вкл.	Вкл.	-	80 мА
IDLE1	00	Выкл.	Вкл.	Вкл.	Вкл.	Вкл.	Любое прерывание или сброс	50 мА
IDLE2	01	Выкл.	Выкл.	Вкл.	Вкл.	Вкл.	«Будящее» прерывание или сброс	7 мА
Выключен PLL	10	Выкл.	Выкл.	Вкл.	Выкл.	Вкл.	«Будящее» прерывание или сброс	1 мА
Выключен OSC	11	Выкл.	Выкл.	Выкл.	Выкл.	Выкл.	«Будящее» прерывание или сброс	400 мкА

5 Структурная блок-схема ЦП 1867ВЦ5Т

Структурная блок-схема приведена в КФДЛ.431299.013Э1.
Описание основных элементов ИМС 1867ВЦ5Т приведено в таблице 11.

Таблица 11 – Основные элементы ИМС 1867ВЦ5Т

Название	Описание
Аккумулятор	32-битный регистр, хранящий результат и обеспечивающий вход для последовательных операций CALU. Также включает в себя возможность обычного и циклического сдвига.
Арифметическое устройство вспомогательных регистров	Необозначенное 16-битное арифметическое устройство для вычисления косвенных адресов, использующее вспомогательные регистры как источник и приемник.
Вспомогательные регистры 0-7	Эти 16-битные регистры используются как указатели адресного пространства в области данных. Они управляются через ARAU и выбираются через вспомогательный регистр указателя (ARP). AR0 может также использоваться как индексное значение для изменения AR и как значение сравнения с AR.
Сигнал канала запроса	BR устанавливается во время доступа к внешнему глобальному пространству памяти данных. READY устанавливается к ИМС, когда глобальная память данных доступна для обмена данными. BR может использоваться для расширения адресного пространства памяти данных свыше 32 К слов.
Перенос	Выход переноса регистра из CALU. Перенос передается в CALU для расширенной арифметической операции. "С" бит постоянно хранится в статусном регистре ST1 и может проверяться в условных командах. "С" бит также используется в аккумуляторе для сдвигов и циклических сдвигов.

Продолжение таблицы 11

Название	Описание
Центральное арифметическое логическое устройство	32-разрядное основное арифметическое и логическое устройство для ядра ИМС 1867ВЦ5Т. CALU выполняет 32-битные операции за один машинный цикл. CALU оперирует данными, выходящими от ISCALE или PSCALE, и с данными от ACC. CALU обеспечивает результирующий статус для PCTRL.
ОЗУ двойного доступа	Если управляющий бит CNF установлен в 0, то внутрикристалльная память - блок В0 картирован в пространство данных; в противном случае В0 картирован в программное пространство. Блоки В1 и В2 картированы только в пространство памяти данных по адресам 0300-03FF и 0060-007F, соответственно. Блоки В0 и В1 содержат по 256 слов, блок В2 содержит 32 слова.
Указатель страницы памяти данных	9-битный DP регистр, связанный с семью младшими битами LSB для формирования 16-битного прямого адреса памяти. DP может изменяться командами LST и LDP.
Регистр распределения глобальной памяти	GREG определяет размер глобального пространства памяти данных.
Регистр маски прерываний	IMR индивидуально маскирует или разблокирует семь сигналов прерывания.
Регистр флага прерываний	7-битный IFR указывает, что ИМС зафиксировал (защелкнул) сигнал прерывания от одного из семи маскируемых сигналов прерывания.
Перехват прерывания	Общее количество 32 аппаратных/программных прерываний.
Ввод масштабирования данных сдвигового регистра	16/32-битное устройство циклического сдвига влево. ISCALE сдвигает входящие 16-битные данные от 0 до 16 позиций влево относительно 32-битного выхода в течение цикла выборки. Не требуется дополнительного цикла для реализации операции масштабирования.

Продолжение таблицы 11

Название	Описание
Устройство умножения	16×16-битное устройство умножения для получения 32-битного произведения. МРУ производит умножение в одном цикле. МРУ оперирует со знаковым или без знаковым числом с дополнением до 2-х.
Микростек	MSTACK обеспечивает временное хранение адреса следующей команды для того, чтобы быть выбранным, после того как логическая схема формирования адреса использована для генерации последовательных адресов в пространстве данных.
Мультиплексор	Мультиплексор шины
Регистр следующего программного адреса	NPAR хранит адрес программы для управления РАВ в следующем цикле
Выход сдвигателя масштабирования данных	16/32-битное устройство циклического сдвига влево. OSCALE сдвигает 32-битный выход аккумулятора от 0 до 7 бит влево для управления квантизацией и подает либо 16 старших бит, либо 16 младших бит 32-битных данных на шину данных для записи (Data Write Data Bus - DWEB).
Регистр программного адреса	PAR хранит адрес, который является текущим на РАВ во время стольких циклов, сколько это необходимо для завершения всех операций с памятью, планируемых для текущего цикла шины.
Программный счетчик	РС увеличивает значение от NPAR для обеспечения последовательности адресов для выборки инструкции и последовательных операций по передаче данных.
Программный контроллер	Декодирует инструкцию и управляет конвейером, сохраняет статус операции и декодирует условные операции.
Регистр произведения	32-битный регистр, который хранит результат умножения 16×16.

Окончание таблицы 11

Название	Описание
Сдвиговой регистр для масштабирования	0-, 1-, или 4-битный сдвигатель влево, или 6-битовый сдвигатель вправо устройства умножения. Варианты левого сдвига используются для управления дополнительными знаковыми битами, являющимися результатом умножения чисел с дополнением до 2-х. Вариант правого сдвига используется для масштабирования вниз числа, для устранения переполнения произведения, накопленного в CALU. PSCALE находится на линии 32-битного сдвигателя произведения или CALU или шины данных для записи (Data Write Data Bus - DWEB) и не требует никакого дополнительного цикла для сдвига.
Стековая память	STACK - это блок памяти, используемый для хранения адресов возврата для подпрограмм и обслуживания сигналов прерывания или для накапливаемых данных. Стековая память имеет 16-битную ширину и 8-ми уровневую глубину.
Временный регистр	16-битный регистр, который хранит один из операндов для операций умножения. TREG хранит динамический счетчик сдвига для команд LACT, ADDT и SUBT, а также динамичную позицию бита для команды BITT.

6 Центральный процессор

Центральный процессор ИМС 1867ВЦ5Т использует улучшенную Гарвардскую архитектуру процессора, которая максимизирует эффективность обработки данных путем использования двух отдельных структур шин памяти (программ и данных) для выполнения инструкций на максимальной скорости. Эта множественная структура шин позволяет данным и командам считываться одновременно. Эта архитектура позволяет программным коэффициентам, которые хранятся в программной памяти, быть считанными из памяти, что устраняет необходимость иметь отдельное ПЗУ коэффициентов.

Все это, а также 4-х уровневый конвейер, позволяет ИМС выполнять большинство команд за один цикл.

6.1 Статусные и управляющие регистры

Два статусных регистра, ST0 и ST1, содержат состояние различных условий и режимов (см. таблицу 12 и таблицу 13). Эти регистры могут сохраняться в памяти данных и также могут загружаться из нее, позволяя таким образом сохранить состояние ЦП и восстановить это состояние для выполнения подпрограмм.

Команда загрузки статусного регистра (LST) используется для записи в ST0 и ST1 кроме INTM бита, который не затрагивается командой LST. Команда сохранения статусного регистра (SST) используется для чтения из ST0 и ST1.

Индивидуальные биты этих регистров могут быть установлены или приведены в исходное состояние при использовании команд SETC и CLRC. Таблицы 12 и 13 показывают организацию статусных регистров ST0 и ST1, указывая все статусные биты, содержащиеся в каждом из них. Несколько бит в статусных регистрах зарезервированы и читаются как логическая единица.

Таблица 12 - Назначение бит ST0

15	13	12	11	10	9	8	0
ARP		OV	OVM	1	INTM	DP	

Таблица 13 - Назначение бит ST1

15	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARB	CNF	TC	SXM	C	1	1	1	1	1	XF	1	1	PM	

Таблица 14 описывает поля и биты статусных регистров.

Таблица 14 - Описание полей и битов статусных регистров

Поле	Функция
ARB	Буфер указателя вспомогательного регистра. Когда ARP загружается в ST0, то старое значение ARP копируется в ARB кроме инструкции LST. Когда ARB загружается командой LST #1, то тоже самое значение копируется в ARP.
ARP	Указатель вспомогательного регистра AR. ARP выбирает AR для использования косвенной адресации. Когда ARP загружается, то старое значение ARP копируется в ARB. ARP может модифицироваться инструкциями, использующими косвенную адресацию, и инструкциями LARP, MAR и LST. ARP загружается тем же значением, что и ARB, когда выполняется инструкция LST #1.
C	Бит переноса «С» устанавливается в 1, если результат сложения генерирует перенос или сбрасывается в 0, если результат вычитания генерирует заем. Иначе бит «С» сбрасывается в 0 после сложения или устанавливается после вычитания кроме случая, если инструкции ADD/SUB имеют 16-ти битный сдвиг. В этом случае ADD может только установить, а SUB только сбросить бит «С». Одиночный сдвиг или циклический сдвиг также влияют на бит «С», так же, как инструкции SETC, CLRC и LST #1. Инструкции перехода используют состояние этого бита. При сбросе бит «С» устанавливается в 1.
CNF	Бит конфигурирования внутрикристальной памяти. Если CNF=0, то DARAM (блок B0) картируется в пространство данных, в противном случае B0 картируется в пространство программы. CNF модифицируется инструкциями SETC CNF, CLRC CNF и LST #1. Сброс устанавливает CNF в 0.
DP	Указатель страницы данных. Это 9-битное поле соединяется с семью младшими битами слова инструкции для формирования 16-битного адреса при прямой адресации. DP модифицируется инструкциями LDP и LST.
INTM	Бит режима прерывания. Когда INTM=0, то все маскируемые прерывания разрешены, в противном случае, все маскируемые прерывания запрещены. INTM устанавливается и сбрасывается инструкциями SETC INTM и CLRC INTM. Сигналы R# и IACK# также устанавливают INTM в 1. INTM не влияет на немаскируемые прерывания R# и NMI. На INTM не влияет инструкция LST. Сигнал сброс устанавливает INTM в 1.

Окончание таблицы 14

Поле	Функция
OVM	Бит режима переполнения. Когда OVM установлен в 0, то результаты переполнения не меняют аккумулятор. Когда установлен в 1, то аккумулятор устанавливается или в наибольшее положительное, или в наименьшее отрицательное число в зависимости от направления переполнения. Инструкции SETC и CLRC устанавливают и сбрасывают этот бит соответственно. Инструкция LST также модифицирует этот бит.
PM	Режим сдвига произведения. Если PM=00, то умножитель загружает произведение в АЛУ с 0-ым сдвигом. Если PM=01, то выход PREG сдвигается влево на 1 бит и после загружается в АЛУ с заполнением 0 младшего бита. Если PM=10, то выход PREG сдвигается влево на 4 бита и после загружается в АЛУ с заполнением 0 младших битов. Если PM=11, то выход PREG сдвигается вправо на 6 бит с расширением знака. PREG остается неизменным. Сдвиг происходит, когда содержимое PREG передается в АЛУ. PM загружается инструкциями SPM и LST #1. PM сбрасывается сбросом.
SXM	Бит расширения знака. Если SXM=1, то генерируется расширение знака во время передачи данных в аккумулятор масштабирующим сдвигом.
TC	Тестовый/управляющий бит. TC изменяется инструкциями BIT, BITT, CMPR, LST и NORM. TC устанавливается в 1, если тестируемый бит инструкциями BIT и BITT находится в 1, если при сравнении AR(ARP) и AR0 условие сравнения существует или если функция «исключающего – ИЛИ» двух старших битов аккумулятора истинна при их тестировании инструкцией NORM. Условные инструкции, а также инструкции вызова перехода и возврата могут выполняться, основываясь на состоянии бита TC.
XF	Статусный бит вывода XF. Этот бит показывает состояние вывода XF, используемого как вывод общего назначения. Инструкции SETC XF и CLRC XF соответственно устанавливают и сбрасывают этот бит. Сброс устанавливает этот бит в 1.

6.2 Центральное процессорное устройство

Центральное процессорное устройство (ЦПУ) 1867ВЦ5Т содержит 16-битный масштабирующий сдвигатель, (16×16)-разрядное параллельное устройство умножения, 32-разрядное центральное арифметическое логическое устройство (CALU), 32-битный аккумулятор и дополнительные сдвигатели на выходах аккумулятора и умножителя.

Этот подраздел описывает компоненты ЦПУ и их функции.

6.2.1 Вход масштабируемого сдвигателя

ИМС 1867ВЦ5Т имеет масштабирующий сдвигатель с 16-битным входом, связанным с шиной данных и 32-битным выходом, который связан с

CALU. Сдвигатель управляет направлением прохождения данных, который идет от пространства программы или данных к CALU и не требует дополнительного цикла. Он используется для того, чтобы выровнять 16-битные данные, выходящие из памяти к 32-битному CALU. Это необходимо для масштабируемой арифметики так же, как выровненные маски для логических операций.

Масштабирующий сдвигатель производит левый сдвиг от 0 до 16 на входе данных. LSB выходы заполняются нулями, а MSB может заполниться или нулями или знаково расшириться в зависимости от значения SXM бита (режим знакового расширения – sign extention mode) статусного регистра ST1. Количество сдвигов указывается в слове команды или значением регистра TREG.

Количество сдвигов в команде позволяет указать специальное масштабирование или выравнивание для операций специального масштабирования или выравнивания. Сдвигатель TREG позволяет адаптировать показатель масштабирования к характеристике системы.

6.2.2 Умножитель

ЦПУ ИМС 1867ВЦ5Т использует 16×16 аппаратный умножитель, который может осуществлять обработку данных со знаком или без знака для получения 32-битного произведения в одном машинном цикле. Все команды умножения, кроме команды MPYU (умножение без знака), выполняют операцию умножения со знаком (signed). Таким образом, два числа, будучи умноженными, рассматриваются как числа с дополнением до 2-х, и результатом умножения является 32-битное число с дополнением до 2-х. Два регистра связаны с устройством умножения:

- 16-битный временный регистр (TREG), который хранит один из операндов для устройства умножения,
- 32-битный регистр произведения (PREG), который хранит это произведение.

Четыре режима сдвигателя произведения (определяются полем PM) возможны на PREG выходе (PSCALE). Эти режимы сдвигателя полезны для выполнения операций при умножении/накоплении, при выполнении дробных арифметических операций или выполнении выравнивания дробных произведений.

Поле PM статусного регистра ST1 устанавливает режим сдвига как показано в таблице 15.

Таблица 15 - Описание значений поля РМ статусного регистра ST1

РМ	Сдвиг	Описание
00	Нет сдвига	Передача произведения в CALU или шину данных без сдвига
01	Левый сдвиг на 1	Удаляет дополнительный знаковый двоичный разряд, вычисленный в устройстве умножения с дополнением до 2-х (Q31)
10	Левый сдвиг на 4	Удаляет дополнительные 4 знаковых разряда, полученные в 16×13 устройстве умножения с дополнением до 2-х для получения произведения Q31, когда используется умножение с 13-битной константой
11	Правый сдвиг на 6	Масштабирует произведение для получения свыше 128 суммированных произведений, для исключения возможности переполнения аккумулятора

Произведение может быть сдвинуто на один бит для компенсации дополнительного знакового (двоичного) разряда, полученного умножением двух 16-битных чисел с дополнением до 2-х (команда МРУ). Четырех-битный сдвиг используется в сочетании с командой МРУ, с коротким непосредственным значением (13 битов или меньше) для удаления четырех дополнительных знаковых (двоичных) разрядов, полученных умножением 16-битного числа на 13-битное число. Вывод PREG может быть сдвинут вправо на 6 бит для выполнения 128 последовательных умножений с накоплением без возможного переполнения.

Команда LT (загрузка TREG) обычно загружает TREG для обеспечения одного операнда (с шины данных), а команда МРУ (умножение) обеспечивает второй операнд (также с шины данных). Умножение может быть также осуществлено с 13-ти битным непосредственным операндом во время использования команды МРУ. Операция умножения в этом случае использует каждые два машинных цикла для своего выполнения. Когда код выполняет многократные операции умножения и суммирует произведения, ЦП поддерживает конвейерный режим TREG запуском операций с CALU операциями, использующих предыдущее произведение. Операции конвейерного режима проходят параллельно с загрузкой TREG, включая загрузку ACC из PREG (LTP), добавление PREG к ACC (LTA), добавление PREG к ACC и сдвиг данных входа PREG (DMOV) к следующему адресу в памяти данных (LTD), вычитание PREG из ACC (LTS).

Две команды умножения с накоплением (MAC и MACD) используют в полном объеме вычислительную мощность устройства умножения, позволяя обоим операндам обрабатываться одновременно. Операнды этих операций могут быть переданы устройству умножения в каждом цикле через программную шину или шину данных. Это уменьшает число циклов умножения/накопления, когда они используются с командой повтора (RPT). В этих командах адрес коэффициента получается из программного адресного пространства логической части (PAGEN), в то время как адреса данных образуются логической частью формирования адреса данных (DAGEN). Это позволяет повторяемой команде последовательно получать значения из таблицы коэффициентов и получать данные в любом из косвенных адресных режимов.

Команда MACD при повторе поддерживает конструкции для реализации фильтров таким образом, что вычисляемая сумма произведений выборки данных сдвигается в память и освобождает участок памяти для следующей выборки, выталкивая наиболее старую выборку.

Команда MPYU выполняет умножение без знака. Она значительно облегчает получение расширенной точности арифметических операций. Число без знака TREG умножается на число без знака, размещенного в адресном пространстве памяти данных, с результатом, расположенным в PREG. Это дает возможность умножать операнды с большей разрядностью чем 16 бит, разбивая их на два 16-битных слова и обрабатывая их отдельно для получения произведения разрядностью больше чем 32 бита. Команды SQRA (квадрат числа/суммирование) и SQRS (квадрат числа /вычитание) подают одно и то же значение операнда к обоим входам устройства умножения для получения квадрата значения числа из памяти данных.

После умножения двух 16-битных чисел 32-битное произведение загружается в 32-битный регистр произведения (PREG). Произведение из PREG может быть передано в CALU или память данных инструкциями SPH (сохранение старших разрядов произведения) и SPL (сохранение младших разрядов произведения).

Примечание - Данные переходят из PREG к CALU или шине данных через сдвигатель PSCALE, и поэтому они могут быть изменены в зависимости от режима сдвига произведения, определенный в PM.

Это важно, когда происходит сохранение PREG в контексте стандартной программы обработки сигналов прерывания (interrupt-service-routine context), так как действия сдвигателя PSCALE не могут быть смоделированы при операции восстановления контекста. PREG может быть очищен выполнением команды MPY# 0. Регистр произведения может быть восстановлен через загрузку сохраненной младшей половины в TREG, выполнением команды MPY# 0. Тогда как старшая половина загружается, используя команду LPH.

6.2.3 Центральное арифметическое логическое устройство

Центральное арифметическое логическое устройство 1867ВЦ5Т (CALU) реализует широкий набор арифметических и логических операций, большинство из которых выполняются в одном машинном цикле. Этот АЛУ относится к центральному устройству для отличия его от второго АЛУ, который используется для создания косвенного адреса, названного арифметическим устройством вспомогательного регистра (ARAU). Как только операция в CALU завершена, то результат из нее передается в аккумулятор (ACC), где могут произойти дополнительные операции, такие как сдвиг. Входные данные в CALU могут быть масштабированы через ISCALE во время передачи от одной шины данных к другой шине данных (DRDB или PRDB) или масштабированы через PSCALE во время передачи от устройства умножения.

CALU представляет собой арифметическое логическое устройство общего назначения, которое оперирует 16-битными словами, взятыми из памяти данных или полученными непосредственно из команд. В дополнение к обычным арифметическим командам CALU может выполнять логические операции, облегчая возможность управления отдельным битом, что требует-

ся для высокоскоростного контроллера. Один вход в CALU всегда идет из аккумулятора, другой вход может идти из регистра произведения (PREG) устройства умножения или выхода масштабирующего сдвигателя (читается из памяти данных или с ACC). После того как CALU выполнил арифметическую или логическую операцию результат сохраняется в аккумуляторе.

ИМС 1867ВЦ5Т поддерживает операции с плавающей точкой/запятой для функций, требующих широкого динамического диапазона. Команда NORM (нормализация) используется для приведения к норме чисел с фиксированной точкой (fixed-point numbers), которые содержатся в аккумуляторе, путем выполнения левых сдвигов. Четыре бита TREG определяют переменный сдвиг через масштабирующий сдвигатель для команд LACT/ADDT/ SUBT (загрузка/добавить к/вычесть из аккумулятора со сдвигом, определенным TREG). Эти команды полезны в арифметике с плавающей точкой, где число должно быть денормализовано - это требуется для преобразования числа с плавающей точкой в число с фиксированной точкой. Эти команды также полезны при выполнении автоматического управления усилением (AGC) сигнала, проходящего в фильтр. Команда BITT (тест бита) обеспечивает тестирование одиночного бита в слове из памяти данных, который определяется четырьмя младшими битами (LSB) регистра TREG.

Режим насыщения переполнением CALU может быть разблокирован/заблокирован через установку бита OVM в ST0. Когда CALU находится в режиме насыщения переполнением и происходит переполнение (флаг переполнения установлен), то аккумулятор загружается наибольшим положительным или наименьшим отрицательным значением, представленным в аккумуляторе, в зависимости от направления переполнения. Значение аккумулятора при насыщении – 07FFFFFFh (положительное) или 08000000h (отрицательное). Если бит статусного регистра OVM (режим переполнения) сброшен и происходит переполнение (overflow), то этот результат загружается в аккумулятор без изменения (логические операции не могут вызвать переполнение).

CALU может осуществлять множество команд перехода, которые зависят от статуса CALU и аккумулятора. Эти команды могут выполняться с условием, которое основано на любой комбинации статусных битов. Для управления по переполнению эти условия включают в себя OV (ветвление по переполнению) и EQ (ветвление при аккумуляторе равным нулю). Кроме этого команда BACC (ветвление по адресу аккумулятора) обеспечивает возможность переходить на адрес, определенный аккумулятором (вычисленный goto). Команды теста бита (BIT и BITT), которые не затрагивают аккумулятор, позволяют тестировать специфицированный бит в слове памяти данных.

CALU также имеет бит переноса, который устанавливается в зависимости от разных операций в пределах устройства. Бит переноса изменяется большинством арифметических команд, так же как и командами сдвига на один бит и командами циклического сдвига. Он не изменяется загрузкой аккумулятора, логическими операциями, другими неарифметическими или управляющими командами.

Команды ADDC (добавление к аккумулятору с переносом) и SUBB (вычитание из аккумулятора с заемом) используют предыдущее значение переноса в их операциях по сложению/вычитанию.

Единственным исключением является операция формирования разряда переноса при выполнении команды ADD с числом сдвигов равным 16 битам (прибавить к старшему слову аккумулятора) и SUB с числом сдвигов равным 16 битам (вычитание из старшего слова аккумулятора). Команда ADD устанавливает бит переноса, если перенос произошел, а команда SUB может сбросить бит переноса, если произошел заем; в другом случае никакая другая команда не изменяет его.

Два условных операнда C и NC предназначены для перехода, вызова, возвращения и условного выполнения команд, которые основаны на статусе бита переноса. Команды SETC, CLRC и LST #1 могут также использоваться для изменения бита переноса. Бит переноса устанавливается в 1 при аппаратном сбросе.

6.2.4 Аккумулятор

32-битный аккумулятор является выходом CALU. Он может быть разделен на два 16-битных сегмента для сохранения их в памяти данных. Сдвиговый регистр на выходе аккумулятора обеспечивает левый сдвиг от 0 до 7 позиций. Этот сдвиг выполняется во время передачи данных к шине данных для сохранения в памяти. Содержание аккумулятора при этом остается неизменным. Когда масштабирующий сдвигатель используется для «старшего слова» аккумулятора (биты 16-31), то MSB теряются, а LSB заполняются битами, смещенными туда из младшего слова (биты 0-15). Когда масштабирующий сдвигатель используется для младшего слова, то LSB заполняются нулями.

Команды SFL и SFR для однобитного сдвига влево/вправо, а также команды ROL и ROR (вращение влево/вправо) включают схему сдвига содержимого аккумулятора через разряд переноса. SXM бит уточняет команду SFR (правый сдвиг регистра аккумулятора). Когда SXM = 1, SFR выполняет арифметический правый сдвиг, поддерживая знак данных аккумулятора. Когда SXM = 0, то SFR выполняет логическую сдвиговую схему, сдвигая вне LSB и вдвигая ноль в MSB. SFL (левый сдвиговый аккумулятор) не затрагивается битом SXM и одинаково выполняется в обоих случаях, сдвигая вне MSB и вдвигая ноль в LSB. Команды повтора (RPT) могут использоваться с командами сдвига и циклического сдвига для сдвига на несколько бит.

6.2.5 Вспомогательные регистры и арифметическое устройство вспомогательных регистров (ARAU)

ИМС 1867ВЦ5Т имеет блок регистров, содержащий восемь вспомогательных регистров (AR0-AR7). Вспомогательные регистры используются для косвенной адресации памяти данных или временного хранения данных. Косвенная адресация через вспомогательный регистр позволяет разместить адрес операнда в памяти данных в одном из вспомогательных регистров. Эти регистры доступны через 3-битный указатель вспомогательного регистра (ARP), который загружается значением от 0 до 7 (обозначенные от AR0 до AR7 соответственно). Вспомогательные регистры и ARP могут быть загружены из памяти данных, ACC, регистра произведения или непосредственного операнда, который определен в команде. Содержимое этих регистров может быть сохранено в памяти данных или использовано как входы в CALU.

Блок вспомогательных регистров (AR0-AR7) связан с ARAU. ARAU может автоматически индексировать текущий вспомогательный регистр во время адресации ячейки памяти данных. Индексация регистра может выполняться на +/-1 или содержимым AR0. Для вычисления адреса в памяти данных не требуется участие CALU; таким образом, CALU освобождено для выполнения других операций параллельно с вычислением адреса.

6.2.6 Внутрикристалльная память

ИМС 1867ВЦ5Т конфигурируется со следующими модулями памяти:
 - DARAM – это память с двойным доступом за машинный цикл.
 - Flash память EEPROM.

DARAM - это память объемом 544 слов \times 16 бит. DARAM позволяет записывать и считывать в/из неё в одном и том же машинном цикле. DARAM состоит из трех блоков: блок 0 (B0), блок 1 (B1) и блок 2 (B2). Блок 1 содержит 256 слов, блок 2 содержит 32 слова, оба блока расположены только в пространстве памяти данных. Блок 0 содержит 256 слов и может быть сконфигурирован как в пространство данных, так и в пространство программ.

Команды SETC CNF (конфигурирует B0 как память данных) и CLRC CNF (конфигурирует B0 как программную память) обеспечивают динамичную конфигурацию карты памяти программным обеспечением. Во время использования блока B0 как программную память команды могут быть загружены из внешней программной памяти во внутрикристалльную память, а затем выполнены. Во время использования внутрикристалльной памяти или высокоскоростной внешней памяти ИМС 1867ВЦ5Т работает на полной скорости без состояний ожидания. Способность DARAM обеспечивать два обращения в одном машинном цикле необходима для параллельной работы ИМС 1867ВЦ5Т.

Архитектура ИМС 1867ВЦ5Т обеспечивает получение до трех одновременных доступов к памяти в любом заданном машинном цикле. Внешняя линия READY (линия готовности) может использоваться интерфейсом внешней памяти ИМС для более медленной, но и менее дорогой внешней памяти. Загруженные программы из внекристалльной памяти во внутрикристалльную память могут ускорить обработку данных повышением общей скорости работы системы в целом.

Память EEPROM (flash память) является альтернативой маскируемой программной памяти типа ПЗУ (ROM). Как и ROM, она является энергонезависимой памятью, но имеет преимущество для перепрограммирования.

ИМС 1867ВЦ5Т включает один 16 К \times 16-битный flash EEPROM модуль в программном пространстве. Этот тип памяти расширяет возможности ИМС 1867ВЦ5Т в областях прототипирования и в однокристалльных применениях.

В отличие от большинства дискретных видов flash памяти, flash память ИМС 1867ВЦ5Т не требует отдельного устройства для ее перепрограммирования, так как алгоритмы для программирования и стирания flash памяти выполняются самой ИМС. Для выполнения программирования можно использовать стандартный IEEE 1149.1 (JTAG) порт, который обеспечивает легкий доступ к внутрикристалльному ОЗУ для запуска алгоритмов стирания/программирования кода во flash память. Другие ключевые особенности

flash памяти включают нулевое время ожидания и один 5 В источник для программирования flash памяти и ее работы.

Бит, который стерт (операция erased), в 1867ВЦ5Т flash памяти читается как логическая 1, а программируется только бит, имеющий значение 0. Flash память требует блочного стирания целого модуля 16 К, но запрограммирована может быть любая комбинация бит.

Следующие четыре алгоритма требуются для операций с flash памятью - очистка, стирание и запись flash памяти. Flash память может быть перепрограммирована программой, выполняющей программирование flash памяти через СОМ порт. Для разъяснений этих алгоритмов см. раздел 13 КФДЛ.431299.013ТО.

6.2.7 Последовательный flash загрузчик

Внутрикристалльная flash память поставляется с программой загрузки (bootloader) - программным кодом, расположенным по следующему адресу: 0x0000-0x00FFh. Все другие flash адреса находятся в состоянии FFFFh. Стандартная программа загрузки (bootloader) может использоваться для программирования внутрикристалльной flash памяти кодом пользователя. Во время программируемой flash последовательности внутрикристалльные данные в ОЗУ используются для запуска и осуществления алгоритмов по очистке, стиранию и программированию flash памяти.

6.2.8 Регистр flash памяти для режима управления

Регистр flash памяти для режима управления расположен в пространстве I/O по адресу FF0Fh. Этот регистр предлагает две возможности: режим доступа к регистрам управления flash памяти и режим доступа к матрице flash памяти. Режим регистрового доступа предоставляет доступ к четырем управляющим регистрам в пространстве памяти, декодированным для flash модуля. Эти регистры используются для управления стиранием, программированием и тестированием матрицы flash памяти.

Режим регистра доступа разблокируется выполнением команды OUT с фиктивными данными (dummy data).

Команда OUT xxxx, FF0Fh делает регистры flash памяти доступными для считывания и/или записи. После выполнения OUT xxxx, FF0Fh управляющие регистры flash памяти становятся доступны в пространстве памяти, декодированным для модуля flash памяти, а матрица flash памяти становится недоступной. Четыре регистра повторяются в каждой из четырех адресных ячеек в пределах декодированной области адресов модуля flash памяти.

После завершения всех необходимых операций считывания и/или записи с управляющими регистрами выполняется команда IN xxxx, FF0Fh с фиктивными данными (dummy data) для установки flash памяти обратно в режим доступа к матрице. После выполнения команды IN xxxx, FF0Fh матрица flash памяти становится открытой для доступа в декодированном пространстве программ, а flash регистры становятся не доступны. Переключение между режимом доступа к регистрам и режимом доступа к матрице flash памяти осуществляется через команды OUT и IN, см. также раздел 13 КФДЛ.431299.013ТО.

7 Периферийные устройства

Интегрированные в ИМС 1867ВЦ5Т периферийные устройства описываются в следующих подразделах:

- Интерфейс внешней памяти
- Модуль менеджера событий (EV)
- Модуль двойного аналого-цифрового преобразователя (ADC)
- Модуль последовательного периферийного интерфейса (SPI)
- Модуль последовательного коммуникационного интерфейса (SCI)
- Сторожевой таймер (WD) и модуль сигналов прерывания в реальном времени.

7.1 Интерфейс внешней памяти

ИМС 1867ВЦ5Т может адресовать свыше 64 К слов памяти или регистров в пространстве программы, данных и пространстве I/O. Внутрикристалльная память, когда она разрешена, исключает некоторое пространство адресов из внекристального диапазона. В пространстве данных, используя GREG регистр, верхние 32 К слов могут быть сконфигурированы на карте памяти как локальная память либо как глобальная память. Доступ к памяти данных, определенный на карте памяти данных как глобальный, устанавливает сигнал BR# в низкий уровень (с временными соотношениями, подобными адресной шине).

ЦП ИМС 1867ВЦ5Т выполняет выборку кода команды, считывание данных и запись данных в одном и том же машинном цикле. Поэтому из внутрикристалльной памяти ЦП может производить все три эти операции в одном и том же машинном цикле.

Внешний интерфейс упорядочивает эти операции сначала для завершения записи данных, а потом для считывания данных в конце чтения программы. Внешний интерфейс мультиплексирует внутренние шины адреса и данных в одну внешнюю адресную шину и одну внешнюю шину данных.

ИМС удовлетворяет широкому набору требований к внешнему интерфейсу. Адресное пространство программы, данных и I/O обеспечивают интерфейс к памяти программ, данных и I/O, максимизируя производительность системы. Полный 16-битный адрес и шина данных с сигналами PS#, DS#, IS# для выбора пространства позволяют адресовать до 64 К слов в программном пространстве и пространстве I/O.

Из-за внутрикристалльной периферии внешнее пространство данных адресуется до 32 К слов.

Структура I/O упрощена благодаря тому, что обращение к пространству I/O осуществляется тем же способом, что и к памяти данных.

Устройства I/O катрированы в пространство адресов I/O, используя внешние адресные шины процессора и шины данных тем же способом, что и устройства, катрированные в память данных.

Внешний параллельный интерфейс ИМС обеспечивает управляющим сигналам упрощение интерфейса к устройствам. Сигнал WR/RD# указывает, пишутся ли или читаются данные в текущем цикле в память.

Сигнал STRB# обеспечивает временные соотношения для всех внешних циклов.

Доступ к памяти устройств I/O может выполняться с различной скоростью, используя вывод READY.

Когда обмен выполняется с медленными устройствами, то процессор ИМС ждет до того момента, когда устройство завершит свою функцию, посылая сигнал процессору через вход READY. Как только внешнее устройство установило готовность (высокий уровень READY), то выполнение программы продолжается.

В ИМС 1867ВЦ5Т ввод READY должен управляться высоким уровнем для завершения записи или считывания на внутренние шины данных, картируемых регистров I/O и всех внешних адресов.

Сигнал «запрос шины» (BR#) используется в сочетании с другими сигналами интерфейса ИМС 1867ВЦ5Т для управления внешнего доступа к глобальной памяти. Глобальная память представляет собой пространство памяти внешних данных, в котором сигнал BR# устанавливается в начале доступа. Когда внешнее устройство глобальной памяти получает «запрос шины», то оно отвечает установкой сигнала READY после доступа к глобальной памяти и завершения общего доступа.

ИМС 1867ВЦ5Т поддерживает считывание с нулевым состоянием ожидания на внешнем интерфейсе.

Запись выполняется за два цикла, чтобы избежать конфликтов на шине. Это позволяет ИМС буферизовать переход шины данных от ввода к выводу (или от вывода к вводу) за половину цикла. В большинстве систем с ИМС 1867ВЦ5Т соотношение от считывания до записи довольно широкое для минимизации дополнительного цикла записи.

Режимы ожидания могут быть выполнены для доступа к внешним медленным устройствам. Режимы ожидания управляются на границе машинного цикла и иницируются через использование сигнала READY или с использованием программного обеспечения, которое управляет генератором циклов ожидания. Сигнал READY может использоваться для реализации любого количества режимов ожидания.

7.2 Модуль менеджера событий (EV)

Модуль менеджера событий включает общецелевые (GP) таймеры, устройства полного сравнения, устройства сбора данных (захвата) и схемы квадратурного кодирующего устройства. Рисунок 14 показывает структуру менеджера событий.




Рисунок 14 - Блок-схема менеджера событий

7.2.1 Общецелевые таймеры (GP)

На 1867ВЦ5Т есть 3 (GP) таймера. GP таймер x (где $x = 1, 2, 3$) включает:

- 16-битный таймер со счетчиком вверх, вверх/вниз, регистр $TxCNT$ для считывания и записи.
- 16-битный регистр таймера-сравнения (с двойной буферизацией теневым регистром), регистр $TxCMPR$ для считывания и записи.
- 16-битный регистр таймера-периода (с двойной буферизацией теневым регистром), регистр $TxPR$ для считывания и записи.

- 16-битный регистр управления таймером, регистр TxCON для считывания и записи.

- Выбираемые внешние или внутренние синхронизирующие импульсы.

- Программируемый предварительный делитель (prescaler) для внутренних или внешних синхронизирующих импульсов.

- Управляющую и логическую схему прерывания для четырех маскируемых сигналов прерывания: потеря значимости/заем, переполнение, сравнение и окончание периода.

- Вывод выхода таймера сравнения с перестраиваемой конфигурацией режимов (активно-низкий или активно-высокий уровень выходного сигнала), а также режимов форсирования состояний вверх-вниз.

- Выбираемое направление (TMRDIR) через вывод входа (счет вверх или вниз, когда выбран режим отсчета по направлению вверх-вниз).

GP таймеры могут управляться независимо или быть синхронизированы один с другим. 32-битный GP таймер может быть конфигурирован соответствующим использованием GP таймера 2 или 3.

Регистр сравнения, включенный в каждый GP таймер, может быть использован для функции сравнения при создании сигнала ШИМ (PWM)-формы. Имеется два однократных и три непрерывных способа функционирования для каждого таймера.

Внутренний или внешний вход синхронизирующих импульсов с программируемым предварительным делителем используются для каждого GP таймера. Режим каждого GP таймера или вывода сравнения конфигурируется через управляющий регистр общецелевыми таймерами (GPTCON). GP таймеры также обеспечивают временную основу для каждого субмодуля менеджера событий: GP таймер 1 для всех компараторов и PWM схем, GP таймер 1 или 2 для простых компараторов и для создания дополнительного компаратора или PWM, GP таймеров 2 или 3 для устройств сбора данных и вычислительных операций с квадратурным импульсом.

Двойная буферизация регистров периода и сравнения позволяет производить программируемое изменение периода таймера (PWM) и длительности импульса PWM во время их работы, если это необходимо.

7.2.2 Устройства полного сравнения

В ИМС 1867ВЦ5Т существуют три полных сравнивающих устройства. Эти сравнивающие устройства используют GP таймер 1 как временную базу PWM и реализуют шесть выводов для образования сигнала сравнения и сигнала PWM –формы, используя программную схему обхода «мертвой» зоны. Состояние каждого из этих шести выводов конфигурируется независимо. Сравнивающие регистры устройств сравнения имеют двойную буферизацию, позволяя производить программируемое изменение сравнивающего устройства/длительностей импульса PWM, если это необходимо в процессе работы устройства.

7.2.3 Программируемый генератор обхода «мертвой» зоны

Схема генератора обхода «мертвой» зоны включает три 8-битных счетчика и 8-битный регистр сравнения. Желаемое значение обхода «мертвой» зоны (от 0 до 102 мкс) может программироваться в сравнивающем регистре

для выводов трех сравниваемых устройств. Образование обхода «мертвой» зоны может быть разблокировано/блокировано для каждого вывода сравниваемого устройства индивидуально. Схема генератора обхода мертвой зоны реализует два вывода (с/без обхода «мертвой» зоны) для каждого сигнала вывода устройства сравнения. Состояния вывода генератора обхода «мертвой» зоны имеют перестраиваемую конфигурацию и изменяются при необходимости через регистр ASTR с двойной буферизацией.

7.2.4 Простые сравнивающие устройства

ИМС 1867ВЦ5Т имеет три устройства простого сравнения, которые могут использоваться для реализации трех дополнительных независимых устройств сравнения или сигнала высокой точности PWM – формы. GP таймеры 1 или 2 могут быть выбраны временной основой для трех устройств простого сравнения. Состояния выводов для трех устройств простого сравнения конфигурируются как активно низкие, активно высокие, низко-силовые или высоко-силовые независимо. Регистры устройств простого сравнения имеют двойную буферизацию, позволяя производить программируемое изменение сравниваемого устройства/длительностей импульса PWM, если это необходимо.

Состояния выводов устройств простого сравнения имеют перестраиваемую конфигурацию и изменяются при необходимости через регистр с двойной буферизацией SACTR.

7.2.5 Сравнение или генерация сигнала PWM формы

Свыше 12 выводов устройств сравнения и/или PWM формы могут быть реализованы в ИМС 1867ВЦ5Т одновременно. Это три независимые пары (шесть выводов), формируемые тремя устройствами полного сравнения с программируемым обходом «мертвой» зоны, три независимых вывода сравнения или PWM формы, формируемые устройствами простого сравнения, три вывода сравнения и PWM формы, формируемые GP -таймером сравнения.

7.2.6 Характеристики устройства сравнения/формирования сигнала PWM формы

Характеристики устройства сравнения/формирования сигнала PWM – формы следующие:

- 16-битное и 50 нс разрешение,
- программируемый обход «мертвой» зоны для пар выводов PWM от 0 до 102 мкс,
- минимум длительности обхода «мертвой» зоны в 50 мкс,
- выбор источника частоты PWM, при необходимости,
- изменение длительностей импульса PWM во время и после каждого PWM периода, при необходимости,
- внешние маскируемые сигналы прерывания для защиты по питанию,
- генератор временной диаграммы следования импульсов, для программируемой генерации ассиметричного, симметричного и четырех-пространственного вектора PWM формы,

- минимизированная нагрузка на ЦП за счет использования авто-перезагрузки регистров устройства сравнения и устройства формирования периода.

7.2.7 Устройство сбора данных

Устройство сбора данных обеспечивает функцию регистрации различных событий или переходов. Значения счетчика GP –таймера 2 и/или GP – таймера 3 собираются в данные и запоминаются в двухуровневой памяти стекового обратного (магазинного) типа FIFO, когда выбранные переходы детектированы на выводе входа сбора данных, CAP_x для $x = 1, 2, 3$ или 4. Устройство сбора данных ИМС 1867ВЦ5Т состоит из четырех схем сбора данных.

7.2.8 Особенности устройства сбора данных

Устройство сбора данных включает следующие особенности:

- один 16-битный регистр управления устройством сбора данных, CAPCON, для считывания и записи,
- один 16-битный статусный регистр FIFO устройства сбора данных, CAPFIFO с восемью MSB для операций только для чтения и восемь LSB для операций только для записи,
- возможность выбора GP таймера 2 и/или GP таймера 3 через два 16-битных мультиплектора (MUX). Один MUX выбирает GP таймеры 3 и 4 для схем сбора данных, а другой MUX выбирает GP таймеры 1 и 2 для схем сбора данных,
- четыре 16-битных FIFO стек регистров, один или двух уровневый FIFO стек регистр на каждое устройство сбора данных. Самый верхний регистр каждого стека является только регистром для чтения (FIFO_x), где $x = 1, 2, 3$ или 4,
- четыре входных вывода по сбору данных (CAP_x, $x = 1$ до 4) с одним входным выводом на каждое устройство сбора данных,
- входные выводы CAP1 или CAP2 также могут использоваться как входы в QEP схему,
- режим специфицированного пользователем детектирования фронта импульса на входных выводах,
- четыре маскируемых сигнала прерывания/флагов, CAPINT_x, где $x = 1, 2, 3, 4$.

7.2.9 Схема квадратурного кодирующего устройства (QEP)

Два входа устройства сбора данных (CAP1 и CAP2) могут использоваться для согласования внутрикристальной схемы QEP с квадратурно-кодированным импульсом. Полная синхронизация этих входов выполняется внутрикристально. Направление или последовательность подачи кодированного импульса определяется, а GP таймеры 2 или 3 дают положительное или отрицательное приращение положительным и отрицательным фронтам импульса с двух входных сигналов (четыре частоты входного импульса).

7.3 Модуль аналогово-цифрового преобразователя (АЦП)

Упрощенная структурная блок-схема модуля АЦП показана на рисунке 15.

Модуль АЦП состоит из двух 10-ти разрядных АЦП с двумя встроенными схемами выборки-хранения (sample – and – hold S/H). ИМС 1867ВЦ5Т имеет 16 каналов ввода аналоговых сигналов. Восемь аналоговых входов предусмотрены для каждого устройства АЦП через аналоговый мультиплексор 8 в 1. Минимальное общее время преобразования для каждого АЦП – 6,1 мкс. Общая точность для каждого АЦП $\pm 1,5$ LSB. Опорное напряжение для модуля АЦП должно быть обеспечено внешним источником питания через два вывода, U_{REFHI} и U_{REFLO} .

Результат цифрового преобразования выражается как:

$$1023 \times (\text{Входное аналоговое напряжение} - U_{REFLO}) / (U_{REFHI} - U_{REFLO})$$

Модуль АЦП включает:

- два канала ввода (один на каждое устройство АЦП), которые могут участвовать в осуществлении выборки и хранения (S/H операции) и преобразовании одновременно,

- каждое устройство АЦП может выполнять как одиночные, так и непрерывные S/H операции или операции по преобразованию,

- два 2-уровневых по глубине FIFO регистра для устройства АЦП1 или АЦП2,

- каждое устройство АЦП может начать операцию командой программного обеспечения, внешней подачей сигнала на выход устройства или через менеджер событий при событии на каждом из GP таймеров/компараторов или на Capture 4 выходах,

- управляющий регистр АЦП имеет двойную буферизацию (с теневым регистром) и может быть записан в любое время. Новое преобразование АЦП может начаться немедленно или когда предыдущий процесс преобразования завершен в соответствии с битами управляющего регистра,

- в конце каждого преобразования устанавливается флаг сигнала прерывания и прерывание выполняется, если оно не маскировано или разблокировано.




Рисунок 15 - Структурная схема модуля аналого-цифрового преобразователя

7.4 Модуль последовательного периферийного интерфейса (SPI)

ИМС 1867ВЦ5Т содержит модуль последовательного периферийного интерфейса с четырьмя выводами. SPI - это высокоскоростной синхронный последовательный порт I/O, который осуществляет прием/передачу последовательного потока битов программируемой длины (от одного до восьми битов) в/из SPI на программируемой скорости передачи.

Обычно SPI используется для коммуникаций между ПЦОС контроллером и внешними периферийными устройствами или другим процессором. Типичные применения SPI включают внешний I/O или расширение периферии ПЦОС, таких как сдвиговые регистры, драйверы дисплея и дополнительные АЦП и ЦАП. Сообщения от множества устройств поддерживаются через операции SPI ведущий/ведомый или главный/подчиненный.

Особенностями модуля SPI являются:

- Четыре внешних вывода.

SPISOMI: SPI slave-output/master-input (ведомый-выход/ведущий-вход) вывод или общецелевой двунаправленный вывод I/O,

SPISIMI: SPI slave-input/master-output (ведомый - вход/ведущий- выход) вывод или общецелевой двунаправленный вывод I/O,

SPISTE: SPI slave- transmit- enable (ведомый -передача-разрешение) вывод или общецелевой двунаправленный вывод I/O,

SPICLK: SPI вывод синхронизации или общецелевой двунаправленный вывод I/O.

- Два программируемых режима работы: ведущий/ведомый.
- Программируемая скорость передачи в бодах: 125 разных программируемых скоростей.
- Программируемая длина слова: от одного до восьми бит данных.
- Четыре синхронизирующие схемы, управляющие полярностью синхронизации и фазой синхроимпульса:

1) На спаде фронта синхроимпульса без фазовой задержки (SPICLK - активный высокий). В этом случае SPI передает данные на спаде фронта синхроимпульса SPICLK и получает данные на подъеме фронта синхроимпульса SPICLK.

2) На спаде фронта синхроимпульса с фазовой задержкой (SPICLK - активный высокий). В этом случае SPI передает данные на одной половине цикла впереди снижающегося фронта синхроимпульса SPICLK и получает данные на снижающемся фронте синхроимпульса SPICLK.

3) На подъеме фронта синхроимпульса без фазовой задержки: (SPICLK - неактивный низкий). В этом случае SPI передает данные на подъеме фронта синхроимпульса SPICLK и получает данные на спаде фронта синхроимпульса SPICLK.

4) На подъеме фронта синхроимпульса с фазовой задержкой (SPICLK - неактивный низкий). В этом случае SPI передает данные на одной половине цикла перед спадом фронта синхроимпульса SPICLK и получает данные на подъеме фронта SPICLK.


- Одновременные операции по получению и передаче (функция передачи может быть заблокирована программным обеспечением).

- Операции передачи и приема выполняются через обработку прерывания или путем алгоритмов опроса соответствующих бит.

- Десять управляющих регистров SPI, расположенных в блоке управляющего регистра, начинающегося с адреса 7040h.

Примечание - В этом модуле все регистры 8-битные, подключены к 16-битной периферийной шине. В режиме чтения из регистра данные из регистра находятся в нижнем байте (7-0), а в верхнем байте (15-8) данные считываются как нули. Запись в верхний байт не влияет на работу устройства.

Блок-схема четырехвыводного модуля последовательного периферийного интерфейса представлена на рисунке 16.



¹⁾ Структурная схема приведена в режиме ведомого (Slave).

²⁾ Ввод SPISITE запрещен, это значит, что данные могут быть переданы или приняты в этом режиме. Следует отметить, что ключи SW1, SW2 и SW3 закрыты в этой конфигурации.

Рисунок 16 – Блок-схема четырехвыводного модуля последовательного периферийного интерфейса

7.5 Модуль последовательного коммуникационного интерфейса (SCI)

ИМС 1867ВЦ5Т включает модуль последовательного коммуникационного интерфейса (SCI). SCI модуль обеспечивает цифровое взаимодействие между ЦП и другими асинхронными периферийными устройствами, которые используют стандартный, без возвращения к нулю, формат NRZ. SCI приемник и передатчик имеют двойную буферизацию, каждый из которых имеет свои собственные отдельные биты маскирования сигналов прерывания. Оба они могут управляться независимо или одновременно в полностью дуплексном режиме. Для обеспечения целостности данных SCI проверяет полученные данные на предмет разрыва линии, равенства, переполнения и ошибок кадровой синхронизации. Скорость передачи бита (бод) является программируемой на более чем 65000 различных скоростях, которые выбираются через 16-ти битный регистр выбора скорости.

Особенности SCI модуля включают:

- Два внешних вывода (SCITXD - это SCI вывод передаваемых данных или двунаправленный общецелевой вывод I/O. SCIRXD - это SCI вывод принимаемых данных или двунаправленный общецелевой вывод I/O).
- Программируемая скорость передачи данных в бодах (до 64 К различных скоростей).
- Скорость передачи свыше 625 Кбит/с при 10 МГц SYSCLK.

- Программируемый формат слова (один стартовый бит, длина слова данных от одного до восьми бит, бит выбора четный/нечетный, один или два стоповых бита).

- Четыре флага обнаружения ошибки (паритета, разрыва, переполнения и ошибок кадровой синхронизации).

- Два запускающих мультипроцессорных режима (пустой промежуток и адресный бит).

- Полудуплексная или полностью дуплексная операция.

- Функции приемника и передатчика с двойной буферизацией.

- Операции приемника и передатчика могут быть обработаны через управляемые сигналы прерывания или опросом соответствующих флагов.

Передатчик. Флаг TXRDY, буферный регистр передатчика готов для получения другого символа и флаг TXEMPTY сдвиговый регистр передатчика пуст.

Приемник. Флаг RXRDY буферный регистр приемника готов для приема другого символа. Флаг BRKDT - произошел разрыв и RXERROR - мониторинг четырех условий прерывания.

- Раздельные биты маскирования для сигналов прерывания приемника и передатчика (кроме BRKDT).

- Формат NRZ (без возвращения к нулю).

- Одиннадцать управляющих регистров SCI, расположенных в блоке данных управляющего регистра, начинающегося с адреса 7050h.

Примечание - Все регистры в этом модуле 8-битные, соединены с 16-битной периферийной шиной. Когда регистр читается, то данные регистра находятся в младшем байте (7-0), а старшие биты (15-8) считываются как нули.

Рисунок 17 показывает блок-схему SCI модуля.




Рисунок 17 – Блок-схема модуля интерфейса последовательной коммуникации (SCI)

7.6 Сторожевой таймер (WD) и модуль сигналов прерывания в реальном времени

ИМС 1867ВЦ5Т включает сторожевой таймер (WD) и модуль сигналов прерывания в реальном времени (RTI). WD функция этого модуля выполняет текущий контроль программного и технического обеспечения через сброс системы, если сброс периодически не обслуживается программным обеспечением путем записи правильного ключа. Функция RTI обеспечивает сигналы прерывания на программируемых интервалах. На рисунке 18 показана блок-схема модуля WD/RTI.

WD таймер имеет следующие особенности:

- Семь различных степеней переполнения WD от 15,63 мс до 1 с.
- Регистр WD для сброса ключом (WDKEY). Он очищает WD счетчик, когда правильное значение записано, формирует системный сброс, если записано неправильное значение в этот регистр.
- WD флаг (WD FLAG), который указывает, произвел ли WD таймер системный сброс.
- Проверка комбинации бит WD, которые инициируют системный сброс, если неправильное значение записано в управляющем регистре WD (WDCR).
- Автоматическая активация WD таймера, как только системный сброс снят.
- Три управляющих регистра WD расположены в блоке управляющего регистра, начинающегося с адреса 7020h.


Модуль сигналов прерывания в реальном времени (RTI) имеет следующие особенности:

- Формирование сигналов прерывания осуществляется на программируемой частоте от 1 до 4096 сигналов прерывания в секунду.

- Инициирование обслуживания возможно как от сигналов прерывания, так и путем опроса флага.

- Два управляющих регистра RTI расположены в блоке данных управляющего регистра, начинающегося с адреса 7020h.

Все регистры в этом модуле являются 8-битными и соединены с 16-битной периферийной шиной. Когда регистр выбирается, то данные регистра находятся в младшем байте (7-0), а в старшем байте биты (15-8) читаются как нули. Запись в старший байт не влияет на работу устройства.



¹⁾ Запись в биты WDCR.5-3 в конфигурации, отличающейся от нормальной (101) формирует системный сброс.

²⁾ Эти значения делителя взяты относительно сигнала WDCLK.

Рисунок 18 - Блок-схема модуля WD/RTI

8 Эмуляция, основанная на скан-цепочках

ИМС 1867ВЦ5Т использует эмуляцию, основанную на скан-цепочках для поддержки аппаратной и программной отладки. Последовательный интерфейс сканирования обеспечен портом тестового доступа (test-access port). Эмуляция, основанная на скан-цепочках, позволяет эмулятору контролировать и управлять процессором в системе без использования сложных кабелей для обеспечения соединения со всеми выводами от ИМС.

9 Инструкции ИМС 1867ВЦ5Т

ИМС 1867ВЦ5Т реализует понятную систему команд, которая поддерживает цифровые операции обработки сигналов и операции общецелевого назначения, такие как мультиобработка (multiprocessing) и высокоскоростное управление. Исходный код для ПЦОС 1867ВМ1 и 1867ВМ2 совместим снизу вверх с кодом ИМС 1867ВЦ5Т.

Для получения максимальной пропускной способности следующая команда предварительно вызывается во время того, как выполняется текущая операция. Так как те же линии данных используются для получения внешних данных, программы или пространства I/O, то число циклов, которое требует команда для своего выполнения, зависит от того, происходит выборка следующего операнда из внутренней или из внешней памяти. Наиболее высокая пропускная способность ИМС достигается путем использования внутрикристалльной памяти данных и программы, внутренней и внешней памяти программ.

9.1 Режимы адресации

Система команд 1867ВЦ5Т использует четыре основных режима адресации памяти:

- прямую,
- косвенную,
- непосредственную,
- регистровую.

В случае прямой адресации слово команды содержит младшие семь бит адреса памяти данных. Это поле соединяется девятью битами указателя страницы памяти данных (DP) для образования 16-битного адреса памяти данных. Таким образом, в режиме прямой адресации память данных разбивается на страницы общим числом 512 страниц, при этом каждая страница содержит 128 слов.

Косвенная адресация имеет доступ к памяти данных через вспомогательные регистры. В этом режиме адресации адрес операнда содержится во вспомогательном регистре, выбранном как текущий. Восемь вспомогательных регистров (AR0-AR7) обеспечивают гибкую и эффективную косвенную адресацию.

Для выбора специфицированного вспомогательного регистра указатель вспомогательного регистра ARP загружается значением от 0 до 7 для AR0 - AR7, соответственно.

Существует семь видов косвенной адресации: положительное приращение или отрицательное приращение, постиндексация через сложение или вычитание из значения текущего регистра содержимым AR0, одиночная косвенная адресация без положительных/отрицательных приращений, бит-реверсная адресация (bit-reversed), которая используется в быстром преобразовании Фурье (БПФ) с положительным/отрицательным приращением. Все операции выполняются на текущем вспомогательном регистре в том же цикле, что и команда-оригинал, следя за тем, какой текущий вспомогательный регистр и ARP могут быть изменены.

В непосредственной адресации данные операнда содержатся в слове команды или словах команды. Есть два типа непосредственной адресации - длинная и короткая. При короткой непосредственной адресации данные содержатся в битах однословной команды. При длинной непосредственной адресации данные содержатся во втором слове двухсловной команды.

Режим непосредственной адресации используется для данных, которые не нуждаются в хранении или используются более, чем один раз во время выполнения программы, например, инициализация (установка в исходное состояние) значений или постоянных величин.

Режим регистровой адресации использует операнды, находящиеся в регистрах ЦП, или явно с прямым обращением к специальному регистру или опосредованно, командами, которые обращаются к некоторым регистрам. Во втором случае ссылка операнда упрощается, так как 16-битное значение может использоваться без указания полного 16-битного адреса операнда или непосредственного значения.

9.2 Особенности повторения команд (repeat)

Функция повторения команд может использоваться с командами (как указано в таблице 17) такими как умножение/суммирование (MAC и MACD), обмен данными между блоками (BLDD и BLDP), пересылки I/O (IN/OUT), считывания/записей таблицы (TBLR/TBLW). Эти команды, обычно представленные как мультицикл, находятся в конвейерном режиме. Когда используется их повторение, то они становятся одноцикловыми командами. Например, команда чтения таблицы может занять три или больше циклов для однократного выполнения, но при повторении команды ячейки таблицы могут читаться в каждом цикле.

Счетчик повтора (RPTC) загружается из ячейки памяти, расположенной по адресу, определяемому прямой или косвенной адресацией или 8-битным непосредственным значением, если используется короткая непосредственная адресация. Регистр RPTC загружается командой RPT. Это позволяет выполнить эту команду максимум N+1. RPTC очищается через сброс. Как только команда повтора RPT декодируется, все сигналы прерывания, включая NMI (но исключая сброс), блокируются до завершения цикла RPT.

9.3 Система команд ИМС 1867ВЦ5Т

Этот раздел обобщает коды операций (опкоды) в таблице инструкций для процессора цифровой обработки сигналов 1867ВЦ5Т. Эта система команд является расширением системы команд 1867ВМ1 и 1867ВМ2. Команды расположены в соответствии с их функциями и упорядочены по мнемонике в пределах каждой категории. В таблице 16 приведены символы, которые используются в таблице итоговой системы команд (см. таблицу 17).

Число слов, которое команда занимает в программной памяти, приведено в графе “Слов/Циклов” таблицы 17. Несколько команд имеют два значения количества слов, они разделены косой чертой (/). В этих случаях различные форматы команды занимают разное количество слов. Например, ADD команда занимает одно слово, если операнд является коротким непосредственным, или два слова, если операнд является длинным непосредственным.

Количество циклов, которое требует команда для выполнения, находится также в графе “Слов/Циклов” таблицы 17. Предполагается, что все команды выполняются из внутренней программной памяти (ОЗУ) и с данными из внутренней памяти DARAM (двойного доступа).

В таблице 16 приведены данные о символах (сокращениях), используемых в таблице 17.

Таблица 16 - Символы и сокращения

Символ	Описание
ACC	Аккумулятор
AR	Вспомогательный регистр
ARX	3-х битное значение в инструкциях LAR и SAR для определения вспомогательного регистра, который будет загружаться инструкцией (LAR) или сохраняться инструкцией (SAR)
BITX	4-х битное значение (битный код), которое определяет, какой бит определенного значения памяти данных будет тестироваться (проверяться) инструкцией BIT
CM	2-х битное значение. Инструкция CMPR выполняет сравнение, указанное значением CM: Если CM = 00, проверяет (текущий AR = AR0) Если CM = 01, проверяет (текущий AR < AR0) Если CM = 10, проверяет (текущий AR > AR0) Если CM = 11, проверяет (текущий AR = AR0)
I AAA AAAA	(За I следует семь A). I бит отражает способ адресации (I=0 – прямая адресация) или (I=1 – косвенная адресация). Когда используется прямая адресация, то AAA AAAA это последние значащие биты (LSB) адреса в странице памяти данных. Для косвенной адресации AAA AAAA – это биты, определяющие режим косвенной адресации, т. е. способ манипуляции вспомогательными регистрами и номер регистра.
III III	(Восемь I) 8-битная константа, используется в короткой непосредственной адресации
I III III	(Девять I) 9-битная константа используется для короткой непосредственной адресации в инструкции LDP
I III III III	(Тринадцать I) 13-битная константа, используемая в короткой непосредственной адресации для инструкции MPY
I NTR#	5-битное значение представляет число от 0 до 31. Инструкция INTR использует это число для изменения программного управления к одному из 32-х адресов векторов прерывания.
PM	2-битное значение, копируемое в PM статусного регистра ST1 инструкцией SPM
SHF	3-битное значение левого сдвига
SHFT	4-битное значение левого сдвига

Окончание таблицы 16

Символ	Описание
TP	2-битное значение, используемое условными инструкциями, для указания типа условия TP = 00 – вывод ВЮ низкий TP = 01 – TC = 1 TP = 10 – TC=0 TP = 11 – без условий
ZLVC ZLVC	<p>Два 4-х битных поля, каждый из которых представляет следующие условия:</p> <p>ACC = 0 Z ACC < 0 L Переполнение V Перенос C</p> <p>Инструкция с условиями содержит два 4-х битных поля. Поле 4-х младших битов (биты 0-3) инструкции – это поле маски. 1 в соответствующем бите маски указывает, какое из условий будет проверяться. Например, для проверки ACC >= 0 необходимо установить биты Z и L в 1 и биты V и C установить в 0. Поле Z устанавливается для тестирования условия ACC = 0, а L поле сбрасывается для тестирования условия ACC >= 0. Второе 4-х битное поле (биты 4-7) указывают состояние условий для тестирования. Возможные условия, задаваемые этими 8-битами, показаны в описании для инструкций BCND, CC и RETC</p>
+ 1 слово	Второе слово опкода инструкции. Это второе слово содержит константу. В зависимости от инструкции эта константа имеет или длинное непосредственное значение, или адрес программной памяти, или адрес порта I/O, или картируемый регистр I/O
УВ	Условие выполнено
УНВ	Условие не выполнено

Таблица 17 - Итоговая таблица инструкций ИМС 1867ВЦ5Т

Мнемо-ника	Описание	Слов/ Цик-лов	Опкод
ABS	Абсолютное значение ACC	1/1	1011 1110 0000 0000
ADD	Прибавляет к ACC со сдвигом от 0 до 15 операнд с прямой/косвенной адресацией	1/1	0010 SHFT IAAA AAAA
ADD	Прибавляет к ACC со сдвигом от 0 до 15 операнд с длинной непосредственной адресацией	2/2	1011 1111 1001 SHFT +1 слово
ADD	Прибавляет к ACC со сдвигом 16 операнд с прямой/косвенной адресацией	1/1	0110 0001 IAAA AAAA
ADD	Прибавляет к ACC операнд с короткой непосредственной адресацией	1/1	1011 1000 IIII IIII
ADDC	Прибавляет к ACC операнд с прямой/косвенной адресацией и перенос	1/1	0110 0010 IAAA AAAA
ADDT	Прибавляет к ACC операнд с прямой/косвенной адресацией и сдвигом от 0 до 15, указанным в TREG	1/1	0110 0011 IAAA AAAA
ADRK	Прибавление константы с короткой непосредственной адресацией к текущему AR	1/1	0111 1000 IIII IIII
AND	Логическое «И» с ACC операнда со сдвигом от 0 до 15 с прямой/косвенной адресацией	1/1	0110 1110 IAAA AAAA
AND	Логическое «И» с ACC операнда со сдвигом от 0 до 15 с длинной непосредственной адресацией	2/2	1011 1111 1011 SHFT
AND	Логическое «И» с ACC операнда со сдвигом от 16 с длинной непосредственной адресацией	2/2	1011 1110 1000 0001 +1 слово
APAC	Прибавить PREG к ACC	1/1	1011 1110 0000 0100
B	Безусловный переход	2/4	0111 1001 1AAA AAAA
BACC	Переход по адресу, указанному в ACC	1/4	1011 1110 0010 0000
BANZ	Переход, если текущий AR не равен 0, косвенная адресация	2 /4(УВ) /2(УНВ)	0111 1011 1AAA AAAA +1 слово
BCND	Условный переход	2 /4(УВ) /2(УНВ)	1110 00TP ZLVC ZLVC +1 слово
BIT	Проверка бита	1/1	0100 BITX IAAA AAAA
BITT	Проверка бита в операнде с прямой/косвенной адресацией, указанного в TREG	1/1	0110 1111 IAAA AAAA
BLDD	Пересылка блока из ячеек памяти данных, адресуемых длинной непосредственной адресацией, в ячейки памяти данных, адресуемых прямо/косвенно	2/3	1010 1000 IAAA AAAA +1 слово
BLDD	Пересылка блока из ячеек памяти данных, адресуемых прямо/косвенно, в ячейки памяти данных, адресуемых длинной непосредственной адресацией	2/3	1010 1001 IAAA AAAA +1 слово
BLPD	Пересылка блока из ячеек памяти программ, адресуемых вторым словом инструкции, в ячейки памяти данных, адресуемых прямо/косвенно	2	1010 0101 IAAA AAAA +1 слово
CAL	Вызов подпрограммы. Косвенная адресация	2/4	0111 1010 1AAA AAAA +1 слово
CALA	Вызов подпрограммы с адресом, указанным в ACC	1/4	1011 1110 0011 0000
CLRC INTM	Очистка бита INTM	1/1	1011 1110 0100 0000

Продолжение таблицы 17

Мнемо-ника	Описание	Слов/Цик-лов	Опкод
CLRC OVM	Очистка бита OVM	1/1	1011 1110 0100 0010
CLRC SXM	Очистка бита SXM	1/1	1011 1110 0100 0110
CLRC TC	Очистка бита TC	1/1	1011 1110 0100 1010
CLRC XF	Очистка бита XF	1/1	1011 1110 0100 1100
CLRC C	Очистка бита C	1/1	1011 1110 0100 1110
CLRC CNF	Очистка бита CNF	1/1	1011 1110 0100 0100
CMPL	Дополнение ACC	1/1	1011 1110 0000 0001
CMPR	Сравнение текущего AR с AR0	1/1	1011 1111 0100 01CM
DMOV	Пересылка данных из ячейки памяти данных, адресуемой прямо/косвенно в следующую ячейку памяти данных	1/1	0111 0111 1AAA AAAA
IDLE	Ожидание прерывания	1/1	1011 1110 0010 0010
IN	Чтение данных из ячейки пространства ввода-вывода, адресуемой 2-ым словом инструкции, в ячейку, адресуемую прямо/косвенно	2/2	1010 1111 1AAA AAAA +1 слово
INTR	Программное прерывание	1/4	1011 1110 011I NTR#
LACC	Загружает в ACC со сдвигом от 0 до 15 операнд с прямой/ косвенной адресацией	1/1	0001 SHFT 1AAA AAAA
LACC	Загружает в ACC со сдвигом от 0 до 15 операнд с длинной непосредственной адресацией	2/2	1011 1111 1000 SHFT +1 слово
LACC	Загружает в ACC со сдвигом 16 операнд с прямой/ косвенной адресацией	1/1	0110 1010 1AAA AAAA
LACL	Загружает в ACC операнд с прямой/косвенной адресацией	1/1	0110 1001 1AAA AAAA
LACL	Загружает в ACC операнд с короткой непосредственной адресацией	1/1	1011 1001 1III 1III
LACT	Загружает в ACC со сдвигом от 0 до 15, указанным TREG, в операнд с прямой/ косвенной адресацией	1/1	0110 1011 1AAA AAAA
LAR	Загрузка указанного AR операндом с прямой/косвенной адресацией	1/2	0000 0ARX 1AAA AAAA
LAR	Загрузка указанного AR операндом с короткой непосредственной адресацией	1/2	1011 0ARX 1III 1III
LAR	Загрузка указанного AR операндом с длинной непосредственной адресацией	2/2	1011 1111 0000 1ARX +1 слово
LDP	Загрузка указателя страниц операндом с прямой/косвенной адресацией	1/2	0000 1101 1AAA AAAA
LDP	Загрузка указателя страниц операндом с короткой непосредственной адресацией	1/2	1011 110I 1III 1III
LPH	Загрузка старшего слова PREG операндом с прямой/косвенной адресацией	1/1	0111 0101 1AAA AAAA
LST	Загрузка регистра ST0 операндом с короткой непосредственной адресацией	1/2	0000 1110 1AAA AAAA
LST	Загрузка регистра ST1 операндом с короткой непосредственной адресацией	1/2	0000 1111 1AAA AAAA
LT	Загрузка PREG операндом с прямой/косвенной адресацией	1/1	0111 0011 1AAA AAAA
LTA	Загрузка TREG операндом с прямой/косвенной адресацией и сложение ACC с PREG	1/1	0111 0000 1AAA AAAA

Продолжение таблицы 17

Мнемо-ника	Описание	Слов/Цик-лов	Опкод
LTD	Загрузка TREG операндом с прямой/косвенной адресацией и сложение ACC с PREG и пересылка операнда с адресом операнда + 1	1/1	0111 0010 1AAA AAAA
LTP	Загрузка TREG операндом с прямой/косвенной адресацией и сохранение PREG в ACC	1/1	0111 0001 1AAA AAAA
LTS	Загрузка TREG операндом с прямой/косвенной адресацией и вычитание PREG из ACC	1/1	0111 0100 1AAA AAAA
MAC	Умножение и накопление с прямой/косвенной адресацией	2/3	1010 0010 1AAA AAAA +1 слово
MACD	Умножение операнда с прямой/косвенной адресацией с накоплением и пересылка операнда по адресу операнда + 1	2/3	1010 0011 1AAA AAAA +1 слово
MAR	Модификация текущего AR и/или ARP операндом с косвенной адресацией (NOP с прямой адресацией)	1/1	1000 1011 1AAA AAAA
MPY	Умножение TREG с операндом с прямой/косвенной адресацией	1/1	0101 0100 1AAA AAAA
MPY	Умножение TREG с операндом (13-ти битная константа) с короткой непосредственной адресацией	1/1	1101 1111 1111 1111
MPYA	Умножение с операндом с прямой/косвенной адресацией и накопление	1/1	0101 0000 1AAA AAAA
MPYS	Умножение с операндом с прямой/косвенной адресацией и вычитание из предыдущего произведения	1/1	0101 0001 1AAA AAAA
MPYU	Беззнаковое умножение с операндом с прямой/косвенной адресацией	1/1	0101 0101 1AAA AAAA
NEG	Изменение знака ACC	1/1	1011 1110 0000 0010
NMI	Немаскируемое программное прерывание	1/4	1011 1110 0101 0010
NOP	Нет операции	1/1	1000 1011 0000 0000
NORM	Нормализация содержимого ACC, косвенная адресация	1/1	1010 0000 1AAA AAAA
OR	Логическое «ИЛИ» ACC и операнда с прямой/косвенной адресацией	1/1	0110 1101 1AAA AAAA
OR	Логическое «ИЛИ» ACC и операнда со сдвигом от 0 до 15 с длинной непосредственной адресацией	2/2	1011 1111 1100 SHFT +1 слово
OR	Логическое «ИЛИ» ACC и операнда со сдвигом 16 с длинной непосредственной адресацией	2/2	1011 1110 1000 0010 +1 слово
OUT	Запись данных в ячейку пространства ввода-вывода, адресуемую 2-ым словом инструкции из ячейки памяти данных, адресуемой прямо/косвенно	2/3	0000 1100 1AAA AAAA +1 слово
PAC	Загрузка ACC PREG	1/1	1011 1110 0000 0011
POP	Запись верхушки стека в младшее слово ACC	1/1	1000 1011 0000 0000
POP	Запись верхушки стека в ячейку памяти данных с прямой/косвенной адресацией	1/1	1000 1010 1AAA AAAA
PSHD	Запись значения ячейки памяти данных с прямой/косвенной адресацией в стек	1/1	0111 0110 1AAA AAAA
PUSH	Запись ACC в стек	1/1	1011 1110 0011 1100
RET	Возврат из подпрограммы	1/4	1110 1111 0000 0000
RETC	Условный возврат из прерывания	1 /4(УВ) /2(УНВ)	1110 1111 1111 1111
ROL	Циклический сдвиг ACC влево	1/1	1011 1110 0000 1100

Продолжение таблицы 17

Мнемо-ника	Описание	Слов/Цик-лов	Опкод
ROR	Циклический сдвиг ACC вправо	1/1	1011 1110 0000 1101
RPT	Повторение следующей инструкции с количеством раз, указанным в операнде с прямой/косвенной адресацией минус 1	1/1	0000 1011 1AAA AAAA
RPT	Повторение следующей инструкции с количеством раз, указанным в операнде с короткой непосредственной адресацией минус 1	1/1	1011 1011 1111 1111
SACH	Сохранение старшего слова ACC со сдвигом от 0 до 7 с прямой/косвенной адресацией	1/1	1001 1SHF 1AAA AAAA
SACL	Сохранение младшего слова ACC со сдвигом от 0 до 7 с прямой/косвенной адресацией	1/1	1001 0SHF 1AAA AAAA
SAR	Сохранение указанного AR в ячейку с прямой/косвенной адресацией	1/1	1000 0ARX 1AAA AAAA
SBRK	Вычитание операнда с короткой непосредственной адресацией из текущего AR	1/1	0111 1100 1111 1111
SETC C	Установка бита C	1/1	1011 1110 0100 1111
SETC CNF	Установка бита CNF	1/1	1011 1110 0100 0101
SETC INTM	Установка бита INTM	1/1	1011 1110 0100 0001
SETC OVM	Установка бита OVM	1/1	1011 1110 0100 0011
SETC SXM	Установка бита SXM	1/1	1011 1110 0100 0111
SETC TC	Установка бита TC	1/1	1011 1110 0100 1011
SETC XF	Установка бита XF	1/1	1011 1110 0100 1101
SFL	Сдвиг ACC влево	1/1	1011 1110 0000 1001
SFR	Сдвиг ACC вправо	1/1	1011 1110 0000 1010
SPAC	Вычитание PREG из ACC	1/1	1011 1110 0000 0101
SPH	Сохранение старшего слова PREG в ячейке с прямой/косвенной адресацией	1/1	1000 1101 1AAA AAAA
SPL	Сохранение старшего слова PREG в ячейке с прямой/косвенной адресацией	1/1	1000 1100 1AAA AAAA
SPLK	Сохранение константы (второе слово инструкции) в ячейке памяти данных, адресуемой прямо/косвенно	2/2	1010 1110 1AAA AAAA +1 слово
SPM	Установка режима сдвига произведения	1/1	1011 1111 0000 00PM
SQRA	Квадрат операнда с прямой/косвенной адресацией и накопление в ACC предыдущего произведения	1/1	0101 0010 1AAA AAAA
SST	Сохранение ST0 в ячейке, адресуемой прямо/косвенно	1/1	1000 1110 1AAA AAAA
SST	Сохранение ST1 в ячейке, адресуемой прямо/косвенно	1/1	1000 1111 1AAA AAAA
SUB	Вычитание из ACC операнда с прямой/косвенной адресацией со сдвигом от 0 до 15	1/1	0011 SHFT 1AAA AAAA
SUB	Вычитание из ACC операнда с длиной непосредственной адресацией со сдвигом от 0 до 15	2/2	1011 1111 1010 SHFT +1 слово
SUB	Вычитание из ACC операнда с прямой/косвенной адресацией со сдвигом 16	1/1	0110 0101 1AAA AAAA

Окончание таблицы 17

Мнемо-ника	Описание	Слов/Циклов	Опкод
SUB	Вычитание из АСС операнда с короткой непосредственной адресацией	1/1	1011 1010 IIII IIII
SUBB	Вычитание из АСС операнда с прямой/косвенной адресацией с заемом	1/1	0110 0100 IAAA AAAA
SUBC	Условное вычитание операнда с прямой/косвенной адресацией	1/1	0110 0100 IAAA AAAA
SUBS	Вычитание из АСС операнда с прямой/косвенной адресацией с запрещением расширения знака	1/1	0110 0110 IAAA AAAA
SUBT	Вычитание из АСС операнда с прямой/косвенной адресацией со сдвигом, указанным в TREG	1/1	0110 0111 IAAA AAAA
TBLR	Передача слова из ячейки памяти программ, адресуемой 2-ым словом инструкции, в память данных, адресуемую прямо/косвенно	1/3	1010 0110 IAAA AAAA
TBLW	Передача слова из ячейки памяти данных, адресуемой прямо/косвенно в ячейку памяти программ, адресуемую 2-ым словом инструкции	1/3	1010 0111 IAAA AAAA
TRAP	Программное прерывание	1/4	1011 1110 0101 0001
XOR	«Исключающее ИЛИ» АСС с операндом с прямой/косвенной адресацией	1/1	0110 1100 IAAA AAAA
XOR	«Исключающее ИЛИ» АСС с операндом с длинной непосредственной адресацией и сдвигом от 0 до 15	2/2	1011 1111 1101 SHFT +1 слово
XOR	«Исключающее ИЛИ» АСС с операндом с длинной непосредственной адресацией и сдвигом 16	2/2	1011 1110 1000 0011 +1 слово
ZALR	Сброс младшего слова АСС и загрузка старшего слова АСС операнда с прямой/косвенной адресацией с округлением	1/1	0110 1000 IAAA AAAA

10 Поддержка при разработке систем на основе ИМС 1867ВЦ5Т

ИМС 1867ВЦ5Т поддерживается аппаратными (эмулятор XDS510, оценочный модуль 1867ВЦ5Т ОМ и модуль TMS320LF2407А EVM) и программными средствами, включая средства для генерации кода, реализации разработки алгоритмов и полную интеграцию отладки программного обеспечения и модулей технического обеспечения.

10.1 Средства при разработке программного обеспечения

Нижеследующий перечень описывает средства разработки для ИМС 1867ВЦ5Т:

- Ассемблер/Редактор связей от фирмы Texas Instrument (TI).
- Оптимизирующий ANSI C компилятор (TI).
- Алгоритмы приложений (TI) и третьих фирм.
- Библиотека стандартных программ (TI).
- Отладчик C/Ассемблер и просмотрщик кода (TI).
- Code Composer, поддерживающий TMS320C/F2xx.

10.2 Средства при разработке технического обеспечения

Эмулятор XDS510 (поддерживает мультипроцессорную систему отладки ИМС 1867ВЦ5Т), а оценочный модуль 1867ВЦ5Т ОМ и модуль TMS320LF2407А EVM поддерживают разработку аппаратуры на базе ИМС 1867ВЦ5Т.

В таблице 18 приведен полный перечень средств, который может быть использован при разработке приложения на ИМС 1867ВЦ5Т.

Таблица 18 - Инструментальные средства для ИМС 1867ВЦ5Т

Средство разработки	Платформа	Индекс
Программное обеспечение - Средства для генерации кода		
Assembler/Linker	PC, Windows 95	TMDS3242850-02
C Compiler/Assembler/Linker	PC, Windows 95	TMDS3242855-02
Программное обеспечение - Средства для эмуляторной отладки		
LF2407 eZdsp	PC	TMDS3P761119
Code Composer 4.12, Code Generation 7.0	PC	TMDS324012xx
Аппаратное обеспечение - Средства для эмуляторной отладки		
XDS510XL Board (ISA card), w/JTAG cable	PC	TMDS00510
XDS510PP Pod (Parallel Port) w/JTAG cable	PC	TMDS00510PP
Специальные средства поддержки по разработке 1867ВЦ5Т		
Аппаратное обеспечение - Оценочный/Стартовый набор		
TMS320LF2407A EVM	PC, Windows 95, Windows 98	TMDX3P701016
1867ВЦ5Т ОМ	PC, Windows 2000	КФДЛ.301411.193

XDS510XL, XDS510PP и TMS320 являются торговыми марками Texas Instruments.

PC является торговой маркой International Business Machines Corp. Windows является зарегистрированной торговой маркой Microsoft Corporation. eZdsp является торговой маркой Spectrum Digital, Inc.

11 Электрические и временные характеристики ИМС 1867ВЦ5Т

11.1 Предельные значения параметров при работе в диапазоне температур окружающей среды (если иные условия не указаны)

Диапазон напряжений питания от $(U_{\#VCC} - 0,3)$ В до 7 В.

Диапазон входных напряжений от 0,3 В до 7 В.

Диапазон выходных напряжений от 0,3 В до 7 В.

Диапазон рабочих температур окружающей среды, $T_{окр}$ от минус 60 °С до плюс 85 °С

Температура хранения $T_{хр}$ от минус 55 °С до плюс 150 °С

Примечание - Воздействия за пределами оговоренных значений «предельные значения параметров» могут привести к постепенному разрушению ИМС.

В таблице 19 приведены рекомендуемые условия эксплуатации. Эксплуатация микросхем за пределами указанных значений, не предполагается. Незащищенность изделий от повышенных нагрузок на протяжении длительного промежутка времени может привести к нарушению безотказности работы.

Примечание - Все значения напряжения приводятся относительно направления “Земля”.

Таблица 19 - Рекомендуемые условия эксплуатации

Параметр	Описание параметра		Мин.	Ном.	Макс.	Ед. изм.
$U_{\#VCC}$	Напряжение питания		4,5	5	5,5	В
$U_{\#GND}$	Напряжение заземления			0		В
U_{IH}	Входное напряжение высокого уровня	BQ1/CLKIN	3		$U_{\#VCC} + 0,3$	В
		PORESET#, NMI, R# и TRST	2,2		$U_{\#VCC} + 0,3$	
U_{IL}	Входное напряжение низкого уровня	Все остальные входы	2		$U_{\#VCC} + 0,3$	В
		BQ1/CLKIN	-0,3		0,7	
I_{OH}	Выходной ток высокого уровня, $U_{OH} = 2,4$ В	Все остальные входы	-0,3		0,8	В
		Смотри сноску*			-16	
I_{OL}	Выходной ток низкого уровня, $U_{OL} = 0,6$ В	Все остальные выходы			-23	мА
		R#			8	
		Смотри сноску*			7,5	
$T_{окр}$	Рабочая температура	Все остальные выходы			14,5	мА
$T_{фп}$	Рабочая температура для flash-памяти		-60		85	°C
			-40		85	°C
* ADCIN0/IOPA0, ADCIN1/IOPA1, ADCIN9/IOPA2, ADCIN8/IOPA3, SCIRXD/IO, SCITXD/IO, XINT2/IO, XINT3/IO, SPISOMI/IO, SPISTE/IO						

11.2 Зависимость тока от выходного напряжения (результаты моделирования на SPICE)

Условия:

– температура 150 °С

– напряжение 4,5 В.

Типовые значения выходных токов при высоком уровне напряжения на выходе приведены в таблице 20.

Типовые значения нагрузочных способностей выводов при низком уровне напряжения на выходе приведены в таблице 21. Предельно-допустимые и предельные режимы эксплуатации микросхем приведены в таблице 22.

Таблица 20 - Типовые значения выходных токов при высоком уровне напряжения на выходе

Вывод	Напряжение			
	2,4 В	3,0 В	3,5 В	4,0 В
Смотри сноску*	-16 мА	-1,5 мА	-9,5 мА	-5,0 мА
Все остальные входы	-23 мА	-18,5 мА	-13 мА	-6,5 мА
* ADCIN0/IOPA0, ADCIN1/IOPA1, ADCIN9/IOPA2, ADCIN8/IOPA3, SCIRXD/IO, SCITXD/IO, XINT2/IO, XINT3/IO, SPISOMI/IO, SPISTE/IO				

Таблица 21 - Типовые значения нагрузочных способностей выводов при низком уровне напряжения на выходе

Вывод	Напряжение		
	0,6 В	0,4 В	0,2 В
R#	8 мА	6 мА	3 мА
Смотри сноску*	7,5 мА	5 мА	2,5 мА
Все остальные	14,5 мА	10 мА	5,0 мА
* ADCIN0/IOPA0, ADCIN1/IOPA1, ADCIN9/IOPA2, ADCIN8/IOPA3, SCIRXD/IO, SCITXD/IO, XINT2/IO, XINT3/IO, SPISOMI/IO, SPISTE/IO			

Таблица 22 – Предельно-допустимые и предельные режимы эксплуатации микросхем в диапазоне рабочих температур от минус 60 до плюс 85 °С


Наименование параметра режима, единица измерения		Буквенное обозначение	Предельно-допустимый режим		Предельный режим	
			не менее	не более	не менее	не более
1		2	3	4	5	6
1 Напряжение питания цифровой части, В Напряжение питания аналоговой части, В Верхнее опорное аналоговое напряжение, В Нижнее опорное аналоговое напряжение, В		$U_{\#VCC}^*$	4,5	5,5	-0,3	7
		$U_{\#VCC}^{**}$	4,5	5,5	-0,3	$U_{\#VCC}$
		U_{VREFHI}	U_{VREFLO}	$U_{\#VCC}$	-0,3	$U_{\#VCC}$
		U_{VREFLO}	0	U_{VREFHI}	-0,3	$U_{\#VCC}$
2 Входное напряжение низкого уровня, В	BQ1/CLKIN	U_{IL}	-0,3	0,7	-0,5	-
	Все остальные входы		-0,3	0,8	-0,5	-
3 Входное напряжение высокого уровня, В	BQ1/CLKIN	U_{IH}	3	$U_{\#VCC}+0,3$	-	$U_{\#VCC}+0,3$
	PORESET#, NMI, R#, TRST#		2,2	$U_{\#VCC}+0,3$	-	$U_{\#VCC}+0,3$
	Все остальные входы		2	$U_{\#VCC}+0,3$	-	$U_{\#VCC}+0,3$
4 Напряжение, подаваемое на выход микросхемы в состоянии "Выключено", В		U_{OZ}	-0,3	$U_{\#VCC}+0,3$	-0,5	$U_{\#VCC}+0,3$
5 Выходной ток низкого уровня, мА	R#	I_{OL}	-	8	-	10
	ADCIN0/IOPA0, ADCIN1/IOPA1, ADCIN9/IOPA2, ADCIN8/IOPA3, SCIRXD/IO, SCITXD/IO, XINT2/IO, XINT3/IO, SPISOMI/IO, SPISTE/IO		-	7,5	-	10
	остальные выходы		-	14,5	-	16

Окончание таблицы 22

1		2	3	4	5	6
6 Выходной ток высокого уровня, мА	ADCIN0/IOPA0, ADCIN1/IOPA1, ADCIN9/IOPA2, ADCIN8/IOPA3, SCIRXD/IO, SCITXD/IO, XINT2/IO, XINT3/IO, SPISOMI/IO, SPISTE/IO	I_{OH}	-16	-	-20	-
	остальные выходы, кроме R#		-23	-	-25	-
7 Частота следования импульсов тактового сигнала, МГц		f_{CI}	1	20	-	-
8 Ёмкость нагрузки, пФ		C_L	-	110	-	250
9 Длительность фронтов входного тактового сигнала BQ1/CLKIN, нс		$t_{LH},$ t_{HL}	-	5 5	-	-
<p>* Напряжение питания цифровой части ИМС $U_{\#VCC} = U_{\#VCC1} = U_{\#VCC2}$</p> <p>** Между напряжением питания аналоговой части и цифровой части микросхемы должно сохраняться соотношение $U_{\#VCC} - U_{\#VCC} \leq 0,3$.</p>						

11.3 Информация по измерительным параметрам

Схема тестовой нагрузки показана на рисунке 19.



- $I_{OL} = 2 \text{ мА}$ (все выходы)
- $I_{OH} = 300 \text{ мкА}$ (все выходы)
- $U_{LOAD} = 1,5 \text{ В}$
- $C_T = 110 \text{ пФ}$ (типичная емкость нагрузки)

Рисунок 19 - Схема тестовой нагрузки

11.4 Уровни перехода сигнала

Некоторые из сигналов используют различную ссылку по электрическому напряжению, см. рекомендованную таблицу рабочих условий.

TTL-уровни выхода приведены для минимального высокого уровня логической единицы 2,4 В и для максимального низкого уровня логического нуля 0,7 В. Рисунок 20 показывает TTL-уровень выводов.




Рисунок 20 - TTL-уровень выводов

Время перехода TTL- совместимого выхода специфицировано ниже:

- Для перехода с высшего значения к низшему значению уровня, на котором вышеупомянутый выход рассматривается как больше не высокий, устанавливается на 80% или ниже от общего диапазона электрического напряжения, уровень, на котором вышеупомянутый выход рассматривается как низкий, имеет 20% от общего диапазона электрического напряжения и ниже.

- Для перехода с низшего значения к высшему значению уровня, на котором вышеупомянутый вывод рассматривается как больше не низкий, устанавливается на 20 % от общего диапазона электрического напряжения и выше, уровень, на котором вышеупомянутый вывод рассматривается как высокий, имеет 80 % от общего диапазона электрического напряжения и выше.

11.5 Символы параметров временных диаграмм

Символы параметров временных диаграмм приведены в таблице 23.


Таблица 23 - Сокращения, используемые на временных диаграммах

Символ	Описание
A	A[15:0]
Cl	BQ1/CLKIN
CO	CLKOUT/IOPC1
D	D[15:0]
INT	NMI, XINT1, XINT2/IO и XINT3/IO
MS	Выходы stroba памяти IS, DS или PS
R	READY
RD	Цикл чтения или RD/WR#
R#	R# или PORESET#
W	Цикл записи или WE#
Подстрочные индексы и их значения	
t_a (access time)	время доступа
t_c (cycle time period)	время цикла (периода)
t_d (delay time)	время задержки
t_f (fall time)	время падения
t_h (hold time)	время удержания
t_r (rise time)	время повышения
t_{su} (setup time)	время установки
t_t (transition time)	время перехода
t_v (valid time)	время достоверного значения
t_w (pulse duration/width)	длительность импульса (ширина)
Буквы, символы и их значения	
H (High)	Высокий
L (Low)	Низкий
V (Valid)	Достоверный
X	Неизвестный, измененный или не имеющий значения
Z	Высокий импеданс

11.6 Основные замечания по временным параметрам

Все выходные сигналы от устройства 1867ВЦ5Т (включая CLKOUT) происходят от внутренней синхронизации так, что все переходы выходов для данной половины цикла происходят с минимальным сдвигом друг относительно друга.

Комбинация сигналов, показанная в следующих временных диаграммах, не обязательно представляет действительные циклы. Для ознакомления с примерами действительных циклов, см. соответствующее описание цикла в разделе 11 КДФЛ.431299.013ТО. Рекомендованная связь цепи синхронизации с кварцевым резонатором представлена на рисунке 21.



* Значения C1 и C2 выбираются, исходя из специфики используемого кварцевого резонатора.

** Используется эта конфигурация в сочетании с OSCBYP выводом.

Рисунок 21 - Рекомендованная связь цепи синхронизации с кварцевым резонатором

11.7 Выбор синхронизации

Варианты подачи тактовых импульсов представлены в таблице 24. Таблица 25 показывает тактирование при отключенном внутреннем генераторе. В таблице 26 указаны характеристики времен переключений в рекомендованных условиях эксплуатации (см. сноску 1).

Таблица 24 - Варианты подачи тактовых импульсов

Параметр	CLKMD[1:0]
Режим внешнего тактирования, деление на 2	00
Режим внешнего тактирования, деление на 1	01
Режим работы внутреннего генератора, деление на 2 до захвата частоты	10
Режим работы внутреннего генератора, деление на 1 до захвата частоты	11

Таблица 25 - Тактирование при отключенном внутреннем генераторе

Параметр	Описание	Тестовые условия, T _a , °C	Мин.	Макс.	Ед. изм.
f _x	Частота входного импульса, режим деления на 2	от -40 до 125	0	40	МГц
f _x	Частота входного импульса, режим деления на 1	от -40 до 125	0	20	МГц

Примечание - Микросхема разработана как полностью статическое устройство и, следовательно, может работать при длительности входного тактового импульса t_c(CI), стремящейся к бесконечности. Работа схемы описывается на частоте, близкой к 0 Гц.

Таблица 26 - Характеристики времен переключений в рекомендованных условиях эксплуатации [H = 0,5 t_c(CO)]

Параметр	Описание	Тактовый режим	Мин.	Тип.	Макс.	Ед. изм.
t _c (CP)	Длительность импульса CPUCLK	CLKIN деление на 2		2t _c (CI)	0 ¹⁾	нс
		CLKIN деление на 1		t _c (CI)		
t _c (SYS)	Длительность импульса SYSCLK	CPUCLK деление на 2		2t _c (CP)	0 ¹⁾	нс
		CPUCLK деление на 4 ²⁾		4t _c (CP)		
t _c (CO)	Длительность импульса CLKOUT	CLKIN деление на 2		2t _c (CI)	0 ¹⁾	нс
		CLKIN деление на		t _c (CI)	0 ¹⁾	
t _d (CIN-CO)	Время задержки от BQ1/CLKIN «высокий» до CLKOUT «высокий»/«низкий»		3	18	32	нс
t _f (CO)	Время спада импульса CLKOUT			5		нс
t _r (CO)	Время нарастания импульса CLKOUT			5		нс
t _w (COL)	Время нахождения CLKOUT в состоянии низкого уровня		H-10	H-6	H-1	нс
t _w (COH)	Время нахождения CLKOUT в состоянии высокого уровня		H+0	H+4	H+8	нс

¹⁾ Микросхема разработана как полностью статическое устройство и, следовательно, может работать при длительности входного тактового импульса t_c(CI), стремящейся к бесконечности. Работа схемы описывается на частоте, близкой к 0 Гц.

²⁾ SYSCLK устанавливается в режим «деление на 4» при всех вариантах сброса.

Временные диаграммы предполагают, что CLKOUT установлен как CPUCLK. CLKOUT инициализируется как CPUCLK сбросом по питанию.

В таблице 27 приведены требования к тактирующим импульсам при работе в рекомендуемых условиях. Временные характеристики представлены в таблицах 28, 29, 30.

Таблица 27 - Требования к тактирующим импульсам при работе в рекомендуемых условиях

Параметр	Описание	Режим входного такта	Мин.	Макс.	Ед. изм.
$t_c(CI)$	Длительность импульса BQ1/CLKIN	Деление на 2	25	0 ¹⁾	нс
		Деление на 1	50	0 ¹⁾	
$t_f(CI)$	Время спада фронта BQ1/CLKIN			5	нс
$t_r(CI)$	Время нарастания фронта BQ1/CLKIN			5	нс
$t_w(CIL)$	Длительность пребывания BQ1/CLKIN в состоянии «низкого» уровня, в процентах от $t_c(CI)$		45	55	%
$t_w(CIH)$	Длительность пребывания BQ1/CLKIN в состоянии «высокого» уровня, в процентах от $t_c(CI)$		45	55	%

¹⁾ Микросхема разработана как полностью статическое устройство и, следовательно, может работать при длительности входного тактового импульса $t_c(CI)$, стремящейся к бесконечности. Работа схемы описывается на частоте, близкой к 0 Гц.




Рисунок 22 - Внешняя синхронизация с делением на 2

Внешний кварцевый резонатор с опцией внутренней ФАПЧ. Внутренний кварцевый резонатор запускается подключением OSCBYP к $U_{#VCC}$ и подсоединением через выводы BQ1/CLKIN и BQ2, как показано на рисунке 22. Кварцевый резонатор должен находиться либо в основном, либо в параллельно-резонансном режиме с эффективным последовательным сопротивлением 30 Ом, рассеиваемой мощностью 1 мВт; емкостью нагрузки 20 пФ.

Таблица 28 - Временные характеристики при подключенном внутреннем генераторе

Параметр	Описание параметра	Внешний кварцевый резонатор, МГц	Мин.	Тип.	Макс.	Ед. изм.
f_x	Частота входного тактового импульса	4		4		МГц
		6		6		
		8		8		
C1, C2	Емкость нагрузки			10		пФ

Таблица 29 - Характеристика времен переключения в рекомендованных условиях эксплуатации ($H = 0,5 t_c(CO)$)

Параметр	Описание параметра	Режим тактирования (CLOCK MODE)	Мин	Тип.	Макс	Ед. изм.
$t_c(CPU)$	Длительность импульса CPUCLK	До захвата частоты, CLKIN деленная на 2		$2t_c(CI)$	$0^{1)}$	нс
		До захвата частоты, CLKIN деленная на 1		$t_c(CI)$		
		После захвата внутреннего генератора		50		
$t_c(SYS)$	Длительность импульса SYSCLK	CPUCLK деление на 2		$2t_c(CPU)$	$0^{1)}$	нс
		CPUCLK деление на $4^2)$		$4t_c(CPU)$		
$t_c(CO)$	Длительность импульса CLKOUT		50		$0^{1)}$	нс
$t_f(CO)$	Время спада фронта CLKOUT			5		нс
$t_r(CO)$	Время нарастания фронта CLKOUT			5		нс
$t_w(COL)$	Длительность импульса CLKOUT в состоянии «низкого» уровня		$H-10$	$H-6$	$H-1$	нс
$t_w(COH)$	Длительность импульса CLKOUT в состоянии «высокого» уровня		$H+0$	$H+4$	$H+8$	нс
t_p	Переходное время до установления синхронизации после разрешения PLL	До захвата частоты, CLKIN деление на 2			$2000t_c(CI)$	нс
		До захвата частоты, CLKIN деление на 1			$1000t_c(CI)$	
<p>¹⁾ Микросхема разработана как полностью статическое устройство и, следовательно, может работать при длительности входного тактового импульса $t_c(CI)$, стремящейся к бесконечности. Работа схемы описывается на частоте, близкой к 0 Гц.</p> <p>²⁾ SYSCLK инициализируется в режиме «деление на 4» всеми вариантами сбросов микросхемы.</p>						

Таблица 30 - Временные характеристики в рекомендованных условиях эксплуатации

Параметр	Описание	Внешний кварц	Мин.	Макс.	Ед. изм.
$t_c(CI)$	Продолжительность цикла BQ1/CLKIN Cycle time, BQ1/CLKIN Cycle time, BQ1/CLKIN	4 МГц	250	0 ¹⁾	нс
		6 МГц	167		
		8 МГц	125		
$t_f(CI)$	Время спада фронта, BQ1/CLKIN			5	нс
$t_r(CI)$	Время нарастания фронта, BQ1/CLKIN			5	нс
$t_w(CIL)$	Длительность импульса, BQ1/CLKIN «низкий», в процентах от $t_c(CI)$		40	60	%
$t_w(CIH)$	Длительность импульса, BQ1/CLKIN «высокий», в процентах от $t_c(CI)$		40	60	%
Примечание - Временные диаграммы предполагают, что CLKOUT установлен как CPUCLK. CLKOUT инициализируется как CPUCLK сброс при включении питания.					
¹⁾ Микросхема разработана как полностью статическое устройство и, следовательно, может работать при длительности входного тактового импульса $t_c(CI)$, стремящейся к бесконечности. Работа схемы описывается на частоте, близкой к 0 Гц.					

Временные соотношения от CLKIN до CLKOUT для режима генератора PLL изображены на рисунке 23.




Рисунок 23 - Временные соотношения от CLKIN до CLKOUT для режима генератора PLL, опция умножение на 5 с 4 МГц кристаллом

11.8 Временные диаграммы в режимах пониженного энергопотребления

Характеристики времен переключений в рекомендованных условиях эксплуатации представлены в таблице 31, см. также рисунки 24, 25, 26, 27.

Таблица 31 - Характеристики времен переключений в рекомендованных условиях эксплуатации

Параметр	Описание параметра	Режимы пониженного потребления	Мин.	Тип.	Макс.	Ед. изм.
$t_d(\text{WAKE-A})$	Время задержки от отключения CLKOUT до возобновления рабочего режима схемы (см. примечание)	Режимы IDLE 1 и IDLE 2			$15 \times t_c(\text{CO})$	нс
		Режим отключения питания PLL или OSC			$15 \times t_c(\text{CI})$	
$t_d(\text{IDLE-COH})$	Время задержки с момента старта IDLE инструкции до установления CLKOUT в «высокий» уровень (см. примечание)	Режим IDLE 2, режим отключения питания PLL, режим отключения питания OSC			+500	нс
$t_d(\text{WAKE-LOCK})$	Время задержки от момента отключения CLKOUT до начала синхронизации PLL (см. примечание)	Режим отключения питания PLL или OSC			100	мкс
$t_d(\text{WAKE-OSC})$	Время задержки с момента начала прерывания до запуска кварцевого резонатора	Режим отключения питания OSC			10	мс
$t_d(\text{IDLE-OSC})$	Время задержки с момента старта инструкции Idle до отключения питания кварцевого резонатора	Режим отключения питания OSC			60	мкс

Примечание - Временные диаграммы предполагают, что CLKOUT установлен как CPCLK. CLKOUT инициализируется CPCLK сбросом при включении питания.




Рисунок 24 - Временные диаграммы входа и выхода из IDLE 1




Рисунок 25 - Временные диаграммы входа и выхода из IDLE 2




Рисунок 26 - Вход PLL в режим выключения питания и временные характеристики выхода




Рисунок 27 - Вход OSC в режим выключения питания и временные характеристики выхода

11.9 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «чтения»

Характеристики времен переключений в рекомендованных условиях эксплуатации для устройств памяти в процессе «чтения» при 5 В представлены в таблице 32, см. также рисунок 28.

Таблица 32 - Характеристики времен переключений в рекомендованных условиях эксплуатации

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(\text{CO-A})\text{RD}$	Время задержки от момента установления низкого уровня на CLKOUT/IOPC1 до достоверного адреса		17	нс
$t_d(\text{CO-SL})\text{RD}$	Время задержки от момента установления низкого уровня на CLKOUT/IOPC1 до низкого уровня STRB		10	нс
$t_d(\text{CO-SH})\text{RD}$	Время задержки от момента установления низкого уровня на CLKOUT/IOPC1 до высокого уровня STRB		6	нс
$t_d(\text{CO-ACTL})\text{RD}$	Время задержки от момента установления низкого уровня на CLKOUT/IOPC1 до переключения PS#, DS#, IS# и BR# в низкий уровень		10	нс
$t_d(\text{CO-ACTH})\text{RD}$	Время задержки от момента установления низкого уровня на CLKOUT/IOPC1 до переключения PS#, DS#, IS# и BR# в высокий уровень		10	нс

Требования к временным характеристикам при работе в рекомендованных условиях 5 В [$H = 0,5 t_c(\text{CO})$] для устройств памяти при «чтении» представлены в таблице 33, см. рисунок 28.

Таблица 33 - Требования к временным характеристикам

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_a(\text{A})$	Время доступа к чтению данных с начала разрешения адресации	0 состояние ожидания (0 wait state)	2Н – 32	нс
		1 состояние ожидания (1 wait state)	4Н – 32	
$t_{su}(\text{DCOL})\text{RD}$	Время до установления на CLKOUT/IOPC1 низкого уровня напряжения с момента начала чтения	15		нс
$t_h(\text{COL-D})\text{RD}$	Время продолжения чтения данных с момента установления на CLKOUT/IOPC1 низкого уровня	2		нс
*На всех временных диаграммах, относящихся к CLKOUT/IOPC1, предполагается, что биты [1:0] CLKSRC установлены таким образом, что CPUCLK работает как выход.				

11.10 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «чтения»




Рисунок 28 - Временные диаграммы операции «чтения» интерфейса памяти

11.11 Временные характеристики устройств памяти и параллельного интерфейса ввода-вывода при выполнении «записи»

Характеристики времен переключений в рекомендованных условиях эксплуатации 5 В [$H = 0,5t_c(CO)$] для устройств памяти в процессе «записи» приведены в таблице 34.

На всех временных диаграммах, относящихся к CLKOUT/IOPC1, предполагается, что биты [1:0] CLKSRC установлены таким образом, что CPCLK работает как выход.

Таблица 34 - Характеристики времен переключений

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(\text{CO-A})W$	Время задержки от установления высокого уровня на CLKOUT/IOPC1 до достоверного адреса		17	нс
$t_d(\text{CO-D})$	Время задержки с момента установления низкого уровня на CLKOUT/IOPC1 до управления шиной данных		15	нс
$t_h(\text{WH-A})$	Время сохранения адреса с момента установления высокого уровня на WE	H – 8		нс
$t_w(\text{WH})$	Время длительности WE в состоянии высокого уровня	2H – 11		нс
$t_w(\text{WL})$	Время длительности WE в состоянии низкого уровня	2H – 11		
$t_d(\text{CO-WL})$	Время задержки с момента установления низкого уровня на CLKOUT/IOPC1 до переключения WE в «0»		9	нс
$t_d(\text{CO-WH})$	Время задержки с момента установления низкого уровня на CLKOUT/IOPC1 до переключения WE в «1»		9	нс
$t_{su}(\text{D-WH})$	Время установки достоверных данных для записи до установления высокого уровня на WE	2H – 8		нс
$t_{hz}(\text{WH-D})$	Время высокого импеданса с момента переключения WE в «1» до установления третьего состояния на шине данных	0	5	нс
$t_d(\text{CO-SL})W$	Время задержки с момента установления низкого уровня на CLKOUT/IOPC1 до переключения STRB в «0»		10	нс
$t_d(\text{CO-SH})W$	Время задержки с момента установления низкого уровня на CLKOUT/IOPC1 до переключения STRB в «1»		6	нс
$t_d(\text{CO-ACTL})W$	Время задержки с момента установления высокого уровня на CLKOUT/IOPC1 до переключения PS#, DS#, IS# и BR# STRB# в «0»		10	нс
$t_d(\text{CO-ACTH})W$	Время задержки с момента установления высокого уровня на CLKOUT/IOPC1 до переключения PS#, DS#, IS# и BR# STRB# в «1»		10	нс

Окончание таблицы 34

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(\text{CO-RWL})$	Время задержки с момента установления высокого уровня на CLKOUT/IOPC1 до переключения WR/RD# в «0»		10	нс
$t_d(\text{CO-RWH})$	Время задержки с момента установления высокого уровня на CLKOUT/IOPC1 до переключения WR/RD# в «1»		10	нс

11.12 Изменения временных характеристик при различных емкостях нагрузки входов/выходов: результаты моделирования на SPICE

Временная диаграмма нарастания и спада фронта импульса представлена на рисунке 29. Условия: температура от минус 40 до плюс 150 °С, емкость от 5 до 125 пФ, напряжение 5 В.




Рисунок 29 - Временная диаграмма нарастания и спада фронта импульса

Изменение параметров импульсов в зависимости от емкости нагрузки [$U_{\text{CC}} = 5 \text{ В}$, $U_{\text{OH}} = 2,2 \text{ В}$, $U_{\text{OL}} = 0,8 \text{ В}$] приведено в таблице 35.

Таблица 35 - Изменение параметров импульсов в зависимости от емкости нагрузки

Емкость, пФ	-40 °С		27 °С		150 °С	
	Нарастающий фронт, нс	Спадающий фронт, нс	Нарастающий фронт, нс	Спадающий фронт, нс	Нарастающий фронт, нс	Спадающий фронт, нс
5	2,5	3,6	3,1	4,5	4,3	6,2
25	3,1	4,6	4,0	5,7	5,6	7,8
50	3,9	5,9	5,0	7,3	7,2	9,9
75	4,7	7,3	6,1	8,9	8,8	11,7
100	5,4	8,9	7,2	10,6	10,5	13,8
125	6,2	10,4	8,3	12,2	12,1	15,8

11.13 Временная синхронизация сигнала READY

Временные диаграммы в рекомендованных условиях эксплуатации [$H = 0,5t_c(\text{CO})$] приведены в таблице 36 и на рисунке 30.

Таблица 36 – Временные характеристики в рекомендованных условиях эксплуатации*

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_{su}(R-CO)$	Время нахождения READY в «0» перед тем, как CLKOUT/IOPC1 перейдет в высокий уровень	14		нс
$t_h(CO-R)$	Время нахождения READY в «0» после того, как CLKOUT/IOPC1 приходит в высокий уровень	0		нс
$t_v(R)ARD$	Разрешенное время готовности READY после разрешения адресов на чтение		3Н –31	нс
$t_v(R)AW$	Разрешенное время готовности READY		4Н –31	нс

*[H = 0,5t_c(CO)] Синхронизация сигнала READY основывается на одном состоянии ожидания. На полной рабочей частоте не допускают ни одного состояния ожидания для сигнала READY




Рисунок 30 - Временная диаграмма сигнала READY

11.14 Временные согласования сигналов R# и PORESET#

В таблице 37 приведены временные характеристики переключений сигнала R# в рекомендованных условиях эксплуатации [H = 0,5t_c(CO)], см. также рисунки 31 - 33.


Таблица 37 - Временные характеристики переключений R#

Параметр		Мин.	Макс.	Ед. изм.
$t_w(\text{RSL1})$	Время нахождения R# в низком уровне ¹⁾	$8t_c(\text{SYS})$		нс
$t_d(\text{RS})$	Время задержки переключения адреса программ по вектору сброса после перехода R# в низкий уровень	4Н		нс
$t_d(\text{EX})$	Время задержки срабатывания вектора сброса после перехода R# в высокий уровень	32Н		нс
¹⁾ Параметр $t_w(\text{RSL1})$ относится к периоду, когда R# является выходом. [Н = $0,5t_c(\text{CO})$]				

Временные диаграммы для PORESET# в рекомендованных условиях эксплуатации приведены в таблице 38, см. также на рисунках 31 - 33.

Таблица 38 - Временные характеристики для сигнала RESET

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_w(\text{RSL})$	Длительность сигналов R# или PORESET# в низком уровне ¹⁾	5		нс
¹⁾ Параметр $t_w(\text{RSL})$ относится к периоду, когда R# является входом.				



¹⁾ PORESET# должен изменяться медленно во время включения питания для обеспечения сброса всей синхронизации/PLL регистров к известному состоянию.

²⁾ R# является двунаправленным (вывод с открытым стоком) выводом и может быть по желанию подтянут к «нулю» через открытый сток или схему управления открытого коллектора, или через 2,7 кОм резистор. Если сигнал R# остается неуправляемым, то используется подтянутый вверх резистор 20 кОм.

³⁾ Время включения однокристалльного генератора зависит от параметров кристалла, обратной связи конденсатора и схемы расположения его на плате. Типичное время включения около 10 мс.

⁴⁾ После того как сигнал PORESET# станет высоким уровнем и включится генератор, это займет несколько фронтов синхронизирующего импульса (обычно 4–8 циклов генератора) для I/O и для обеспечения состояния высокого напряжения.

⁵⁾ CLKOUT использует внутрикристалльный генератор.

Рисунок 31 - Случай с кварцевым резонатором





Рисунок 32 - Случай с внешним генератором



¹⁾ R# изменяется медленно через любой сброс ИМС, который включает следующие сигналы:


- PORESET#,
- R#,
- доступ к нелегальному адресу,
- выполнение сброса программой,
- сброс от сторожевого таймера.

Рисунок 33 - Временные диаграммы включения сброса

Таблица 39 - Временные характеристики для XF, BIO# и MP/MC#

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(XF)$	Время задержки переключения XF (высокий/низкий) после перехода CLKOUT в «1»		11	нс
$t_w(BIOL)$	Время нахождения BIO# в низком уровне	$2H + 16$		нс
$t_w(MPMC\#)$	Время нахождения MP/MC#*	$2H + 24$		нс

*Указано минимальное время пребывания вывода MP/MC# в стабильном состоянии, необходимом для установления связи с внутренними логическими схемами. Однако для правильного функционирования ИМС необходимо поддерживать заданный уровень на протяжении всего цикла доступа (или доступов) для внутрикристалльной или вне кристалльной памяти. [$H = 0,5t_c(CO)$]



¹⁾ Указано минимальное время пребывания вывода MP/MC# в стабильном состоянии, необходимом для установления связи с внутренними логическими устройствами. Однако для правильного функционирования пользователь должен поддерживать заданный уровень на протяжении всего цикла доступа (или доступов) для внутрикристалльной или вне кристалльной памяти

Рисунок 34 - Временные диаграммы для сигналов XF, BIO# и MP/MC#

11.15 Интерфейс временной диаграммы менеджера событий

11.15.1 Временные диаграммы для выводов PWM/CMP

Вывод PWM подсоединен к выводам PWM1/CMP1, PWM2/CMP2, PWM3/CMP3, PWM4/CMP4, PWM5/CMP5, PWM6/CMP6, T1PWM/T1CMP, T2PWM/T2CMP, T3PWM/T3CMP, PWM7/CMP7, PWM8/CMP8 и PWM9/CMP9.

Временные характеристики переключений в рекомендованных условиях эксплуатации для вывода PWM представлены в таблице 40. На рисунке 35 представлена временная диаграмма для вывода PWM.

Таблица 40 - Временные характеристики переключений [H = 0,5t_c(CO)]

Параметр	Описание	Мин.	Макс.	Ед. изм.
t _d (PWM)CO	Время задержки переключения выхода PWM после прихода «1» на CLKOUT		12	нс
t _w (TMRDIR)	Время нахождения TMRDIR в низком/высоком уровне	4H + 12		нс
t _w (TMRCLKL)	Время нахождения TMRCLK в низком уровне в процентном отношении от длительности	40	60	%
t _w (TMRCLKH)	Время нахождения TMRCLK в высоком уровне в процентном отношении от длительности	40	60	%
t _c (TMRCLK)	Длительность импульса TMRCLK	4 t _c (CPCLK)		нс




Рисунок 35 - Временные диаграммы для выхода PWM и устройства сравнения

Временные диаграммы для PWM в рекомендованных условиях эксплуатации изображены на рисунках 36 и 37.



Рисунок 36 - Временная диаграмма входа внешнего тактирующего сигнала GP таймеров




Рисунок 37 - Временная диаграммы для входа внешнего выбора направления GP таймеров

11.15.2 Временные диаграммы для режимов Захват и QEP

Вывод CAP подсоединен к выводам CAP1/QEP1/IOPC4, CAP2/QEP2/IOPC5, CAP3/IOPC6 и CAP4/IOPC7. Временные диаграммы для

вывода CAP в рекомендованных условиях эксплуатации [$H = 0,5t_c(CO)$], см. рисунок 38.

Таблица 41 – Описание параметра $t_w(CAP)$ [$H = 0,5t_c(CO)$]

Параметр	Описание	Мин.	Ед. изм.
$t_w(CAP)$	Время нахождения входа CAP в низком/высоком уровне (Pulse duration, CAP input low/high)	4H + 12	нс




Рисунок 38 - Временная диаграмма для входов режимов Захват и QEP

11.15.3 Временные согласования прерываний

Вывод PWM подсоединен к выводам PWM1/CMP1, PWM2/CMP2, PWM3/CMP3, PWM4/CMP4, PWM5/CMP5, PWM6/CMP6, T1PWM/T1CMP, T2PWM/T2CMP, T3PWM/T3CMP, PWM7/CMP7, PWM8/CMP8 и PWM9/CMP9.

Вывод INT подсоединен к выводам NMI, XINT1, XINT2/IO и XINT3/IO.

Вывод PDP подсоединен к выводу PDPINT.

Временные диаграммы для режимов прерываний в рекомендованных условиях эксплуатации [$H = 0,5t_c(CO)$] изображены на рисунках 39, 40. В таблице 42 описаны параметры временных характеристик переключений.

Таблица 42 - Характеристики времен переключений [$H = 0,5t_c(CO)$]

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(PWM)PDP$	Время задержки с момента установления низкого уровня на выводе PDPINT до переключения вывода PWM в третье состояние	0	15	нс
$t_w(INT)$	Время нахождения входа INT в низком/высоком уровне	$t_c(SYS) + 12$		нс
$t_w(PDP)$	Время нахождения входа PDPINT в низком уровне	2H + 18		нс
$t_d(INT)$	Время задержки с момента переключения INT (низкий/высокий) до инициализации вектора прерывания	$2t_c(SYS) + 4t_c(CP)$		нс




Рисунок 39 - Временная диаграмма внешних сигналов прерывания




Рисунок 40 - Временная диаграмма прерывания от схемы защиты по питанию

11.15.4 Временные характеристики для входов-выходов общего назначения

Вывод GPO подключен к многофункциональным выходам IORA0 - IORA3, IOPB0 - IOPB7, IOPC0 - IOPC7, XINT2/IO и XINT3/IO.

Описание параметров, характеризующих время переключения, приведено в таблице 43. Характеристики времен переключений в рекомендованных условиях эксплуатации для выходов общего назначения изображены на рисунке 41. Временные диаграммы для входов общего назначения в рекомендованных условиях изображены на рисунке 42.

Таблица 43 - Характеристики времен переключений

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_d(\text{GPO})\text{CO}$	Время задержки переключения GPO (низкий/высокий) после прихода низкого уровня на CLKOUT	XINT2/IO, XINT3/IO, IOPB6, IOPB7 и IOPC0	33	нс
		Все остальные GP выходы	25	
$t_w(\text{GPI})$	Время нахождения GP в высоком/низком уровне	$t_c(\text{SYS}) + 12$		нс




Рисунок 41 - Временная диаграмма для выходов общего назначения



Рисунок 42 - Временная диаграмма для входов общего назначения

11.15.5 Временные характеристики для входов/выходов последовательного интерфейса связи (SCI)

Временная диаграмма последовательного интерфейса связи SCI изображена на рисунке 43. В таблице 44 описаны временные параметры диаграммы SCI.

Таблица 44 - Временные характеристики для последовательного интерфейса связи SCI

Параметр	Описание	(BRR + 1) четные и BRR = 0		(BRR + 1) нечетные и BRR ≠ 0		Ед. изм.
		Мин	Макс	Мин	Макс	
$t_c(SCC)$	Длительность импульса SCICLK	$16t_c$	$65536t_c$	$24t_c$	$65535t_c$	нс
$t_v(TXD)$	Разрешенное время доступа к данным SCITXD	$t_c(SCC)-70$	$t_c(SCC)+70$	$t_c(SCC)-70$	$t_c(SCC)+70$	нс
$t_v(RXD)$	Разрешенное время доступа к данным SCIRXD	$16t_c$		$24t_c$		нс

Примечание - t_c - длительность импульса тактового сигнала: $t_c = 1/SYSCLK$.




Рисунок 43 - Временные диаграммы для SCI

11.15.6 Временные параметры в режиме SPI MASTER

Временные параметры режима SPI MASTER (ведущий) представлены в таблицах 45 и 46.

Временные параметры внешних сигналов в режиме работы SPI MASTER (фаза синхроимпульса = 0) изображены на рисунке 44.

Таблица 45 - Временные параметры внешних сигналов в режиме работы SPI MASTER

		(SPIBRR + 1) четные или SPIBRR = 0, или 2		(SPIBRR + 1) нечетные и SPIBRR > 3		Ед. езм.
		Мин	Макс	Мин	Макс	
$t_c(\text{SPCM})$	Длительность импульса SPICLK	$4t_c^*$	$128t_c^*$	$5t_c^*$	$127t_c^*$	нс
$t_w(\text{SPCH})M^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPCM})-70$	$0,5t_c(\text{SPCM})$	$0,5t_c(\text{SPCM})-0,5t_c-70$	$0,5t_c(\text{SPCM})-0,5t_c$	нс
$t_w(\text{SPCL})M^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPCM})-70$	$0,5t_c(\text{SPCM})$	$0,5t_c(\text{SPCM})-0,5t_c-70$	$0,5t_c(\text{SPCM})-0,5t_c$	нс
$t_w(\text{SPCL})M^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 0)	$0,1t_c(\text{SPCM})-70$	$0,5t_c(\text{SPCM})$	$0,5t_c(\text{SPCM})-0,5t_c-70$	$0,5t_c(\text{SPCM})+0,5t_c$	нс
$t_w(\text{SPCH})M^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPCM})-70$	$0,5t_c(\text{SPCM})$	$0,5t_c(\text{SPCM})-0,5t_c-70$	$0,5t_c(\text{SPCM})+0,5t_c$	нс
$t_d(\text{SPCH-SIMO})M^{**}$	Время задержки с момента прихода высокого уровня на SPICLK (полярность тактового сигнала = 0) до разрешения SPISIMO	-10	10	-10	10	нс
$t_d(\text{SPCL-SIMO})M^{**}$	Время задержки с момента прихода низкого уровня на SPICLK (полярность тактового сигнала = 1) до разрешения SPISIMO	-10	10	-10	10	нс
$t_r(\text{SPCL-SIMO})M^{**}$	Разрешенное время доступа SPISIMO к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 0)	$0,5t_c(\text{SPCM})-70$		$0,5t_c(\text{SPCM})+0,5t_c-70$		нс
$t_r(\text{SPCH-SIMO})M^{**}$	Разрешенное время доступа SPISIMO к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 1)	$0,1t_c(\text{SPCM})-70$		$0,1t_c(\text{SPCM})+0,5t_c-70$		нс
$t_{su}(\text{SOMI-SPCL})M^{**}$	Время установления постоянного уровня на SPISOMI до прихода низкого уровня на SPICLK (полярность тактового сигнала = 0)	0		0		нс
$t_{su}(\text{SOMI-SPCH})M^{**}$	Время установления постоянного уровня на SPISOMI до прихода высокого уровня на SPICLK (полярность тактового сигнала = 1)	0		0		нс
$t_r(\text{SPCL-SOMI})M^{**}$	Время разрешения доступа SPISOMI к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 0)	$0,25t_c(\text{SPCM})-70$		$0,5t_c(\text{SPCM})-0,5t_c-70$		нс
$t_r(\text{SPCH-SOMI})M^{**}$	Время разрешения доступа SPISOMI к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 1)	$0,25t_c(\text{SPCM})-70$		$0,5t_c(\text{SPCM})-0,5t_c-70$		нс

* t_c = длительность синхронимпульса = $1/\text{SYSCLK} = t_c(\text{SYS})$.

** За полярность активного фронта тактового сигнала SPICLK отвечает бит полярности (SPICCR.6).




Рисунок 44 - Временные диаграммы режима SPI MASTER (ведущий), фаза тактирующего сигнала = 0


Примечание - Сигнал SPISIT# должен быть активным перед началом коммуникационного потока и оставаться активным до полного завершения коммуникационного потока.

Таблица 46 - Временные параметры внешних сигналов в режиме работы SPI MASTER (фаза синхроимпульса = 1)

		(SPIBRR + 1) четные или SPIBRR = 0, или 2		(SPIBRR + 1) нечетные и SPIBRR > 3		Ед. изм.
		Мин	Макс	Мин	Макс	
$t_c(\text{SPC})M$	Длительность импульса SPICLK	$4t_c^*$	$128t_c^*$	$5t_c^*$	$127t_c^*$	нс
$t_w(\text{SPCH})M^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})M-70$	$0,5t_c(\text{SPC})M$	$0,5t_c(\text{SPC})M-0,5t_c-70$	$0,5t_c(\text{SPC})M-0,5t_c$	нс
$t_r(\text{SPCL})M^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})M-70$	$0,5t_c(\text{SPC})M$	$0,5t_c(\text{SPC})M-0,5t_c-70$	$0,5t_c(\text{SPC})M-0,5t_c$	нс
$t_v(\text{SPCL})M^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})M-70$	$0,5t_c(\text{SPC})M$	$0,5t_c(\text{SPC})M-0,5t_c-70$	$0,5t_c(\text{SPC})M-0,5t_c$	нс
$t_v(\text{SPCH})M^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})M-70$	$0,5t_c(\text{SPC})M$	$0,5t_c(\text{SPC})M-0,5t_c-70$	$0,5t_c(\text{SPC})M-0,5t_c$	нс
$t_{su}(\text{SOMI+SPCL})M^{**}$	Время установления постоянного уровня на SPISIMO до прихода высокого уровня на SPICLK (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M-70$		нс
$t_{su}(\text{SOMI-SPCL})M^{**}$	Время установления постоянного уровня на SPISIMO до прихода низкого уровня на SPICLK (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M-70$		нс
$t_r(\text{SPCL-SIMO})M^{**}$	Разрешенное время доступа SPISIMO к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M+0,5t_c-70$		нс
$t_r(\text{SPCH-SIMO})M^{**}$	Разрешенное время доступа SPISIMO к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M+0,5t_c-70$		нс
$t_{su}(\text{SOMI+SPCL})M^{**}$	Время установления постоянного уровня на SPISOMI до прихода высокого уровня на SPICLK (полярность тактового сигнала = 0)	0		0		нс
$t_{su}(\text{SOMI-SPCH})M^{**}$	Время установления постоянного уровня на SPISOMI до прихода низкого уровня на SPICLK (полярность тактового сигнала = 1)	0		0		нс
$t_r(\text{SPCL-SOMI})M^{**}$	Время разрешения доступа SPISOMI к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 0)	$0,25t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M-70$		нс
$t_r(\text{SPCH-SOMI})M^{**}$	Время разрешения доступа SPISOMI к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 1)	$0,25t_c(\text{SPC})M-70$		$0,5t_c(\text{SPC})M-70$		нс

* t_c = длительность синхроимпульса = $1/\text{SYSCLK} = t_c(\text{SYS})$

** За полярность активного фронта тактового сигнала SPICLK отвечает бит полярности (SPICCR.6).



Условные обозначения:

Clock polarity=0 - полярность тактового сигнала =0.

Clock polarity=1 - полярность тактового сигнала =1.

¹⁾ Сигнал SPISTE должен быть активным перед началом коммуникационного потока и оставаться активным до полного завершения коммуникационного потока.

Рисунок 45 - Временная диаграмма режима SPI MASTER, фаза синхроимпульса = 1

11.15.7 Временные параметры в режиме SPI SLAVE

Временные параметры режима SPI SLAVE представлены в таблицах 47, 48, на рисунках 46, 47.

Таблица 47 - Временные параметры внешних сигналов в режиме работы SPI SLAVE (фаза синхроимпульса = 0)

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_c(\text{SPC})S$	Длительность импульса SPICLK	$8t_c^*$		нс
$t_w(\text{SPCH})S^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	нс
$t_w(\text{SPCL})S^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	
$t_w(\text{SPCL})S^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	нс
$t_w(\text{SPCH})S^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	
$t_d(\text{SPCH-SOMI})S^{**}$	Время задержки с момента прихода высокого уровня на SPICLK (полярность тактового сигнала = 0) до разрешения SPISOMI	$0,375t_c(\text{SPC})S-70$		нс
$t_d(\text{SPCL-SOMI})S^{**}$	Время задержки с момента прихода низкого уровня на SPICLK (полярность тактового сигнала = 1) до разрешения SPISOMI	$0,375t_c(\text{SPC})S-70$		
$t_v(\text{SPCL-SOMI})S^{**}$	Разрешенное время доступа SPISOMI к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 0)	$0,75t_c(\text{SPC})S$		нс

Окончание таблицы 47


Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_v(\text{SPCH-SOMI})S^{**}$	Разрешенное время доступа SPISOMI к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 1)	$0,75t_c(\text{SPC})S$		
$t_{su}(\text{SIMO-SPCL})S^{**}$	Время установления постоянного уровня на SPISIMO до прихода низкого уровня на SPICLK (полярность тактового сигнала = 0)	0		нс
$t_{su}(\text{SIMO-SPCH})S^{**}$	Время установления постоянного уровня на SPISIMO до прихода высокого уровня на SPICLK (полярность тактового сигнала = 1)	0		
$t_v(\text{SPCL-SIMO})S^{**}$	Время разрешения доступа SPISIMO к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})S$		нс
$t_v(\text{SPCH-SIMO})S^{**}$	Время разрешения доступа SPISIMO к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})S$		
<p>*t_c = длительность синхроимпульса = $1/\text{SYSCLK} = t_c(\text{SYS})$ ** За полярность активного фронта тактового сигнала SPICLK отвечает бит полярности (SPICCR.6).</p>				

Таблица 48 - Временные параметры внешних сигналов в режиме работы SPI SLAVE (фаза синхроимпульса = 1)

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_c(\text{SPC})S$	Длительность импульса SPICLK	$8t_c^*$		нс
$t_w(\text{SPCH})S^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	нс
$t_w(\text{SPCL})S^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	
$t_w(\text{SPCL})S^{**}$	Время нахождения SPICLK в низком уровне (полярность тактового сигнала = 0)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	нс
$t_w(\text{SPCH})S^{**}$	Время нахождения SPICLK в высоком уровне (полярность тактового сигнала = 1)	$0,5t_c(\text{SPC})S-70$	$0,5t_c(\text{SPC})S$	
$t_{su}(\text{SOMI-SPCH})S^{**}$	Время установления постоянного уровня на SPISIMO до прихода высокого уровня на SPICLK (полярность тактового сигнала = 0)	$0,125t_c(\text{SPC})S$		нс
$t_{su}(\text{SOMI-SPCL})S^{**}$	Время установления постоянного уровня на SPISIMO до прихода низкого уровня на SPICLK (полярность тактового сигнала = 1)	$0,125t_c(\text{SPC})S$		
$t_v(\text{SPCH-SOMI})S^{**}$	Разрешенное время доступа SPISOMI к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 0)	$0,75t_c(\text{SPC})S$		нс
$t_v(\text{SPCL-SOMI})S^{**}$	Разрешенное время доступа SPISOMI к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 1)	$0,75t_c(\text{SPC})S$		
$t_{su}(\text{SIMO-SPCH})S^{**}$	Время установления постоянного уровня на SPISIMO до прихода высокого уровня на SPICLK (полярность тактового сигнала = 0)	0		нс

Окончание таблицы 48

Параметр	Описание	Мин.	Макс.	Ед. изм.
$t_{su}(SIMO-SPCL)S^{**}$	Время установления постоянного уровня на SPISIMO до прихода низкого уровня на SPICLK (полярность тактового сигнала = 1)	0		нс
$t_v(SPCH-SIMO)S^{**}$	Время разрешения доступа SPISIMO к данным после прихода на SPICLK высокого уровня (полярность тактового сигнала = 0)	$0,5t_c(SPC)S$		нс
$t_v(SPCL-SIMO)S^{**}$	Время разрешения доступа SPISIMO к данным после прихода на SPICLK низкого уровня (полярность тактового сигнала = 1)	$0,5t_c(SPC)S$		
<p>*t_c = длительность синхроимпульса = $1/SYSCLK = t_c(SYS)$. **За полярность активного фронта тактового сигнала SPICLK отвечает бит полярности (SPICCR.6).</p>				



Условные обозначения:

Clock polarity=0 - полярность тактового сигнала =0.

Clock polarity=1- полярность тактового сигнала =1.

¹⁾ Сигнал SPISTE должен быть активным до старта коммуникационного потока SPI и оставаться активным до полного завершения коммуникационного потока SPI.
Рисунок 47 - Временные диаграммы в режиме SPI SLAVE
(фаза синхроимпульса=1)

11.16 10-битный двойной аналого-цифровой преобразователь (АЦП)

10-битный двойной АЦП имеет отдельный вход питания для аналоговой схемы. Выводы аналогового напряжения питания и аналоговой земли обозначаются как U_{NVCC} и U_{NGND} соответственно. Цель разделения питания цифровой и аналоговой части – улучшить исполнение АЦП путем исключения цифровых помех от переключения логических схем, что может происходить на выводах U_{NGND} и U_{NVCC} при их подключении к выводам питания цифровой части схемы.

Все характеристики АЦП даются с учетом U_{NGND} .

Разрешение - 10-бит (1024 значений).

Линейность обеспечена.

Режим преобразования входа: от 000h до 3FFh (000h для $U_{VI} \leq U_{NGND}$; 3FFh для $U_{VI} \geq U_{NVCC}$). Где U_{VI} – напряжение входного сигнала. Рекомендуемые условия эксплуатации представлены в таблице 49.

Таблица 49 - Рекомендованные условия эксплуатации

Параметр	Мин.	Ном.	Макс.	Ед. изм
U_{DVCC} - аналоговое питание	4,5	5	5,5	В
U_{DGND} - аналоговая «земля»	0	0	0	В
U_{VREFHI} - аналоговый источник смещения*	U_{VREFLO}	-	U_{DVCC}	В
U_{VREFLO} - аналоговая «земля» источника смещения*	U_{DGND}	-	U_{VREFHI}	В
U_{DI} - входное аналоговое напряжение, выводы ADCIN0-ADCIN15	U_{DGND}	-	U_{DVCC}	В
* U_{VREFHI} и U_{VREFLO} должны быть стабильны для требуемого разрешения в $\pm 1/2 \text{ LSB}$, в пределах периода полного преобразования.				

Рабочие характеристики сверх рекомендованного диапазона условий эксплуатации представлены в таблице 50.

Таблица 50 - Рабочие характеристики сверх рекомендованного диапазона условий эксплуатации*

Параметр	Описание		Макс	Ед. изм.
I _{nvcc} - аналоговый ток	U _{nvcc} = 5,5 В	преобразование	5	мА
		без преобразования	2	
	U _{nvcc} =U _{REFHI} =5,5 В	PLL или OSC уменьшение мощности	1	
I _{REF} – ток заряда, U _{REFHI} или U _{REFLO}	U _{nvcc} =U _{#vcc} = U _{REFHI} =5,5 В, U _{REFLO} =0 В		5	мА
C _{AI} емкость аналогового входа	Типичная емкостная нагрузка на аналоговый вход	нет выборки	6	пФ
		выборка	8	
Z _{AI} - полное сопротивление аналогового источника	Полное сопротивление аналогового источника для преобразований, чтобы оставаться в пределах спецификаций		9	кОм
E _{DNL} - дифференциальная нелинейная ошибка/погрешность	Различие между действительным шагом в ширину и идеальным значением		1,5	LSB
E _{INL} интегральная нелинейная ошибка/погрешность	Максимальное отклонение от оптимальной прямой линии через передаточные характеристики ADC, включая погрешность квантования		±1,5	LSB
T _{d(PU)} - время задержки, включение питания до достоверного ADC	Время для стабилизации аналоговой части после включения питания		10	мкс
*Абсолютное разрешение= 8,89 мВ.				

U_{VREFHI}=5 В и U_{VREFLO}=0 В составляет один LSB. Когда U_{VREFHI} уменьшается, а U_{VREFLO} увеличивается, то размер LSB уменьшается. Поэтому, абсолютная точность и дифференциальная/интегральная линейная погрешность в отношении LSB увеличивается.

Модуль АЦП предоставляет полную свободу в конструкции источников аналоговых входов. Период времени выборки независим от полного сопротивления источника. Период времени удержания происходит в первом такте АЦП после установки в 1 бита ADCIMSTART или бита ADCSOC управляющего регистра АЦП. (ADCTRL1, биты 13 и 0, соответственно). После этого преобразование происходит во время следующих шести циклов синхронизации АЦП. Цифровые регистры результата обновляются и корректируются на следующем цикле синхронизации АЦП после того, как преобразование завершено.

11.16.1 Схема входного вывода АЦП

Одно из наиболее распространенных прикладных ошибок аналогового преобразования является неподходящее полное сопротивление источника. На практике ис-

точник с минимальным полным сопротивлением должен использоваться для ограничения погрешности, так же как и для минимизации требуемого времени выборки; так полное сопротивление источника должно быть меньше, чем Z_{AI} . Типичная схема вывода входа АЦП показана на рисунке 48.




Рисунок 48 - Типичная схема вывода входа АЦП

Требования к временам АЦП указаны в таблице 51 и на рисунке 49.

Таблица 51 - Требования к временам АЦП

Параметр	Мин.	Макс.	Ед. Изм.
$t_{c(AD)}$ - цикл синхронизации, такт делителя частоты ADC	1		мкс
$t_{w(SHC)}$ - длительность импульса, общее время выборки/сохранения напряжения на входе и время преобразования (см. примечание)	6,1		мкс
$t_{w(SH)}$ - длительность импульса, время выборки и сохранения напряжения на входе	$t_{c(AD)}$		мкс
$t_{su(SH)}$ - время установки, аналоговый ввод стабилен до начала выборки/сохранения напряжения на входе	0		нс
$t_{h(SH)}$ - время сохранения напряжения на входе, аналоговый ввод стабилен после завершения выборки/сохранения напряжения на входе	0		нс
$t_{w(C)}$ - длительность импульса, полное время преобразования	$4,5 t_{c(AD)}$		мкс
$t_{w(SOC-SH)}$ - время задержки, начало преобразования* до начала выборки и сохранения напряжения на входе	$3t_{c(SYS)}$		нс
$t_d (EOC-FIFO)$ - время задержки, конец преобразования до данных, загруженных в результирующее FIFO	$3t_{c(SYS)}$		нс
Примечание - Общее время выборки и сохранения напряжения на входе и преобразования определяется суммой $t_d(SOC-SH)$, $t_{w(SH)}$, $t_{w(C)}$ и $t_d (EOC-FIFO)$.			
*Начало преобразования управляется через бит ADCIMSTART или бит ADCSOC, установленные программой, внешним активным стартовым сигналом (ADCSOC) или внутренним активным сигналом EVSOC.			



Условные обозначения:

Bit Converted - преобразованный бит

ADC Clock - синхронизация ADC

Analog Input - аналоговый вход

Sample/Hold - выборка/хранение напряжения на входе

Convert - преобразователь

Internal Start - внутренний старт

Start of Convert - начало преобразования

Рисунок 49 - Временная диаграмма аналого-цифрового преобразования

11.17 Flash EEPROM

Характеристики flash EEPROM указаны в таблице 52.

Таблица 52 - Характеристики кроме рекомендованных рабочих условий

Параметр	Мин.	Тип.	Макс.	Ед. изм.
Количество стираний	10 К			циклы
Количество программирующих импульсов на слово*	1	10	150	импульсы
Количество импульсов стирания на массив ячеек (во flash)*	1	20	1000	импульсы
Количество импульсов записи во flash на массив ячеек*	1	20	6000	импульсы
*Эти параметры используются в программных алгоритмах flash.				

11.17.1 Требования к временным характеристикам flash EEPROM

Временные характеристики flash EEPROM представлены в таблице 53. В таблице 54 описаны параметры для программирования flash. В таблице 55 описаны па-

параметры для стирания данных во flash. В таблице 56 описаны параметры операций записи данных во flash.

Таблица 53 - Требования к временным характеристикам

Параметр	Мин.	Макс.	Ед. изм.
$t_{d(BUSY)}$ - задержка времени после режима деселекции до стабилизации*	10		мкс
$t_{d(RD-VERIFY)}$ - задержка времени, необходимая для чтения выбранного режима стабильной верификации*	10		мкс
*Эти параметры используются в программных алгоритмах flash. Для детального описания алгоритмов см. раздел 13 КФДЛ.431299.013ТО.			

11.17.2 Программирование flash

Таблица 54 - Программирование flash

Параметр	Мин.	Тип.	Макс.	Ед. изм.
$t_{w(PGM)}$ - длительность импульсов программного алгоритма	95	100	105	мкс
$t_{d(PGM-MODE)}$ - время задержки, выбран режим программной верификации*	10	-	-	мкс
*Эти параметры используются в программных алгоритмах flash. Для детального описания алгоритмов см. раздел 13 КФДЛ.431299.013ТО.				

11.17.3 Стирание flash

Таблица 55 - Операция по стиранию данных

Параметр	Мин.	Тип.	Макс.	Ед. изм.
$t_{w(ERASE)}$ - длительность импульсов, алгоритм по стиранию данных*	6,65	7	7,35	мс
$t_{d(ERASE-MODE)}$ - время задержки, режим стирания данных, выбранный до стабилизации*	10			мкс
*Эти параметры используются в программных алгоритмах flash. Для детального описания алгоритмов см. раздел 13 КФДЛ.431299.013ТО.				

11.17.4 Операция записи flash

Таблица 56 - Операция записи данных

Параметр	Мин.	Тип.	Макс.	Ед. изм.
$t_{w(FLW)}$ - длительность импульсов, алгоритм записи flash*	13,3	14	14,7	мс
$t_{d(FLW-MODE)}$ - время задержки, режим записи flash, выбранный до стабилизации*	10	-	-	мкс
*Эти параметры используются в программных алгоритмах flash. Для детального описания алгоритмов см. раздел 13 КФДЛ.431299.013ТО.				

12 Файл регистров

Таблица 57 представляет собой совокупность всех программируемых регистров 1867ВЦ5Т (предусмотрена для получения быстрой информации).

Таблица 57 - Регистры ИМС 1867ВЦ5Т

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
пространство памяти данных									
статусные регистры ЦП									
	ARP		OV	OVM	1	INTM	DP(8)		
	DP(7)	DP(6)	DP(5)	DP(4)	DP(3)	DP(2)	DP(1)	DP(0)	
	ARB		CNF	TC	SXM	C	1		
	1	1	1	XF	1	1	PM		
глобальная память и регистры WG сигналов прерывания									
00004h	—	—	—	—	—	—	—	—	—
	—	—	INT6 MASK	INT5 MASK	INT4 MASK	INT3 MASK	INT2 MASK	INT1 MASK	
00005h	—	—	—	—	—	—	—	—	—
конфигурационные биты глобальной памяти (7-0)									
00006h	—	—	—	—	—	—	—	—	—
	—	—	INT6 FLAG	INT5 FLAG	INT4 FLAG	INT3 FLAG	INT2 FLAG	INT1 FLAG	
регистры системной конфигурации									
07018h	RESET1	RESET0	—	—	—	—	—	—	—
	CLKSRC1	CLKSRC0	—	—	—	—	—	—	—
07019h	Зарезервированы								
0701Ah	PORST	—	—	ILLADR	—	SWRST	WDRST	—	
	—	—	HPO	—	VCCAOR	—	—	VECRD	
0701Bh to 0701Dh	Зарезервированы								
0701Eh	0	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0	
0701Fh	Зарезервированы								
WD/RTI управляющие регистры									
07020h	Зарезервированы								
07021h	D7	D6	D5	D4	D3	D2	D1	D0	
07022h	Зарезервированы								
07023h	D7	D6	D5	D4	D3	D2	D1	D0	
07024h	Зарезервированы								
07025h	D7	D6	D5	D4	D3	D2	D1	D0	
07026h	Зарезервированы								
07027h	RTI FLAG	RTI ENA	—	—	—	RTIPS2	RTIPS1	RTIPS0	
07028h	Зарезервированы								
07029h	WD FLAG	WDDIS	WDCHK2	WDCHK1	WDCHK0	WDPS2	WDPS1	WDPS0	
управляющие регистры PLL синхронизации									
0702Ah	Зарезервированы								
0702Bh	CLKMD(1)	CLKMD(0)	PLLOCK(1)	PLLOCK(0)	PLLPM(1)	PLLPM(0)	ACLKENA	PLLPS	
0702Ch	Зарезервированы								

Продолжение таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
управляющие регистры PLL синхронизации (продолжение)									
0702Dh	CKINF(3)	CKINF(2)	CKINF(1)	CKINF(0)	PLLDIV(2)	PLLFB(2)	PLLFB(1)	PLLFB(0)	CKCR1
0702Eh to 07031h	Зарезервированы								
А-к-Д управляющие регистры									
07032h	SUSPEND-SOFT	SUSPEND-FREE	ADCIM-START	ADC2EN	ADC1EN	ADCCON-RUN	ADCINTEN	ADCINTFLAG	ADCTRL
07033h	ADCEOC	ADC2CHSEL			ADC1CHSEL		ADCSOC		
07034h	Зарезервированы								
07035h	—	—	—	—	—	ADCEVSOC	ADCEXTSOC	—	ADCTRL
07036h	ADCFIFO2		—	ADCFIFO1		ADCPSCALE			
07037h	Зарезервированы								
07038h	D9	D8	D7	D6	D5	D4	D3	D2	ADCFIFO
07039h to 0703Fh	D1	D0	0	0	0	0	0	0	
Зарезервированы									
регистры системной конфигурации последовательного периферийного интерфейса (SPI)									
07040h	SPI SW RESET	CLOCK POLARITY	—	—	—	SPI CHAR2	SPI CHAR1	SPI CHAR0	SPICCR
07041h	—	—	—	OVERRUN INT ENA	CLOCK PHASE	MASTER/SLAVE	TALK	SPI INT ENA	SPICTL
07042h	RECEIVER OVERRUN	SPI INT FLAG	—	—	—	—	—	—	SPISTS
07043h	Зарезервированы								
07044h	—	SPI BIT RATE 6	SPI BIT RATE 5	SPI BIT RATE 4	SPI BIT RATE 3	SPI BIT RATE 2	SPI BIT RATE 1	SPI BIT RATE 0	SPIBRR
07045h	Зарезервированы								
07046h	ERCVD7	ERCVD6	ERCVD5	ERCVD4	ERCVD3	ERCVD2	ERCVD1	ERCVD0	SPIEMU
07047h	RCVD7	RCVD6	RCVD5	RCVD4	RCVD3	RCVD2	RCVD1	RCVD0	SPIBUF
07048h	Зарезервированы								
07049h	SDAT7	SDAT6	SDAT5	SDAT4	SDAT3	SDAT2	SDAT1	SDAT0	SPIDAT
0704Ah to 0704Ch	Зарезервированы								
0704Dh	SPISTE DATA IN	SPISTE DATA OUT	SPISTE FUNCTION	SPISTE DATA DIR	SPICLK DATA IN	SPICLK DATA OUT	SPICLK FUNCTION	SPICLK DATA DIR	SPIPC1
0704Eh	SPISIMO DATA IN	SPISIMO DATA OUT	SPISIMO FUNCTION	SPISIMO DATA DIR	SPISOMI DATA IN	SPISOMI DATA OUT	SPISOMI FUNCTION	SPISOMI DATA DIR	SPIPC2
0704Fh	—	SPI PRIORITY	SPI ESPEN	—	—	—	—	—	SPIPRI

Продолжение таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
Регистры управления конфигурацией последовательного коммуникационного интерфейса SCI									
07050h	STOP BITS	EVEN/ODD PARITY	PARITY ENABLE	SCI ENA	ADDR/IDLE MODE	SCI CHAR2	SCI CHAR1	SCI CHAR0	SCICCR
07051h	—	RX ERR INT ENA	SW RESET	CLOCK ENA	TXWAKE	SLEEP	TXENA	RXENA	SCICTL1
07052h	BAUD15 (MSB)	BAUD14	BAUD13	BAUD12	BAUD11	BAUD10	BAUD9	BAUD8	SCIHBAUD
07053h	BAUD7	BAUD6	BAUD5	BAUD4	BAUD3	BAUD2	BAUD1	BAUD0 (LSB)	SCILBAUD
07054h	TXRDY	TX EMPTY	—	—	—	—	RX/BK INT ENA	TX INT ENA	SCICTL2
07055h	RX ERROR	RXRDY	BRKDT	FE	OE	PE	RXWAKE	—	SCIRXST
07056h	ERXDT7	ERXDT6	ERXDT5	ERXDT4	ERXDT3	ERXDT2	ERXDT1	ERXDT0	SCIRXEMU
07057h	RXDT7	RXDT6	RXDT5	RXDT4	RXDT3	RXDT2	RXDT1	RXDT0	SCIRXBUF
07058h	Зарезервированы								
07059h	TXDT7	TXDT6	TXDT5	TXDT4	TXDT3	TXDT2	TXDT1	TXDT0	SCITXBUF
0705Ah to 0705Dh	Зарезервированы								
0705Eh	SCITXD DATA IN	SCITXD DATA OUT	SCITXD FUNCTION	SCITXD DATA DIR	SCIRXD DATA IN	SCIRXD DATA OUT	SCIRXD FUNCTION	SCIRXD DATA DIR	SCIPC2
0705Fh	—	SCITX PRIORITY	SCIRX PRIORITY	SCI ESPEN	—	—	—	—	SCIPRI
07060h to 0706Fh	Зарезервированы								
регистры управления внешними прерываниями									
07070h	XINT1 FLAG	—	—	—	—	—	—	—	XINT1CR
	—	XINT1 PIN DATA	0	—	—	XINT1 POLARITY	XINT1 PRIORITY	XINT1 ENA	
07071h	Зарезервированы								
07072h	NMI FLAG	—	—	—	—	—	—	—	NMICR
	—	NMI PIN DATA	1	—	—	NMI POLARITY	—	—	
07073h to 07077h	Зарезервированы								
07078h	XINT2 FLAG	—	—	—	—	—	—	—	XINT2CR
	—	XINT2 PIN DATA	—	XINT2 DATA DIR	XINT2 DATA OUT	XINT2 POLARITY	XINT2 PRIORITY	XINT2 ENA	
07079h	Зарезервированы								

Продолжение таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
	регистры управления внешними прерываниями (продолжение)								
0707Ah	XINT3 FLAG	—	—	—	—	—	—	—	XINT3CR
	—	XINT3 PIN DATA	—	XINT3 DATA DIR	XINT3 DATA OUT	XINT3 POLARITY	XINT3 PRIORITY	XINT3 ENA	
0707Bh to 0708Fh	Зарезервированы								
	регистры управления цифровым I/O								
07090h	CRA.15	CRA.14	CRA.13	CRA.12	CRA.11	CRA.10	CRA.9	CRA.8	OCRA
	—	—	—	—	CRA.3	CRA.2	CRA.1	CRA.0	
07091h	Зарезервированы								
07092h	—	—	—	—	—	—	—	—	OCRB
	CRB.7	CRB.6	CRB.5	CRB.4	CRB.3	CRB.2	CRB.1	CRB.0	
07093h to 07097h	Зарезервированы								
07098h	—	—	—	—	A3DIR	A2DIR	A1DIR	A0DIR	PADATDIR
	—	—	—	—	IOPA3	IOPA2	IOPA1	IOPA0	
07099h	Зарезервированы								
0709Ah	B7DIR	B6DIR	B5DIR	B4DIR	B3DIR	B2DIR	B1DIR	B0DIR	PBDATDIR
	IOPB7	IOPB6	IOPB5	IOPB4	IOPB3	IOPB2	IOPB1	IOPB0	
0709Bh	Зарезервированы								
0709Ch	C7DIR	C6DIR	C5DIR	C4DIR	C3DIR	C2DIR	C1DIR	C0DIR	PCDATDIR
	IOPC7	IOPC6	IOPC5	IOPC4	IOPC3	IOPC2	IOPC1	IOPC0	
0709Dh to 073FFh	Зарезервированы								
	регистры управления конфигурацией обще-целевых таймеров								
07400h	T3STAT	T2STAT	T1STAT	T3TOADC		T2TOADC		T1TOADC(1)	GPTCON
	T1TOADC(0)	TCOMPOE	T3PIN		T2PIN		T1PIN		
07401h	D15	D14	D13	D12	D11	D10	D9	D8	T1CNT
	D7	D6	D5	D4	D3	D2	D1	D0	
07402h	D15	D14	D13	D12	D11	D10	D9	D8	T1CMPR
	D7	D6	D5	D4	D3	D2	D1	D0	
07403h	D15	D14	D13	D12	D11	D10	D9	D8	T1PR
	D7	D6	D5	D4	D3	D2	D1	D0	
07404h	FREE	SOFT	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0	T1CON
	TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR	
07405h	D15	D14	D13	D12	D11	D10	D9	D8	T2CNT
	D7	D6	D5	D4	D3	D2	D1	D0	
07406h	D15	D14	D13	D12	D11	D10	D9	D8	T2CMPR
	D7	D6	D5	D4	D3	D2	D1	D0	

Продолжение таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
регистры управления конфигурацией обще-целевых таймеров (продолжение)									
07407h	D15	D14	D13	D12	D11	D10	D9	D8	T2PR
	D7	D6	D5	D4	D3	D2	D1	D0	
07408h	FREE	SOFT	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0	T2CON
	TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR	
07409h	D15	D14	D13	D12	D11	D10	D9	D8	T3CNT
	D7	D6	D5	D4	D3	D2	D1	D0	
0740Ah	D15	D14	D13	D12	D11	D10	D9	D8	T3CMPR
	D7	D6	D5	D4	D3	D2	D1	D0	
0740Bh	D15	D14	D13	D12	D11	D10	D9	D8	T3PR
	D7	D6	D5	D4	D3	D2	D1	D0	
0740Ch	FREE	SOFT	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0	T3CON
	TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR	
0740Dh to 07410h	Зарезервированы								
регистры полного и простого устройства сравнения									
07411h	CENABLE	CLD1	CLD0	SVENABLE	ACTRLD1	ACTRLD0	FCOMP0E	SCOMP0E	COMCON
	SELTMR	SCLD1	SCLD0	SACTRLD1	SACTRLD0	SELCMP3	SELCMP2	SELCMP1	
07412h	Зарезервированы								
07413h	SVRDIR	D2	D1	D0	CMP6ACT1	CMP6ACT0	CMP5ACT1	CMP5ACT0	ACTR
	CMP4ACT1	CMP4ACT0	CMP3ACT1	CMP3ACT0	CMP2ACT1	CMP2ACT0	CMP1ACT1	CMP1ACT0	
07414h	—	—	—	—	—	—	—	—	SACTR
	—	—	SCMP3- ACT1	SCMP3- ACT0	SCMP2- ACT1	SCMP2- ACT0	SCMP1- ACT1	SCMP1- ACT0	
07415h	DBT7	DBT6	DBT5	DBT4	DBT3	DBT2	DBT1	DBT0	DBTCON
	EDBT3	EDBT2	EDBT1	DBTPS1	DBTPS0	—	—	—	
07416h	Зарезервированы								
07417h	D15	D14	D13	D12	D11	D10	D9	D8	CMPR1
	D7	D6	D5	D4	D3	D2	D1	D0	
07418h	D15	D14	D13	D12	D11	D10	D9	D8	CMPR2
	D7	D6	D5	D4	D3	D2	D1	D0	
07419h	D15	D14	D13	D12	D11	D10	D9	D8	CMPR3
	D7	D6	D5	D4	D3	D2	D1	D0	
0741Ah	D15	D14	D13	D12	D11	D10	D9	D8	SCMPR1
	D7	D6	D5	D4	D3	D2	D1	D0	
0741Bh	D15	D14	D13	D12	D11	D10	D9	D8	SCMPR2
	D7	D6	D5	D4	D3	D2	D1	D0	
0741Ch	D15	D14	D13	D12	D11	D10	D9	D8	SCMPR3
	D7	D6	D5	D4	D3	D2	D1	D0	
0741Dh to 0741Fh	Зарезервированы								

Продолжение таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
	регистр устройства захвата								
07420h	CAPRES	CAPQEPN		CAP3EN	CAP4EN	CAP34TSEL	CAP12TSEL	CAP4TOADC	CAPCON
	CAP1EDGE		CAP2EDGE		CAP3EDGE		CAP4EDGE		
07421h	Зарезервированы								
07422h	CAP4FIFO		CAP3FIFO		CAP2FIFO		CAP1FIFO		CAPFIFO
	CAPFIFO15	CAPFIFO14	CAPFIFO13	CAPFIFO12	CAPFIFO11	CAPFIFO10	CAPFIFO9	CAPFIFO8	
07423h	D15	D14	D13	D12	D11	D10	D9	D8	CAP1FIFO
	D7	D6	D5	D4	D3	D2	D1	D0	
07424h	D15	D14	D13	D12	D11	D10	D9	D8	CAP2FIFO
	D7	D6	D5	D4	D3	D2	D1	D0	
07425h	D15	D14	D13	D12	D11	D10	D9	D8	CAP3FIFO
	D7	D6	D5	D4	D3	D2	D1	D0	
07426h	D15	D14	D13	D12	D11	D10	D9	D8	CAP4FIFO
	D7	D6	D5	D4	D3	D2	D1	D0	
07427h to 0742Bh	Зарезервированы								
	Регистры менеджера событий (EV), управляющие прерываниями								
0742Ch	—	—	—	—	—	T1OFINT ENA	T1UFINT ENA	T1CINT ENA	EVMIRA
	T1PINT ENA	SCMP3INT ENA	SCMP2INT ENA	SCMP1INT ENA	CMP3INT ENA	CMP2INT ENA	CMP1INT ENA	PDPINT ENA	
0742Dh	—	—	—	—	—	—	—	—	EVMIRB
	T3OFINT ENA	T3UFINT ENA	T3CINT ENA	T3PINT ENA	T2OFINT ENA	T2UFINT ENA	T2CINT ENA	T2PINT ENA	
0742Eh	—	—	—	—	—	—	—	—	EVMIRC
	—	—	—	—	CAP4INT ENA	CAP3INT ENA	CAP2INT ENA	CAP1INT ENA	
0742Fh	—	—	—	—	—	T1OFINT FLAG	T1UFINT FLAG	T1CINT FLAG	EVIFRA
	T1PINT FLAG	SCMP3INT FLAG	SCMP2INT FLAG	SCMP1INT FLAG	CMP3INT FLAG	CMP2INT FLAG	CMP1INT FLAG	PDPINT FLAG	
07430h	—	—	—	—	—	—	—	—	EVIFRB
	T3OFINT FLAG	T3UFINT FLAG	T3CINT FLAG	T3PINT FLAG	T2OFINT FLAG	T2UFINT FLAG	T2CINT FLAG	T2PINT FLAG	
07431h	—	—	—	—	—	—	—	—	EVIFRC
	—	—	—	—	CAP4INT FLAG	CAP3INT FLAG	CAP2INT FLAG	CAP1INT FLAG	
07432h	0	0	0	0	0	0	0	0	EVMIRA
	0	0	D5	D4	D3	D2	D1	D0	
07433h	0	0	0	0	0	0	0	0	EVMIRB
	0	0	D5	D4	D3	D2	D1	D0	
07434h	0	0	0	0	0	0	0	0	EVMIRC
	0	0	D5	D4	D3	D2	D1	D0	
07435h to 0743Fh	Зарезервированы								

Окончание таблицы 57

ADDR	BIT 15	BIT 14	BIT 13	BIT 12	BIT 11	BIT 10	BIT 9	BIT 8	REG
	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
пространство I/O									
регистры, управляющие режимом работы flash									
0FF0Fh	—	—	—	—	—	—	—	—	FCMR
	—	—	—	—	—	—	—	—	
регистры, управляющие генератором состояний ожидания									
0FFFh	—	—	—	—	—	—	—	—	WSGR
	—	—	—	—	AVIS	ISWS	DSWS	PSWS	

13 Встроенная flash память ЭСППЗУ

13.1 Основные операции с памятью ЭСППЗУ

С памятью ЭСППЗУ возможно проведение 3 основных операций:

- Стирание (ERASE) – в процессе стирания происходит запись «1» во все разряды активной страницы матрицы ЭСППЗУ.
- Программирование (WRITE) – в процессе программирования происходит запись «0» из буферного регистра ЭСППЗУ в матрицу ЭСППЗУ.
- Чтение (READ) – в процессе чтения происходит считывание данных из матрицы памяти ЭСППЗУ.

13.2 Состав блока флэш-памяти

Память ЭСППЗУ состоит из энергонезависимой матрицы ЭСППЗУ 16К×16 бит, буферного регистра 32×16 бит (соответствующего странице ЭСППЗУ) и четырех управляющих регистров: Segment control register (SEG_CTR), Test register (TST), Write address register (WADRS), Write data register (WDATA).

13.3 Режимы обращения

К ЭСППЗУ имеется два режима обращения. Режим определяется с помощью «flash access-control register». Это картированный в пространстве ввода-вывода регистр, доступный только для записи по адресу FF0Fh.

13.3.1 Режим доступа к матрице ЭСППЗУ

В этом режиме производится запись в буферный регистр флэш-памяти с одновременной записью в WADRS и WDATA регистры, и только в этом режиме возможно осуществить чтение матрицы ЭСППЗУ. Только в этом режиме флэш-память может быть источником исполняемой программной памяти. После сброса (PWR_RST) ИС 1867ВЦ5Т находится в режиме доступа к матрице. Также в этот режим можно перевести, используя команду «IN dummy, 0FF0Fh;». Загружаемые данные не влияют на результат операции.

13.3.2 Режим доступа к регистрам ЭСППЗУ

В этом режиме осуществляется доступ к внутренним регистрам флэш-памяти для осуществления операций по модификации записанной в матрице ЭСППЗУ информации.

В этот режим можно перейти по команде «OUT dummy, 0FF0Fh;». Загружаемые данные не влияют на результат операции.

13.4 Описание управляющих регистров флэш-памяти

13.4.1 Состав и адресация

Флэш-память имеет 4 управляющих регистра: Segment control register (SEG_CTR), Test register (TST), Write address register (WADRS), Write data register (WDATA). Обращение к ним производится в режимах доступа к регистрам флэш-

памяти. Значащими являются 2 старших и 2 младших разряда адреса. Эти регистры описаны в таблице 58.

Таблица 58 – Адреса регистров модуля флэш ЭСППЗУ

Имя регистра	Адрес (бинарный)
SEG_CTR register	00xxxxxxxxxxxx00
TST register	00xxxxxxxxxxxx01
WADRS register	00xxxxxxxxxxxx10
WDATA register	00xxxxxxxxxxxx11

13.4.2 SEG_CTR регистр

SEG_CTR – 16-битный регистр, осуществляющий управление режимами флэш-памяти. SEG_CTR показан в таблице 59.

Таблица 59 – Управляющий регистр сегмента флэш (SEG_CTR)

Номер бита	15–8	7	6	5	4	3	2–1	0
Имя	SEG7–0	Res	KEY1	KEY0	VER0	VER1	WRITE / ERASE	EXE
Комментарий	RW-0	X	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
Примечание – R – возможно чтение, W – возможна запись, 0 – инициализируется 0 после RESET.								

SEG7–0 – биты разрешения программирования. Разрешают программирование и стирание соответствующих сегментов матрицы ЭСППЗУ. Необходимые данные для использования этих битов приведены в таблице 60. Одновременно может быть активировано любое количество бит.

Таблица 60 – Карта сегментов разрешения программирования

SEG7–0 – биты разрешения								Адрес	Доступный сегмент матрицы
15	14	13	12	11	10	9	8		
0	0	0	0	0	0	0	1	0000–07FFh	0
0	0	0	0	0	0	1	0	0800–0FFFh	1
0	0	0	0	0	1	0	0	1000–17FFh	2
0	0	0	0	1	0	0	0	1800–1FFFh	3
0	0	0	1	0	0	0	0	2000–27FFh	4
0	0	1	0	0	0	0	0	2800–2FFFh	5
0	1	0	0	0	0	0	0	3000–37FFh	6
1	0	0	0	0	0	0	0	3800–3FFFh	7

KEY1, KEY0, EXE – эти биты непосредственно включают режимы WRITE или ERASE, в том случае, если нет запрета со стороны других битов SEG_CTR регистра. Для осуществления WRITE или ERASE они должны быть установлены как 1, 0, 1.

WRITE/ERASE – установка одного из этих битов включает источник высокого напряжения для последующего WRITE или ERASE, одновременно делая невозмож-

ным работу в режиме чтения. Имя установленного бита показывает, какая операция, WRITE или ERASE, будет производиться при активации битов KEY1, KEY0, EXE.

Биты VER0 и VER1 на работу не влияют. Рекомендуется их держать очищенными.

13.4.3 TST регистр

Используется для тестовых целей. Для чтения недоступен. Запись в него может привести к непредсказуемым последствиям для исполняемых программ.

13.4.4 WADRS регистр

Это 16-разрядный регистр. Младшие 5 разрядов указывают на адрес слова в буферном регистре внутри страницы, старшие на адрес страницы матрицы ЭСППЗУ. При осуществлении ERASE или WRITE имеют значение только старшие разряды, они определяют номер записываемой страницы.

13.4.5 WDATA регистр

Это 16-разрядный регистр. При записи в него, содержимое этого регистра заносится в буферный регистр по адресу, содержащемуся в 5 младших разрядах WADRS регистра. Содержимое регистра не оказывает влияние на операцию ERASE.

13.5 Временные ограничения

Типичные значения временных параметров для операций программирования и стирания массива флэш указаны в таблице 61.

Таблица 61 – Временные параметры для операций программирования и стирания массива флэш

Параметр	Описание параметра	Ограничение
τ_{clk}	период CLKOUT	от 100 нс до 5 мкс
τ_s	время стабилизации генератора высокого напряжения	не менее 100 мкс
τ_{disk}	время стабилизации после окончания режима ERASE/WRITE	не менее 90 τ_{clk}
τ_w	время стирания/записи	от 1,5 мс до 3,5 мс
τ_f	время между выключением источника высокого напряжения и началом чтения данных матрицы ЭСППЗУ	не менее 10 мкс

13.6 Алгоритм ERASE/WRITE в одном цикле

- 1 Установить вывод WDDIS в «1».
- 2 Загрузить соответствующую страницу данных в режиме доступа к матрице флэш, используя команду TBLW.
- 3 Перевести ИС в режим доступа к регистрам флэш.
- 4 Загрузить SEG_CTR регистр, выставив нужным образом биты SEG7–0, в младшую половину занеся значение 02h. Этим Вы включили генератор высокого напряжения и создали условия для дальнейшего включения импульса ERASE.
- 5 Выдержать время τ_s .

- 6 Загрузить в младшую половину SEG_CTR регистра значение 43h. Начался режим ERASE.
- 7 Выдержать время τ_w .
- 8 Загрузить в младшую половину SEG_CTR регистра значение 04h. Этим Вы создали условия для дальнейшего включения импульса WRITE.
- 9 Выдержать время τ_{disk} .
- 10 Загрузить в младшую половину SEG_CTR регистра значение 45h. Начался режим WRITE.
- 11 Выдержать время τ_w .
- 12 Очистить младшие разряды SEG_CTR регистра.
- 13 Выдержать время τ_{disk} .
- 14 Перевести ИС в режим доступа к матрице флэш. Можно приступить к записи следующей страницы.
- 15 С момента очистки младшей половины SEG_CTR регистра до начала чтения матрицы выдержать время τ_r .

13.7 Алгоритмы ERASE и WRITE в разных циклах

Алгоритмы ERASE и WRITE в разных циклах являются модификациями алгоритм ERASE/WRITE в одном цикле, из которого исключены избыточные операции. Для тиражирования одинаковых наборов данных на несколько страниц избыточной становится операция повторной загрузки страницы (пункты 2, 6 подраздела 13.6). При этом можно не выходить в режиме доступа к матрице флэш, чередуя модификацию WADRS регистра и цикл записи.

13.8 Алгоритм ERASE

- 1 Алгоритм ERASE может быть использован для стирания одной или более страниц матрицы ЭСППЗУ.
- 2 Установить вывод WDDIS в «1».
- 3 Загрузить соответствующую страницу в режиме доступа к матрице флэш, используя команду TBLW, любыми данными. Если после сброса любые данные уже хотя бы раз были записаны во все ячейки буферного регистра флэш-памяти, повторно эту операцию можно не проводить.
- 4 Перевести ИС в режим доступа к регистрам флэш.
- 5 Загрузить SEG_CTR регистр, выставив нужным образом биты SEG7–0, в младшую половину занеся значение 02h. Этим Вы включили генератор высокого напряжения и создали условия для дальнейшего включения импульса ERASE.
- 6 Выдержать время τ_s .
- 7 Загрузить в младшую половину SEG_CTR регистра значение 43h. Начался режим ERASE.
- 8 Выдержать время τ_w .
- 9 Загрузить в младшую половину SEG_CTR регистра значение 02h. Этим Вы создали условия для дальнейшего включения импульса ERASE без отключения источника высокого напряжения.
- 10 Выдержать время τ_{disk} .
- 11 Загрузить адрес следующей страницы в WADRS – регистр.
- 12 Повторить пп. 6–10 до полного стирания необходимого фрагмента флэш-памяти.
- 13 Выдержать время τ_w .

- 14 Очистить младшие разряды SEG_CTR регистра.
- 15 Выдержать время τ_{disk} .
- 16 Перевести ИС в режим доступа к матрице флэш. Можно приступить к последующим операциям.
- 17 С момента очистки младшей половины SEG_CTR регистра до начала чтения матрицы выдержать время τ_r .

13.9 Алгоритм WRITE

- 1 Алгоритм WRITE может быть использован для записи одной или более страниц матрицы ЭСППЗУ.
- 2 Установить вывод WDDIS в «1».
- 3 Перевести ИС в режим доступа к регистрам флэш.
- 4 Загрузить соответствующую страницу данных в режиме доступа к матрице флэш, используя команду TBLW.
- 5 Загрузить SEG_CTR регистр, выставив нужным образом биты SEG7–0, в младшую половину занеся значение 04h. Этим Вы включили генератор высокого напряжения и создали условия для дальнейшего включения импульса WRITE.
- 6 Выдержать время τ_s .
- 7 Загрузить в младшую половину SEG_CTR регистра значение 45h. Начался режим WRITE.
- 8 Выдержать время τ_w .
- 9 Очистить младшие разряды SEG_CTR регистра.
- 10 Выдержать время τ_{disk} .
- 11 Перевести ИС в режим доступа к матрице флэш. Можно приступить к последующим операциям.
- 12 С момента очистки младшей половины SEG_CTR регистра до начала чтения матрицы выдержать время τ_r .

13.10 Алгоритм WRITE для записи нескольких страниц одинаковыми наборами значений

Алгоритм WRITE может быть использован для заполнения нескольких страниц матрицы ЭСППЗУ одинаковыми значениями (тиражирования страницы).

- 1 Установить вывод WDDIS в «1».
- 2 Загрузить соответствующую страницу данных в режиме доступа к матрице флэш, используя команду TBLW.
- 3 Перевести ИС в режим доступа к регистрам флэш.
- 4 Загрузить SEG_CTR регистр, выставив нужным образом биты SEG7–0, в младшую половину занеся значение 04h. Этим Вы включили генератор высокого напряжения и создали условия для дальнейшего включения импульса WRITE.
- 5 Выдержать время τ_s .
- 6 Загрузить в младшую половину SEG_CTR регистра значение 45h. Начался режим WRITE.
- 7 Выдержать время τ_w .
- 8 Загрузить в младшую половину SEG_CTR регистра значение 04h. Этим Вы создали условия для дальнейшего включения импульса WRITE без отключения источника высокого напряжения.
- 9 Выдержать время τ_{disk} .
- 10 Загрузить адрес следующей страницы в WADRS – регистр.

- 11 Повторить пп. 6–10 до полной записи всех нужных страниц флэш-памяти.
- 12 Выдержать время τ_w .
- 13 Очистить младшие разряды SEG_CTR регистра.
- 14 Выдержать время τ_{disk} .
- 15 Перевести ИС в режим доступа к матрице флэш. Можно приступать к последующим операциям. С момента очистки младшей половины SEG_CTR регистра до начала чтения матрицы выдержать время τ_r .

14 Описание периферийных устройств

14.1 Обзор 1867ВЦ5Т

ИМС 1867ВЦ5Т является некоторым стандартом для однокристальных цифровых регуляторов частоты вращения двигателя. ИМС 1867ВЦ5Т может выполнять 20 миллионов операций в секунду. Почти все команды выполняются за один цикл в 50 нс. Такая высокая эффективность позволяет выполнять сложные алгоритмы управления в реальном времени, такие как адаптивное управление и фильтры Калмана. Очень высокие частоты дискретизации могут так же использоваться для уменьшения задержек в циклах.

ИМС 1867ВЦ5Т имеет архитектуру, которая необходима для высокоскоростной обработки сигналов и функций цифрового управления, и имеет периферийные устройства, требуемые для обеспечения однокристальной реализации приложений для регулирования частоты вращения двигателя. ИМС 1867ВЦ5Т изготовлена с использованием субмикронной КМОП технологии, с достижением малой мощности рассеяния. Также с включением нескольких режимов пониженного потребления питания для экономии энергопотребления.

Приложения, использующие преимущества улучшенной производительности ИМС 1867ВЦ5Т, включают:

- промышленные электродвигатели,
- контроллеры и усилители мощности,
- автомобильные системы, такие как электронное усиление рулевого управления, АБС тормозов и климат-контроль,
- устройства вентиляции и охлаждения двигателя,
- принтеры, копиры и другое офисное оборудование,
- устройства хранения информации,
- роботы и программно-управляемые станки.

Для функционирования в качестве главного контроллера системы ЦПОС должны иметь устойчивую к ошибкам внутрипроцессорную систему ввода-вывода и другие внешние устройства. Менеджер событий в ИМС 1867ВЦ5Т отличается от подобных на ЦПОС. Этот оптимизированный периферийный блок, связанный с высокоэффективным ядром ЦПОС, позволяет использовать усовершенствованную технику управления для высокоточного и высокоэффективного регулирования скорости для всех типов двигателей. Включенные в модуль менеджера событий специальные функции формирования широтно-импульсной модуляции (PWM), такие как программируемая функция «мертвого» времени и конечный автомат пространственного вектора PWM для трёхфазных двигателей, обеспечивают достижение максимальной эффективности при переключении на мощных транзисторах. Три независимых таймера, каждый из которых имеет свой регистр сравнения, поддерживают формирование как ассиметричных, так и симметричных PWM сигналов. Два из четырёх входов захвата получают напрямую сигналы со схемы «квадратурной» обработки сигналов импульсного датчика положения от оптического кодирующего устройства.

Особенности ИМС 1867ВЦ5Т:

–Ядро процессора ИМС 1867ВЦ5Т:

- 32-битное центральное арифметическо-логическое устройство (АЛУ),
- 32-битный аккумулятор,
- 16-бит × 16-бит параллельный умножитель с 32-битной вычислительной способностью,
- три счетных сдвиговых регистра,
- восемь 16-битных вспомогательных регистра со специализированным арифметическим блоком для косвенной адресации памяти данных.

–Память:

- 544 слов × 16-бит внутрикристалльной ОЗУ данных/программ с двойным доступом,
- 16К слов × 16-бит внутрикристалльной флэш ЭСППЗУ,
- 224К слов × 16-бит максимального пространства адресуемой памяти (64К слов программного пространства, 64К слов пространства данных, 64К слов пространства ввода/вывода, 32К слов глобального пространства),
- модуль интерфейса внешней памяти с программным генератором периодов ожидания, 16-битной шиной адреса и 16-битной шиной данных,
- поддержка аппаратных генераций периодов ожидания.

–Программное управление:

- четырёхуровневая работа в конвейерном режиме,
- восьмиуровневый аппаратный стек,
- шесть внешних прерываний: прерывание защиты электропитания, сброс, NMI и три маскируемых прерывания.

–Система команд:

- исходный код, совместимый с 1867ВМ1, 1867ВМ2, 1867ВЦ2Т,
- однокомандная операция повтора,
- одноцикловые команды умножения/накопления,
- команды перемещения блока памяти для управления командами/данными,
- возможность индексной адресации,
- бит-реверсная возможность индексной адресации для быстрого преобразования Фурье по основанию 2.

–Производительность:

- статическая КМОП технология,
- четыре режима пониженного потребления питания для снижения потребляемой мощности.

–Эмуляция: интерфейс тестового JTAG порта по стандарту IEEE 1149.1 с внутрикристалльной сканирующей логикой эмуляции.

–Скорость: 50 нс (20 MIPS) время команд цикла с большинством команд, выполняемых в одном цикле.

–Менеджер событий (Event manager EV):

- 12 каналов с широтно-импульсной модуляцией (PWM) (9 независимых),

- три 16-битных универсальных таймера с шестью режимами, включающие непрерывный счет в прямом направлении и непрерывный счет в прямом/обратном направлении,
- три 16-битных блока полного сравнения с возможностью задания «мертвого» времени,
- три 16-битных блока простого сравнения,
- четыре блока захвата, два из которых имеют интерфейс «квадратурной» обработки сигналов импульсного датчика положения.
 - Сдвоенный 10-битный аналогово-цифровой преобразователь.
 - 28 индивидуально-программируемых, мультиплексированных ввода-вывода.
 - Модуль фазовой автоподстройки частоты тактового сигнала (PLL).
 - Модуль сторожевого таймера (WD) и блока прерываний реального времени (RTI).
 - Последовательный коммуникационный интерфейс (SCI).
 - Последовательный периферийный интерфейс (SPI).

14.2 Менеджер событий

14.2.1 Обзор модуля EV

Менеджер событий (EV) обеспечивает широкий спектр функций и возможностей, которые особенно полезны для контроля перемещения и приложений управления двигателем.

14.2.1.1 Функциональные блоки EV

На рисунке 50 показана структурная схема модуля EV. Модуль EV содержит следующие функциональные блоки:

- Три таймера общего назначения (General Purpose (GP) таймеры).
- Три блока полного сравнения.
- Три блока простого сравнения.
- Цепи широтно-импульсной модуляции (PWM), которые содержат цепи пространственного вектора PWM, блоки генерации «мертвого» времени и выходную логику.
- Четыре блока захвата.
- Цепи «квадратурной» обработки сигналов импульсного датчика положения (Quadrature encoder pulse (QEP)).
- Логику прерывания.




Рисунок 50 – Структурная схема менеджера событий

14.2.1.2 Выводы EV

Модуль EV использует 12 выводов для выходов сравнения (compare) и PWM:

- Три выходных вывода сравнения(compare)/PWM и таймера общего назначения:
 - T1PWM/T1CMP,
 - T2PWM/T2CMP,
 - T3PWM/T3CMP.
- Шесть выходных выводов полного сравнения (compare) и PWM:
 - PWM1/CMP1,
 - PWM2/CMP2,
 - PWM3/CMP3,
 - PWM4/CMP4,
 - PWM5/CMP5,
 - PWM6/CMP6.
- Три выходных вывода простого сравнения (compare) и PWM:
 - PWM7/CMP7,
 - PWM7/CMP7,
 - PWM7/CMP7.

Модуль EV использует 4 вывода CAP1/QEP1, CAP2/QEP2, CAP3 и CAP4 как входы от импульсного датчика положения.

Таймеры общего назначения в модуле EV могут быть запрограммированы для работы как от внешнего синхросигнала, так и от внутреннего тактового сигнала процессора. Вывод TMRCLK поддерживает вход внешнего тактового сигнала.

Контакт TMRDIR используется для определения направления счета, когда таймер общего назначения находится в режиме сложения/вычитания.

Все входы EV модуля синхронизированы с внутренним тактовым сигналом процессора. Изменение на входах EV модуля должно удерживаться, пока два передних фронта тактового сигнала (то есть, два передних фронта CLKOUT, если тактовый импульс процессора был выбран как источник выхода CLKOUT) не появятся перед их распознаением в EV. Поэтому рекомендуется, чтобы любой входной сигнал был задержан более чем на два цикла тактового сигнала.

Выводы модуля EV объединены в таблицу 62.

Таблица 62 – Выводы модуля EV

Обозначение вывода	Описание
CAP1/QEP1	Вход блока захвата 1 или QEP1
CAP2/QEP2	Вход блока захвата 2 или QEP2
CAP3	Вход блока захвата 3
CAP4	Вход блока захвата 4
PWM1/CMP1	Выход 1 блока полного сравнения(compare)/PWM выход 1
PWM2/CMP2	Выход 1 блока полного сравнения(compare)/PWM выход 2
PWM3/CMP3	Выход 2 блока полного сравнения(compare)/PWM выход 1

Окончание таблицы 62

Обозначение вывода	Описание
PWM4/CMP4	Выход 2 блока полного сравнения (compare)/PWM выход 1
PWM5/CMP5	Выход 3 блока полного сравнения (compare)/PWM выход 1
PWM6/CMP6	Выход 3 блока полного сравнения (compare)/PWM выход 2
PWM7/CMP7	Выход 1 блока простого сравнения (compare)/PWM выход 2
PWM8/CMP8	Выход 2 блока простого сравнения (compare)/PWM выход 2
PWM9/CMP9	Выход 3 блока простого сравнения (compare)/PWM выход 3
T1PWM/T1CMP	Выход сравнения первого таймера (compare)/PWM выход
T2PWM/T2CMP	Выход сравнения второго таймера (compare)/PWM выход
T3PWM/T3CMP	Выход сравнения третьего таймера (compare)/PWM выход
TMRCLK	Вход внешнего тактового сигнала для универсальных таймеров
TMRDIR	Сигнал направления счета таймеров

14.2.1.3 Защита электропитания

Внешнее прерывание формируется, когда сигнал PDPINT установлен в 0. Это прерывание предназначено для безопасного функционирования таких устройств, как силовые преобразователи и двигатели. Если PDPINT не маскирован, все выводы EV устанавливаются в высокоимпедансное состояние аппаратно, сразу после того, как PDPINT установлен в 0. Флаг прерывания соответствующий PDPINT также должен быть установлен при этих условиях; однако, установления не произойдет пока переключение PDPINT не будет уточнено и синхронизировано с внутренним тактовым сигналом процессора. Уточнение и синхронизация имеют задержку от трёх до четырёх тактовых периодов. Если PDPINT не маскирован, флаг удерживает выводы EV в высокоимпедансном состоянии и формирует запрос прерывания к ядру ЦПОС. Поэтому для поддержания выводов в высокоимпедансном состоянии PDPINT должен находиться в низком состоянии более чем четыре периода тактового сигнала. Установление флага не зависит от маскирования PDPINT. Высокоимпедансное состояние выводов устройства сравнения будет оставаться до тех пор пока на выводе PDPINT не произойдет необходимого переключения. PDPINT используется для информирования программы мониторинга двигателя о нарушениях в работе, таких как: выход питающего напряжения за допустимые границы, перегрузка по току, избыточное увеличение температуры и т.п.

14.2.1.4 Регистры EV

Все регистры модуля EV картированы в память данных. Их адреса занимают 64 16-битных слова из 64К слов диапазона адресов памяти данных от 7400h до 743Fh. Регистры обрабатываются программой как ячейки памяти данных и позволяют получать доступ для широкого набора команд ЦПОС. Неопределённые биты регистров EV считаются нулями.

14.2.1.5 Прерывания EV

Прерывания, формируемые модулем EV, распределены на три группы. В EV имеются три регистра EVIFRA, EVIFRB и EVIFRC для флагов трёх групп прерываний. Три группы прерываний связаны с тремя входами прерываний процессора. Каждая группа прерываний EV имеет соответствующий регистр вектора прерывания, EVIFVRx (x = A, B и C), который может быть считан пользовательской программой для получения идентификатора вектора источника прерывания. Каждый источник прерывания имеет уникальный идентификатор вектора.

Флаг прерывания устанавливается, когда событие прерывания (например, совпадение регистра сравнения и GP таймера) сформировано и разрешено. Существует регистр маски прерывания, EVIMRx (x = A, B и C), соответствующий каждой группе прерываний EV. Прерывание маскировано, если соответствующий бит в EVIMRA, EVIMRB или EVIMRC установлен в 0, и не маскировано, если соответствующий бит установлен в 1. Запрос прерывания будет сформирован флагом, если флаг установлен, не маскирован и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе.

Установка и сброс флагов прерываний, тем не менее, не зависят от маскирования соответствующих прерываний. Поэтому флаг прерывания может быть проверен программно для контроля события, когда соответствующее прерывание маскировано. Флаг прерывания может быть сброшен в 0 двумя способами:

– пользовательская программа записывает 1 в соответствующий бит в EVIMRA, EVIMRB или EVIMRC;

– пользовательская программа считывает идентификатор вектора после того, как запрос прерывания, сформированный его группой, был принят.

Идентификатор вектора флага, который имеет высший приоритет среди флагов, установленных в группе, будет загружен в аккумулятор, когда вектор прерывания считывается после того, как запрос прерывания, сформированный его группой, был принят. Нулевое значение будет возвращено, когда регистр вектора прерывания группы прерываний считан и в группе не установлен флаг прерывания. Это предотвращает распознавание потерянных прерываний как прерываний EV.

14.2.2 Адреса регистров EV

Таблицы 63 – 66 показывают адреса регистров EV.

Таблица 63 – Адреса регистров GP таймера

Адрес	Регистр	Описание
7400h	GPTCON	Управляющий регистр таймера общего назначения
7401h	T1CNT	GP таймер 1 счетный регистр
7402h	T1CMPR	GP таймер 1 регистр сравнения
7403h	T1PR	GP таймер 1 регистр периода
7404h	T1CON	GP таймер 1 управляющий регистр
7405h	T2CNT	GP таймер 2 счетный регистр

Окончание таблицы 63

Адрес	Регистр	Описание
7406h	T2CMPR	GP таймер 2 регистр сравнения
7407h	T2PR	GP таймер 2 регистр периода
7408h	T2CON	GP таймер 2 управляющий регистр
7409h	T3CNT	GP таймер 3 счетный регистр
740Ah	T3CMPR	GP таймер 3 регистр сравнения
740Bh	T3PR	GP таймер 3 регистр периода
740Ch	T3CON	GP таймер 3 управляющий регистр

Таблица 64 – Адреса регистров блоков полного и простого сравнения

Адрес	Регистр	Описание
7411h	COMCON	Управляющий регистр сравнения
7413h	ACTR	Операционный управляющий регистр полного сравнения
7414h	SACTR	Операционный управляющий регистр простого сравнения
7415h	DBTCON	Управляющий регистр таймера «мертвого» времени
7417h	CMPR1	Регистры сравнения блока полного сравнения
7418h	CMPR2	
7419h	CMPR3	
741Ah	SCMPR1	Регистры сравнения блока простого сравнения
741Bh	SCMPR2	
741Ch	SCMPR3	

Таблица 65 – Адреса регистров блока захвата и цепи «квадратурной» обработки сигналов импульсного датчика положения

Адрес	Регистр	Описание
7420h	CAPCON	Управляющий регистр захвата
7422h	CAPFIFO	Статусный регистр захвата FIFO
7423h	CAP1FIFO	Двухуровневые FIFO стеки
7424h	CAP2FIFO	
7425h	CAP3FIFO	
7426h	CAP4FIFO	

Таблица 66 – Адреса регистров прерываний EV

Адрес	Регистр	Описание
742Ch	EVIMRA	Регистры масок прерываний
742Dh	EVIMRB	
742Eh	EVIMRC	
742Fh	EVIFRA	Регистры флагов прерываний
7430h	EVIFRB	
7431h	EVIFRC	
7432h	EVIVRA	Регистры векторов прерываний
7433h	EVIVRB	
7434h	EVIVRC	

14.2.3 Таймер общего назначения (GP таймер)

14.2.3.1 Обзор GP таймера общего назначения

В ИМС предусмотрено использование трёх GP таймеров общего назначения в модуле EV. Эти таймеры используются как независимые временные оси в таких приложениях как:

- формирование периода дискретизации/квантования в управляющей системе;
- обеспечение временного масштаба для функционирования блока захвата и цепи «квадратурной» обработки сигналов импульсного датчика положения;
- обеспечение временного масштаба для функционирования блоков полного и простого сравнения и соответствующих PWM цепей для формирования выводов сравнения (compare)/PWM.

14.2.3.1.1 Функциональные блоки GP таймера

На рисунке 51 представлена структурная схема GP таймера. Каждый GP таймер включает в себя:

- Один 16-битный счетчик сложения и вычитания с возможностью чтения и записи (R/W), TxCNT ($x = 1, 2, 3$).
- Один 16-битный регистр сравнения (теневого) с возможностью чтения и записи (R/W), TxCMPR ($x = 1, 2, 3$).
- Один 16-битный регистр периода таймера (теневого) с возможностью чтения и записи (R/W), TxPR ($x = 1, 2, 3$).
- 16-битный управляющий регистр с возможностью чтения и записи (R/W), TxCON ($x = 1, 2, 3$).
- Программируемый делитель частоты, применяемый для деления как внутреннего, так внешнего тактового сигнала.
- Логику управления и прерывания.
- Один вывод сравнения GP таймера, TxPWM/TxCMP.
- Выходную логику.

Другой регистр управления GPTCON определяет операции, производимые GP таймером при различных событиях таймера и указывает направление счёта всех трёх таймеров. GPTCON имеет возможность чтения и записи, тем не менее, запись трёх статусных бит не дает эффекта.




Рисунок 51 – Структурная схема GP таймера (x = 1, 2, 3)

14.2.3.1.2 Входы GP таймера

GP таймер имеет следующие входы:

- Внутренний тактовый сигнал, который поступает непосредственно от ядра и имеющий такую же частоту, как и тактовый сигнал процессора.
- Внешний тактовый сигнал TMRCLK, который имеет максимальную частоту в четверть тактового сигнала процессора.
- Вход направления TMRDIR, используемый GP таймером для задания направления счета в прямом/обратном счетном режиме.
- Сигнал сброса RESET.

К тому же, GP таймер 3 принимает переполнение GP таймера 2 как внутренний тактовый сигнал, когда GP таймер 2 и GP таймер 3 соединены последовательно в 32-битный таймер. Когда GP таймер используется вместе с цепью QEP, то цепь QEP формирует направление счета и тактовый сигнал таймера.

14.2.3.1.3 Выходы GP таймера

GP таймер имеет следующие выходы:

- Выходы сравнения GP таймер TxPWM/TxCMP, $x=1, 2, 3$.
- Сигнал запуска АЦП.
- Сигналы обнуления, переполнения, совпадения при сравнении и совпадении периода к его собственной логике сравнения и к блокам полного и простого сравнения.
- Биты указателя направления счета.

14.2.3.1.4 Управление работой GP таймером

Управление режимом работы GP таймера осуществляется управляющим регистром TxCON. Биты TxCON регистра определяют:

- Какой из шести режимов счета GP таймера используется.
- Используется внешний или внутренний тактовый сигнал.
- Какой из шести масштабирующих множителей для входного тактового сигнала (в диапазоне от 1 до 1/128) используется.
- При каких условиях перезагружается регистр сравнения таймера.
- Разрешено или запрещено использование таймера.
- Разрешена или запрещена операция сравнения GP таймера.
- Определяет ли регистр периода GP таймер 1 или его собственный регистр периода собственный период (только для T2CON и T3CON).
- Должно ли использоваться переполнение GP таймера 2 как собственный тактовый сигнал (только для T3CON).

14.2.3.1.5 Управляющий регистр GP таймером (GPTCON)

Управляющий регистр GPTCON определяет операции, производимые GP таймером при различных событиях таймера, и определяет направление счёта.

14.2.3.1.6 Регистры сравнения GP таймера

Регистр сравнения, связанный с GP таймером, содержит значение, которое постоянно сравнивается со счетчиком GP таймера. Когда происходит совпадение, то на соответствующем выходе сравнения происходит переключение в соответствии с комбинацией битов GPTCON, устанавливается соответствующий флаг прерывания и формируется запрос прерывания к ядру, если прерывание не маскировано и не выполняются никакие другие немаскированные прерывания с более высоким приоритетом в той же группе. Операция сравнения GP таймера может быть разрешена или запрещена соответствующим битом TxCON.

14.2.3.1.7 Регистр периода GP таймера

Значение в регистре периода GP таймера определяет период таймера. Функционирование GP таймера прекращается и удерживается в текущем состоянии, сбрасывается в

0 или начинается счет в обратном направлении, когда происходит совпадение между регистром периода и счетчиком таймера, зависящее от того, какой используется счётный режим.

14.2.3.1.8 Двойная буферизация регистров периода и сравнения GP таймера

Регистры периода и сравнения (TxCMPR и TxPR) GP таймера скрыты. Новое значение может быть записано в один из этих регистров в любое время в течение периода. Однако, новое значение записывается в соответствующий теневой регистр. Для регистра сравнения содержимое теневого регистра загружается в работающий (активный) регистр только когда происходит точное событие таймера, определяемое TxCON. Для регистра периода работающий регистр перезагружен со значением, содержащимся в теневом регистре только когда значение счетного регистра TxCNT равно 0. Условия, при которых регистр сравнения перезагружается, следующие:

- Сразу после того как записан теневой регистр.
- При обнулении, то есть когда значение счётчика GP таймера равно 0.
- При опустошении или совпадении периода, то есть когда значение счётчика равно 0 или когда значение счётчика равно значению регистра периода.

Свойство двойной буферизации регистров периода и сравнения позволяет коду приложения обновлять регистры периода и сравнения в любое время в течение периода для смены периода таймера и ширины PWM для этого периода. Быстрое изменение значения периода таймера в отношении формирования PWM означает быстрое изменение несущей частоты PWM колебаний.

ПРЕДУПРЕЖДЕНИЕ – Регистр периода GP таймера должен быть инициализирован перед тем как счетчик установится в отличное от нуля значение, иначе значение регистра периода останется неизменным до следующего опустошения.

Примечание – Регистр сравнения прозрачен (только что загруженное значение поступает прямо в активный регистр), когда соответствующая операция сравнения запрещена. Это относится ко всем регистрам сравнения в EV.

14.2.3.1.9 Выходы сравнения (compare) GP таймера

Выходы сравнения (compare) GP таймера могут быть определены как установленные в активный высокий уровень, активный низкий уровень, принудительный высокий уровень, принудительный низкий уровень в зависимости от конфигурации бит GPTCON. Выходы изменяются от низкого до высокого (высокого до низкого) уровня при первом совпадении при сравнении, когда оно в активном высоком (низком) уровне. Далее изменяются от высокого до низкого (от низкого до высокого) уровня при втором совпадении сравнения, если GP таймер находится в режимах прямого/обратного счёта или при совпадении периодов, если GP таймер находится в режимах прямого счёта. Вывод сравнения (compare) становится в высокий (низкий) уровень сразу после указания на принудительный высокий (низкий) уровень.

14.2.3.1.10 Направление счета GP таймера

Направление счета всех трёх GP таймеров отражено в соответствующих битах GPTCON во время всех операций таймера:

- 1 отображает прямое направление счета.
- 0 отображает обратное направление счета.

Ввод TMRDIR определяет направление счета, когда GP таймер находится в режиме прямого/обратного счёта. Когда TMRDIR имеет высокий уровень, определён прямой счет; когда TMRDIR имеет низкий уровень, определён обратный счет.

14.2.3.1.11 Тактовый сигнал GP таймера

Источником тактового сигнала GP таймера может быть как внутренний тактовый сигнал процессора, так и внешний сигнал на входе TMRCLK. Частота внешнего тактового сигнала должна быть меньше либо равной четверти частоты тактового сигнала процессора. GP таймер 2 и 3 могут вместе работать как один 32-битный таймер, а также могут использоваться в цепях QEP в режиме прямого/обратного счёта. В этом случае цепи QEP подают на таймер и тактовый сигнал, и направление счета.

Для тактового входа каждого GP таймера предусмотрен широкий диапазон масштабирующих множителей.

14.2.3.1.12 32-битный таймер

Сигнал переполнения GP таймера 2 используется как тактовый вход GP таймера 3, когда GP таймер 2 и GP таймер 3 последовательно соединены в 32-битный таймер. В этом случае счетчик GP таймера 2 будет работать как младшие 16 разрядов 32-битного счетчика. 32-битный таймер, полученный таким образом, может функционировать только в режиме прямого/обратного счёта (см. режимы работы GP таймера) с внешним или с внутренним тактовым сигналом и внешними входами направления. Цепь QEP может также быть выбрана для формирования счетного тактового сигнала и направления счета 32-битного таймера. Регистры периода GP таймера 2 и GP таймера 3 в этом случае соединены последовательно для получения 32-битного регистра периода для 32-битного таймера, пока операция сравнения основана на индивидуальных регистрах сравнения и происходят индивидуальные 16-битные совпадения при сравнении. Опустошение и переполнение 32-битного таймера так же 32-битные.

14.2.3.1.13 Вход тактового сигнала от QEP

Когда выбрана цепь QEP, то она может формировать входной тактовый сигнал и направление счёта для GP таймера 2, GP таймера 3 или GP таймера 2 и GP таймера 3, объединенных вместе как 32-битный таймер в режиме прямого/обратного счёта. Этот входной тактовый сигнал не может быть масштабирован цепью предмасштабирования GP таймера (то есть делитель, выбранного GP таймера, всегда равен 1, если цепь QEP выбрана как источник входного тактового сигнала). К тому же частота сигнала формируемого цепями QEP вчетверо больше частоты каждого входного канала QEP, потому

что и передний и задний фронт обоих входных каналов QEP считаются выбранными таймером. Частота входа QEP должна быть меньше либо равной четверти частоты тактового сигнала процессора.

14.2.3.1.14 Синхронизация GP таймера

GP таймер 2 и GP таймер 3 могут быть индивидуально синхронизированы с GP таймером 1 посредством корректной конфигурации T2CON и T3CON следующими способами:

– Запуск GP таймера 2 или GP таймера 3 осуществляется тем же разрядом управления T1CON, который запускает GP таймер 1.

– Инициализация счетчиков GP таймера 2 и GP таймер 3 различными значениями перед синхронизированным запуском.

– Установление для GP таймера 2 или GP таймера 3 регистров периода через GP таймер 1, как их собственных регистров периода (игнорируя их собственные регистры периода).

Это позволяет получить требуемую синхронизацию между событиями GP таймеров. Как только каждый GP таймер начинает операцию счета со своего текущего значения в счетном регистре, то GP таймер может быть запрограммирован для запуска с известной задержкой после других GP таймеров. Следует отметить, что для синхронизации GP таймера 1 и GP таймера 2 или GP таймера 2 и GP таймера 3 необходимо произвести две записи в T1CON.

14.2.3.1.15 Запуск АЦП с помощью GP таймера

Биты GPTCON могут задавать формирование сигнала запуска АЦП по таким событиям GP таймера как обнуление, совпадение при сравнении или совпадение периода. Это свойство обеспечивает синхронизацию между событиями GP таймера и запуском АЦП без вмешательства ядра процессора.

14.2.3.1.16 Работа GP таймера при его приостановке эмулятором

Биты управляющего регистра GP таймера так же определяют работу GP таймера при его приостановке эмулятором. Эти биты могут быть установлены для разрешения продолжения работы GP таймера, делая возможной внутрисхемную эмуляцию при прерывании от эмулятора. Так же они могут быть установлены для прекращения работы GP таймера немедленно или после завершения текущего счётного периода при появлении прерывания эмулятора.

Приостановка работы ИМС от внутрикристалльного эмулятора возникает, когда тактовый сигнал процессора остановлен эмулятором, например, когда эмулятор встречает точку останова.

14.2.3.1.17 Прерывания GP таймера

Существует 12 флагов прерываний в EVIFRA и EVIFRB для трёх GP таймеров. Каждый GP таймер может формировать 4 прерывания по следующим событиям:

- Переполнение: T_xOFINT (x=1, 2, 3).
- Опустошение: T_xUFINT (x=1, 2, 3).
- Совпадение при сравнении: T_xCINT (x=1, 2, 3).
- Совпадение периода: T_xPINT (x=1, 2, 3).

Событие сравнения (совпадение) таймера происходит, когда содержимое счетчика GP таймера одинаково с содержимым регистра сравнения. Соответствующий флаг прерывания сравнения устанавливается через два периода тактового сигнала после совпадения, если разрешена операция сравнения.

Событие переполнения возникает, когда значение счетчика таймера достигает FFFFh. Событие опустошения возникает, когда значение счетчика таймера достигает 0000h. Так же событие совпадения периода происходит, когда значение счетчика таймера совпадает со значением в регистре периода. Флаги прерываний переполнения, опустошения и совпадения периода таймера устанавливаются через два периода тактового сигнала после появления соответствующего события. Следует отметить, что определения переполнения и опустошения отличаются от общепринятого определения.

14.2.3.2 Операции счета GP таймера

Каждый GP таймер имеет 6 выбираемых режимов работы:

- Режим остановки/удержания.
- Режим одиночного прямого счета.
- Режим продолжительного прямого счета.
- Режим направленного прямого/обратного счета.
- Режим одиночного прямого/обратного счета.
- Режим продолжительного прямого/обратного счета.

Битовая комбинация соответствующего регистра управления таймером T_xCON определяет счётный режим GP таймера. Бит разрешения таймера T_xCON[6] разрешает или запрещает счетную операцию таймера. Когда таймер запрещен, счетная операция останавливается и делитель таймера сбрасывается до x/1. Когда таймер разрешен, таймер начинает считать в соответствии со счётным режимом, выбранным другими битами T_xCON.

14.2.3.2.1 Режим остановки/удержания

Работа GP таймера останавливается и удерживается текущее состояние. Значения счетчика таймера, выхода сравнения (compare) и масштабирующего счетчика остаются неизменными в этом режиме.

14.2.3.2.2 Режим одиночного прямого счета

В этом режиме GP таймер считает в прямом направлении в соответствии с масштабированным входным тактовым сигналом, пока значение счетчика таймера не совпадет со значением в регистре периода. При следующем переднем фронте входного тактового сигнала после совпадения, GP таймер будет сброшен в 0 и заблокирует счетные операции, сбросом бита запрещения таймера, T_xCON[6].

Флаг прерывания периода таймера устанавливается через два периода тактового сигнала после совпадения между счетчиком таймера и регистром периода. Флагом формируется запрос прерывания, если прерывание не маскировано и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе. Сигнал запуска АЦП посылается в модуль АЦП в тоже время, когда устанавливается флаг, если прерывание периода этого таймера было выбрано соответствующими битами в GPTCON для запуска АЦП.

Через два такта после установления GP таймера в 0, устанавливается флаг прерывания опустошения таймера. Флагом формируется запрос прерывания, если прерывание немаскировано и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе. Сигнал запуска АЦП посылается в модуль АЦП в тоже время, когда флаг прерывания опустошения этого таймера был выбран соответствующими битами в GPTCON для запуска АЦП.

Флаг прерывания переполнения устанавливается через два периода тактового сигнала после достижения TxCNT значения FFFFh. Флагом формируется запрос прерывания, если прерывание немаскировано и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе.


Длительность счетного периода в этом режиме составляет (TxPER)+1 периодов масштабированного входного тактового сигнала, если счетчик таймера содержит 0 в начале периода.

Начальное значение GP таймера может быть любым значением между 0h и FFFFh. Когда начальное значение больше значения регистра периода, таймер досчитает до FFFFh, сбросится до 0, будет считать в прямом направлении опять, чтобы закончить период так, как если бы начальное значение счётчика было 0. Когда начальное значение счетчика таймера одинаково со значением регистра периода, таймер установит флаг прерывания периода, сбросится в 0, установит флаг прерывания опустошения и немедленно завершит период. Если начальное значение таймера находится между 0 и содержимым регистра периода, таймер будет считать в прямом направлении до значения периода и продолжит завершать период так, как если бы начальное значение счётчика было равно значению регистра периода.

После окончания периода, работа GP таймера может быть заново начата только программной записью бита разрешения в таймер, TxCON[6].

Бит направления счёта в GPTCON в этом режиме работы должен быть равен 1 для выбранного таймера. В качестве входного тактового сигнала могут использоваться как внешний сигнал, так и внутренний тактовый сигнал процессора. В этом режиме работы GP таймера вход TMRDIR игнорируется. На рисунке 52 показан режим одиночного прямого счета GP таймера.

Следует отметить, что GP таймер начинает счет сразу же после установления TxCON[6]. Это справедливо для каждого счетного режима.



¹⁾ Синхронизация флагов прерывания одинакова во всех счётных режимах

Рисунок 52 – Режим одиночного прямого счета GP таймера ($TxPR = 4 - 1 = 3$)

Пример 1 показывает программу инициализации режима одиночного прямого счета GP таймера 1.

Пример 1 – Программа инициализации режима одиночного прямого счета GP таймера 1

```

;*****
; Эта часть кода инициализирует GP таймер 1 для запуска в режиме *
одиночного прямого счета. Функция сравнения (compare) GP таймера *
также разрешена.
;*****
    LDPK #232                ; DP => Регистры EV
;*****
; Настройка GPTCON
;*****
    SPLK #000000001000001b, GPTCON    ;Установка управления GP
                                        ;таймера

;    |||||
;    FEDCBA9876543210
;
* bits 0-1    01: GP таймер 1 - выход сравнения (compare)
с активным низким уровнем
* bits 2-3    00: GP таймер 2 - выход сравнения (compare)
с принудительным низким уровнем

```

```

* bits 4-5      00:  GP таймер 3 - выход сравнения (compare)
с принудительным низким уровнем
* bit 6        1:   Разрешение выводов сравнения (compare)
                    GP таймера
* bits 7-8     00:  Нет событий запускающих АЦП от GP таймера 1
* bits 9-9     00:  Нет событий запускающих АЦП от GP таймера 2
* bits 10-11   00:  Нет событий запускающих АЦП от GP таймера 3
;*****
; Программирование T1PER и T1CMP *
;*****
    SPLK #05, T1PER      ; Установка периода GP таймера
    SPLK #03, T1CMP     ; Установка сравнения (compare) GP
                        ;таймера
;*****
; Настойка T1CON и запуск GP таймер 1 *
;*****
    SPLK #1000100101000010b, T1CON ;Установка управления GP таймер3
;
;   ||||||||||||||||
;   FEDCBA9876543210
;
* bit 0        0:   Использование собственного периода (PR)
* bit 1        1:   Разрешение сравнения (compare) GP таймера
* bits 2-3     00:  Загрузка регистра сравнения GP таймера
при опустошении
* bits 4-5     00:  Выбор внутреннего тактового сигнала (CLK)
* bit 6        1:   Разрешение операций счета
* bit 7        0:   Использование собственного разрешения (ENABLE)
* bits 8-10    001: Делитель = /2
* bits 11-13   001: Одиночный прямой счет
* bit 14       0:   SOFT = 0
* bit 15       1:   FREE = 1

```

14.2.3.2.3 Режим продолжительного прямого счета

Работа GP таймера в этом режиме похожа на режим одиночного прямого счета, повторяющийся каждый раз, когда таймер сбрасывается до 0. В этом режиме GP таймер считает в прямом направлении, в соответствии с масштабированным входным тактовым сигналом, пока значение счетчика таймера не совпадет со значением в регистре периода. Далее происходит сброс до 0 и начинается другой счётный период.

Длительность счетного периода в этом режиме составляет (TxPER)+1 периодов масштабированного входного тактового сигнала, исключая первый период. Длительность первого периода такова, как если бы счетчик таймера был в 0 при начале счёта.

Начальное значение GP таймера может быть любым значением между 0h и FFFFh. Когда начальное значение больше значения регистра периода, таймер досчитает до FFFFh, сбросится до 0, будет считать в прямом направлении опять, чтобы закончить период, так как если бы начальное значение счётчика было 0. Когда начальное значение счетчика таймера одинаково со значением регистра периода, таймер установит флаг прерывания периода, сбросится до 0, установит флаг прерывания опустошения, а затем

продолжит операцию, так как если бы начальное значение счётчика было 0. Если начальное значение таймера находится между 0 и содержимым регистра периода, таймер будет считать в прямом направлении до значения периода и продолжит завершать период, так как если бы начальное значение счётчика было равно значению регистра периода.

Флаги прерываний периода, опустошения и переполнения, прерывания и соответствующие действия формируются по соответственным совпадениям, так же как они формируются в режиме одиночного прямого счета.

Бит направления счёта в GPTCON равен 1 для таймера в этом режиме работы. В качестве входного тактового сигнала может использоваться внешний сигнал или внутренний тактовый сигнал процессора. В этом режиме работы GP таймера вход TMRDIR игнорируется. На рисунке 53 показан режим продолжительного прямого счета GP таймера.

Режим непрерывного прямого счета GP таймера очень важен для формирования запускаемых фронтом или асинхронных сигналов PWM и выборки периодов во многих системах управления перемещением и двигателями.




Рисунок 53 – Режим непрерывного прямого счета GP таймера ($TxPR = 2$ или 3)

Как показано на рисунке 53, ни один тактовый период не потерян с момента достижения таймером значения регистра периода до времени начала следующего счетного периода.

Пример 2 показывает программу инициализации режима продолжительного прямого счета GP таймера 1.

Пример 2 – Программа инициализации режима продолжительного прямого счета GP таймера 1

```

;*****
; Эта часть кода инициализирует GP таймер 1 для запуска в режиме про-
; должительного прямого счета. Функция сравнения (compare) GP таймера
; так же разрешена. Начальное значение счетчика FFFEH. *
;*****

```

```

;*****
LDPK #232 ; DP => Регистры EV
;*****
; Программирование T1CON без запуска GP таймера 1 *
;*****
SPLK #1000000101000010b, T1CON ; Установка управления GP
;таймера 3
;
| | | | | | | | | | | | | | | |
; FEDCBA9876543210
;
* bit 0 0: Использование собственного периода PR
* bit 1 1: Разрешение сравнения (compare) GP таймера
* bits 2-3 00: Загрузка регистра сравнения GP таймера при
опустошении
* bits 4-5 00: Выбор внутреннего тактового сигнала CLK
* bit 6 1: Разрешение операций счета
* bit 7 0: Использование собственного разрешения ENABLE
* bits 8-10 001: Делитель = /2
* bits 11-13 000: Режим остановки и удержания
* bit 14 0: SOFT = 0
* bit 15 1: FREE = 1
;*****
; Программирование GPTCON
;*****
SPLK #0000000001101010b, GPTCON ;Установка управления GP
;таймера
;
| | | | | | | | | | | | | | | |
; FEDCBA9876543210
;
* bits 0-1 10: GP таймера 1 выход сравнения (compare) с активным
высоким уровнем
* bits 2-3 10: GP таймера 2 выход сравнения (compare) с активным
высоким уровнем
* bits 4-5 10: GP таймера 3 выход сравнения (compare) с активным
высоким уровнем
* bit 6 1: Разрешение выводов сравнения (compare) GP таймера
* bits 7-8 00: Нет GP таймера 1 событий запускающих АЦП
* bits 9-10 00: Нет GP таймера 2 событий запускающих АЦП
* bits 11-12 00: Нет GP таймера 3 событий запускающих АЦП
;*****
; Формирование T1PER T1CMP и T1CNT *
;*****
SPLK #05, T1PER ;Установление периода GP таймера
SPLK #03, T1CMP ;Установление сравнения (compare) GP
;таймера
SPLK #0FFFEh, T1CNT ;Установление счетчика GP таймера
;*****
; Запуск GP таймера *
;*****

```

```

;*****
SPLK #1001000101000010b, T1CON ;Установка управления GP таймера 3
;   |||||||||||||||
;   FEDCBA9876543210
;
* bit 0      0:   Использование собственного периода PR
* bit 1      1:   Разрешение сравнения (compare) GP таймера
* bits 2-3   00:  Загрузка регистра сравнения GP таймера при
                  опустошении
* bits 4-5   00:  Выбор внутреннего тактового сигнала CLK
* bit 6      1:   Разрешение операций счета
* bit 7      0:   Использование собственного разрешения ENABLE
* bits 8-10  001: Делитель = /2
* bits 11-13 010: Продолжительный прямой счет
* bit 14     0:   SOFT = 0
* bit 15     1:   FREE = 1

```

14.2.3.2.4 Режим направленного прямого/обратного счета

В режиме направленного прямого/обратного счета - GP таймер будет считать в прямом или в обратном направлении в соответствии с масштабированным тактовым сигналом и входом TMRDIR. Когда вход TMRDIR удерживается в высоком состоянии, то GP таймер будет считать в прямом направлении, до тех пор пока его значение не достигнет значения, равного значению в регистре периода или FFFFh. Когда значение таймера сравняется со значением его регистра периода или FFFFh, и если вход TMRDIR удерживается в высоком состоянии, то таймер будет удерживаться в этом состоянии. Когда вывод TMRDIR удерживается в низком состоянии, то GP таймер будет считать в обратном направлении, до тех пор пока его значение не достигнет значения 0. Когда значение таймера равно 0, если вход TMRDIR удерживается в низком состоянии, таймер будет удерживаться в состоянии 0.

Начальное значение таймера может быть любым значением между 0000h и FFFFh. Когда начальное значение счетчика таймера больше значения регистра периода, и TMRDIR удерживается в высоком состоянии, таймер досчитает в прямом направлении до FFFFh и будет удерживаться в этом состоянии. Или, если TMRDIR удерживается в низком состоянии, то таймер начнет счет в обратном направлении до тех пор, пока его значение не достигнет значения регистра периода, и продолжит счёт так, как если бы начальное значение счётчика было равно значению регистра периода. Когда начальное значение счетчика таймера одинаково со значением регистра периода, таймер будет удерживаться в этом значении при высоком уровне TMRDIR или будет считать в обратном направлении с этого значения – при низком TMRDIR.

Если флаги прерываний периода, обнуления и переполнения, прерывания и соответствующие действия формируются по соответствующим событиям, так же как они формируются в режиме одиночного прямого счета.

Задержка между изменением TMRDIR и изменением направления счета составляет два периода тактового сигнала процессора после окончания текущего вычисления (то есть после окончания текущего предмасштабированного счетного периода).

Направление счета таймера в этом режиме работы отражается значением соответствующего бита (бит индикации направления) в GPTCON: 1 означает счёт в прямом направлении, 0 означает счёт в обратном направлении. В качестве входного тактового сигнала может использоваться как внешний сигнал, так и внутренний тактовый сигнал процессора. На рисунке 54 показан режим направленного прямого/обратного счета GP таймера.




Рисунок 54 – Режим направленного прямого/обратного счета с коэффициентом масштабирования 1 и $TxPR = 3$

Режим направленного прямого/обратного счета может использоваться с цепями QEP в модуле EV. В этом случае цепи QEP обеспечивают и счётный тактовый сигнал, и задают направление счёта для таймера. Этот режим работы также может быть использован для хронометража появления внешних событий в системах управления перемещением/двигателями и электроникой для управления силовыми приводами. Однако, не произойдёт никакого переключения на выходах сравнения (compare) соответствующих модулей сравнения (включая сравнение GP таймера, полное и простое сравнение), которые используют GP таймер в этом режиме как свой временной масштаб.

Пример 3 показывает программу инициализации режима направленного прямого/обратного счета GP таймера 1.

Пример 3 – Программа инициализации режима направленного прямого/обратного счета GP таймера 1

```
;*****
; Эта часть кода инициализирует GP таймер 1 для запуска в режиме на-
; правленного прямого/обратного счета. Функция сравнения (compare) GP
; таймера так же разрешена, однако это не оказывает никакого действия
; на выводы сравнения (compare). *
;*****
LDPK #232                               ; DP => Регистры EV
;*****
; Программирование GPTCON
;*****
```

```

;*****
SPLK #0000000001101010b, GPTCON ;Установка управления GP
;таймера
;
;      |||||||||||||||
;      FEDCBA9876543210
;
* bits 0-1    10: GP таймер 1 - выход сравнения (compare) с активным
                высоким уровнем
* bits 2-3    10: GP таймер 2 - выход сравнения (compare) с активным
                высоким уровнем
* bits 4-5    10: GP таймер 3 - выход сравнения (compare) с активным
                высоким уровнем
* bit 6       1: Разрешение выводов сравнения (compare) GP таймера
* bits 7-8    00: Нет событий запускающих АЦП от GP таймера 1
* bits 9-10   00: Нет событий запускающих АЦП от GP таймера 2
* bits 11-12  00: Нет событий запускающих АЦП от GP таймера 3
;*****
; Программирование T1PER и T1CMP *
;*****
SPLK #05, T1PER ; Установка периода GP таймера
SPLK #03, T1CMP ; Установка сравнения (compare) GP таймера
;*****
; Запуск GP таймера *
;*****
SPLK #1001100001010010b, T1CON ;Установка управления GP
;таймера 3
;
;      |||||||||||||||
;      FEDCBA9876543210
;
* bit 0       0: Использование собственного периода PR
* bit 1       1: Разрешение сравнения (compare) GP таймера
* bits 2-3    00: Загрузка регистра сравнения GP таймера при
                опустошении
* bits 4-5    00: Выбор внутреннего тактового сигнала CLK
* bit 6       1: Разрешение операций счета
* bit 7       0: Использование собственного разрешения ENABLE
* bits 8-10   001: Делитель = /1
* bits 11-13  010: Направленный прямой/обратный счёт
* bit 14      0: SOFT = 0
* bit 15      1: FREE = 1

```

14.2.3.2.5 Режим одиночного прямого/обратного счета

В этом режиме GP таймер считает в прямом направлении в соответствии с масштабированным входным тактовым сигналом до значения в его регистре периода. Затем он изменит своё направление счёта на обратное, пока его значение не достигнет 0. Когда таймер достигает 0, он сбрасывает TxCON[6] и свой масштабирующий счетчик, останавливает счёт и удерживается в текущем состоянии.

Длительность периода в этом режиме составляет $2 \times (TxPR)$ периодов масштабированного входного тактового сигнала, если значение счетчика таймера равно 0.

Начальное значение GP таймера может быть любым значением между 0h и FFFFh. Когда начальное значение больше значения регистра периода, таймер досчитает до FFFFh, сбросится до 0 и продолжит счёт, так как если бы начальное значение счётчика было 0. Когда начальное значение счетчика таймера одинаково со значением регистра периода, таймер досчитает до 0 и завершит период. Если начальное значение таймера находится между 0 и содержимым регистра периода, таймер будет считать в прямом направлении до значения периода и продолжит завершать период, так как если бы начальное значение счётчика было равно значению регистра периода.

Флаги прерываний периода, обнуления и переполнения устанавливаются, а прерывания и связанные с ними действия формируются по соответствующим событиям, подобные тому, как они формируются в режиме одиночного прямого счета. Следует отметить, однако, что событие периода возникает, когда происходит совпадение между счетчиком таймера и регистром периода, т. е. в середине счетного периода.

После завершения работы в этом режиме GP таймера его очередной запуск может быть осуществлен только программной записью 1 в TxCON[6]. Бит индикации направления в GPTCON равен 1 при счёте в прямом направлении и равен 0 при счёте в обратном направлении. В качестве входного тактового сигнала может использоваться как внешний сигнал, так и внутренний тактовый сигнал процессора. В этом режиме работы GP таймера вход TMRDIR игнорируется.

На рисунке 55 показан режим одиночного прямого/обратного счета GP таймера. Пример 4 показывает программу инициализации режима одиночного прямого/обратного счета GP таймера 1.




Рисунок 55 – Режим одиночного прямого/обратного счета ($TxPR = 3$)

Пример 4 – Программа инициализации режима одиночного прямого/обратного счета GP таймера 1

```

;*****
; Эта часть кода инициализирует GP таймер 1 для запуска в режиме оди-
ночного прямого/обратного счета. Функция сравнения (compare) GP тай-
мера так же разрешена. *
;*****
L    DPK #232                ; DP => Регистры EV
;*****

```

```

;*****
; Формирование GPTCON
;*****
    SPLK #0000000001000001b, GPTCON ;Установка управления GP таймера
;    ||| ||| ||| ||| |||
;    FEDCBA9876543210
;
* bits 0-1    01: GP таймер 1 выход сравнения (compare) с активным
низким уровнем
* bits 2-3    00: GP таймер 2 выход сравнения (compare) с принудитель-
ным низким уровнем
* bits 4-5    00: GP таймер 3 выход сравнения (compare) с принудитель-
ным низким уровнем
* bit 6       1: Разрешение выводов сравнения (compare) GP таймера
* bits 7-8    00: Нет событий запускающих АЦП от GP таймера 1
* bits 9-9    00: Нет событий запускающих АЦП от GP таймера 2
* bits 10-11 00: Нет событий запускающих АЦП от GP таймера 3
;*****
; Формирование T1PER и T1CMP *
;*****
    SPLK #05, T1PER      ;Установление периода GP таймера
    SPLK #03, T1CMP      ;Установление сравнения (compare) GP
                        ;таймера
;*****
; Формирование T1CON и запуск GP таймера 1 *
;*****
    SPLK #1000100101000010b, T1CON ;Установка управления GP
                        ;таймера 3
;
;    ||| ||| ||| ||| |||
;    FEDCBA9876543210
;
* bit 0       0:    Использование собственного периода PR
* bit 1       1:    Разрешение сравнения (compare) GP таймера
* bits 2-3    00:   Загрузка регистра сравнения GP таймера при
опустошении
* bits 4-5    00:   Выбор внутреннего тактового сигнала CLK
* bit 6       1:    Разрешение операций счета
* bit 7       0:    Использование собственного разрешения ENABLE
* bits 8-10   001:  Делитель = /2
* bits 11-13 001:  Одиночный прямой счет
* bit 14      0:    SOFT = 0
* bit 15      1:    FREE = 1

```

14.2.3.2.6 Режим продолжительного прямого/обратного счета

Работа GP таймера в этом режиме похожа на режим одиночного прямого/обратного счета, повторяющийся каждый раз, когда таймер сбрасывается до 0. Как только запущена работа в этом режиме, не требуется никакого аппаратного или программного вмешательства для повторения счетного периода.

Длительность периода в этом режиме составляет $2 \times (TxPR)$ периодов масштабированного входного тактового сигнала, исключая первый период. Длительность первого периода такова, как если бы счетчик таймера был в 0 при начале счёта.

Начальное значение GP таймера может быть любым значением между 0h и FFFFh. Когда начальное значение больше значения регистра периода, таймер досчитает до FFFFh, сбросится до 0, будет считать в прямом направлении опять, чтобы закончить период, так как если бы начальное значение счётчика было 0. Когда начальное значение счётчика таймера одинаково со значением регистра периода, таймер досчитает до 0, а затем продолжит операцию, так как если бы начальное значение счётчика было 0. Если начальное значение таймера находится между 0 и содержимым регистра периода, таймер будет считать в прямом направлении до значения периода и продолжит завершать период, так как если бы начальное значение счётчика было равно значению регистра периода.

Флаги прерываний периода, обнуления и переполнения, а также прерывания и связанные с ними действия формируются по соответствующим событиям подобно тому, как они формируются в режиме одиночного прямого счета.

Для этого режима работы таймера бит направления счёта в GPTCON равен 1 при прямом направлении счёта и 0 при обратном направлении счёта. В качестве входного тактового сигнала может использоваться как внешний сигнал, так и внутренний тактовый сигнал процессора. В этом режиме работы таймера ввод TMRDIR игнорируется. На рисунке 56 показан режим непрерывного прямого/обратного счёта GP таймера.




Рисунок 56 – Режим продолжительного прямого/обратного счёта GP таймера ($TxPR = 3$ или 2)

Режим продолжительного прямого/обратного счёта очень важен для формирования центрированных или симметричных сигналов PWM, получаемых во многих системах управления перемещением/двигателями и электроникой для управления силовыми приводами.

Пример 5 показывает программу инициализации режима непрерывного прямого/обратного счёта GP таймера 1.

Пример 5 – Программа инициализации режима продолжительного прямого/обратного счета GP таймера 1

```

;*****
; Эта часть кода инициализирует GP таймера 1 для запуска в режиме
продолжительного прямого/обратного счета. Функция сравнения GP тайме-
ра так же разрешена. *
;*****
    LDPK #232                ; DP => Регистры EV
;*****
; Формирование GPTCON
;*****
    SPLK #000000000111111b, GPTCON ;Установка управления GP таймера
;
;      |||||||||||||||
;      FEDCBA9876543210
;
* bits 0-1    01: GP таймера 1 выход сравнения (compare) с
                принудительным высоким уровнем
* bits 2-3    00: GP таймера 2 выход сравнения (compare) с
                принудительным высоким уровнем
* bits 4-5    00: GP таймер 3 выход сравнения (compare) с
                принудительным высоким уровнем
* bit 6       1: Разрешение выводов сравнения (compare) GP таймера
* bits 7-8    00: Нет событий запускающих АЦП от GP таймера 1
* bits 9-9    00: Нет событий запускающих АЦП от GP таймера 2
* bits 10-11  00: Нет событий запускающих АЦП от GP таймера 3
;*****
; Формирование T1PER и T1CMP *
;*****
    SPLK #05, T1PER        ; Установка периода GP таймера
    SPLK #03, T1CMP        ; Установление сравнения (compare) GP
                            ;таймера
;*****
; Формирование T1CON и запуск GP таймера 1 *
;*****
    SPLK #101010000100000b, T1CON ;Установка управления GP
                                    ;таймера 3
;
;      |||||||||||||||
;      FEDCBA9876543210
;
* bit 0  0:   Использование собственного периода PR
* bit 1  0:   Запрещение сравнения(compare) GP таймером
* bits 2-3  00: Загрузка регистра сравнения GP таймера при обнулении
* bits 4-5  00: Выбор внутреннего тактового сигнала CLK
* bit 6  1:   Разрешение операций счета
* bit 7  0:   Использование собственного разрешения ENABLE
* bits 8-10 000: Делитель = /1
* bits 11-13 010: Продолжительный прямой/обратный счет
* bit 14  0:   SOFT = 0
* bit 15  1:   FREE = 1

```

14.2.3.3 Операции сравнения (compare) GP таймером

Каждый GP таймер имеет соответствующий регистр сравнения TxCMPR и вывод сравнения (compare)/PWM TxPWM/TxCMP. Значение счетчика GP таймера постоянно сравнивается со значением в соответствующем регистре сравнения.

Совпадение при сравнении происходит, когда значение счетчика таймера совпадает со значением в регистре сравнения. Операция сравнения разрешается установкой в 1 бита TxCON[1]. Если операция разрешена, то при совпадении при сравнении происходит следующее:

- флаг прерывания сравнения этого таймера устанавливается через два тактовых периода после совпадения;

- если GP таймер находится не в режиме прямого/обратного счёта, переключение происходит на соответствующем выходе сравнения(compare)/PWM в соответствии с конфигурацией бит в GPTCON, через один тактовый период после совпадения;

- если флаг прерывания сравнения был выбран соответствующими битами GPTCON для запуска АЦП, сигнал запуска АЦП формируется одновременно с установлением флага прерывания.

Запрос прерывания к ядру формируется флагом прерывания сравнения, если прерывание не маскировано и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе.

14.2.3.3.1 Переключение сравнения(compare)/PWM

Выход переключения сравнения(compare)/PWM управляется генератором ассиметричных и симметричных сигналов и соответствующей выходной логикой, и зависит от следующего:

- состояния битов в GPTCON;
- в каком счетном режиме находится таймер;
- направления счёта, когда используется режим одиночного или продолжительного прямого/обратного счёта.

14.2.3.3.2 Генератор ассиметричных/симметричных сигналов

Генератор ассиметричных/симметричных сигналов формирует ассиметричные или симметричные сигналы сравнения(compare)/PWM, основанные на том, в каком режиме счёта находится GP таймер.

14.2.3.3.3 Формирование ассиметричных сигналов

Ассиметричные сигналы (см. рисунок 57) формируются, когда GP таймер находится в режимах одиночного или продолжительного прямого/обратного счёта. Когда GP таймер находится в этих двух режимах, выход генератора сигналов изменяется в следующем порядке:

- 0 перед началом операции счёта;
- остается неизменным пока не произойдет совпадение при сравнении;

- переключается в момент совпадения при сравнении;
- остается неизменным до конца периода;
- сбрасывается до 0 в конце периода при совпадении периодов, если новое значение сравнения для этого периода не равно 0.

Выход будет равен 1 в течение всего периода, если значение сравнения 0 в начале периода. Выход не будет сброшен до 0, если новое значение сравнения для этого периода равно 0. Это важно, потому что это позволяет формировать PWM сигналы с (0 - 100) % коэффициентом заполнения без сбоев. Выход равен 0 в течение всего периода, если значение сравнения больше значения регистра периода. Выход будет равен 1 в течение одного периода масштабированного входного тактового сигнала, если компарируемая величина равна значению в регистре периода.

Характеристикой ассиметричных сигналов сравнения(compare)/PWM является то, что изменения в значении регистра сравнения оказывают влияние только на один фронт сигнала сравнения(compare)/PWM.




Рисунок 57 – Выход сравнения(compare)/PWM в режиме прямого счёта GP таймера

14.2.3.3.4 Формирование симметричных сигналов

Симметричные сигналы (см. рисунок 58) формируются, когда GP таймер находится в режимах одиночного или продолжительного прямого/обратного счёта. Когда GP таймер находится в этих двух режимах, выход генератора сигналов изменяется в следующем порядке:

- 0 перед началом операции счёта;
- остается неизменным пока не произойдет первое совпадение при сравнении;
- переключается в момент первого совпадения при сравнении;
- остается неизменным до следующего совпадения при сравнении;
- переключается в момент следующего совпадения при сравнении;
- остается неизменным до конца периода;
- сбрасывается до 0 в конце периода при совпадении периодов, если новое значение сравнения для этого периода не равно 0.

Выход устанавливается в 1 в начале периода и будет оставаться 1 до следующего совпадения при сравнении, если значение сравнения было 0 в начале периода. После первого переключения выход будет оставаться неизменным до конца периода, если значение сравнения будет 0 до следующей половины периода. Когда это происходит, выход не будет сброшен до 0, если новое значение сравнения для этого периода всё ещё равно 0. Это делается для обеспечения формирования PWM сигналов с (0 – 100) % коэффициентом заполнения без сбоев. Первое переключение не произойдёт, если значение сравнения больше или равно значению в регистре периода в первую половину периода. Эта ошибка выходного переключения, часто являющаяся результатом ошибки вычислений в подпрограмме, будет исправлена в конце периода потому, что выход будет сброшен до 0, пока новое значение сравнения для этого периода не станет 0; в этом случае выход останется 1, что снова установит генератор сигналов в корректное состояние.

Примечание – Выходная логика определяет полярность всех выходов.




Рисунок 58 – Выход сравнения(compare)/PWM в режиме прямого/обратного счёта GP таймера

14.2.3.3.5 Выходная логика

Наличие выходной логики является дальнейшим условием для формирования конечных выходов сравнения(compare)/PWM в генераторе сигналов для управления различными типами силовых устройств. Выходы сравнения(compare)/PWM могут быть определены как установленные в активный высокий уровень, активный низкий уровень, принудительный высокий уровень, принудительный низкий уровень в зависимости от состояния битов в GPTCON.

Полярность выходов сравнения(compare)/PWM одинакова с полярностью соответствующих выходов генератора ассиметричных/симметричных сигналов, когда выход сравнения(compare)/PWM установлен в активный высокий уровень.

Полярность выходов сравнения(compare)/PWM противоположна полярности на соответствующих выходах генератора ассиметричных/симметричных сигналов, когда выход сравнения(compare)/PWM установлен в активный низкий уровень.

Выход сравнения(compare)/PWM устанавливается в 1 (или 0) сразу после того, как установятся соответствующие биты в GPTCON, и последовательность бит определит принудительный высокий (низкий) уровень выхода сравнения(compare)/PWM.

В итоге, при нормальном режиме счёта (при условии, что сравнение разрешено) переключение выхода сравнения (compare)/PWM GP таймера для одиночного и непрерывного вариантов прямого счета происходит в соответствии с таблицей 67. Для одиночного и непрерывного прямого/обратного вариантов – в соответствии с таблицей 68.

Установка высокого активного уровня – устанавливает активный уровень высоким, а установка низкого уровня – устанавливает активный уровень низким. Установка низкого активного уровня – устанавливает активные уровни с точностью до наоборот.

Формирование ассиметричных/симметричных сигналов, основанное на счётном режиме таймера и выходной логике, так же применимо для блоков полного и простого сравнения.

Таблица 67 – Выход сравнения (compare) GP таймера в режимах одиночного прямого и продолжительного прямого счета

Время в периоде	Состояние выхода сравнения (compare)
Перед совпадением при сравнении	Пассивный уровень
При совпадении при сравнении	Установление активного уровня
При совпадении периода	Установление пассивного уровня

Таблица 68 – Выход сравнения (compare) GP таймера в режимах одиночного прямого/обратного и продолжительного прямого/обратного счета

Время в периоде	Состояние выхода сравнения (compare)
Перед первым совпадением при сравнении	Пассивный уровень
При первом совпадении при сравнении	Установление активного уровня
При втором совпадении при сравнении	Установление пассивного уровня
После второго совпадения при сравнении	Пассивный уровень

Все выходы сравнения(compare)/PWM устанавливаются в высокоимпедансное состояние, когда происходит одно из следующих событий:

- GPTCON[6] программно установлен в 0;
- PDPINT в низком уровне и не маскировано;
- происходит какое либо событие сброса.

14.2.3.3.6 Выход сравнения в режиме направленного прямого/обратного счета

Когда GP таймер находится в режиме направленного прямого/обратного счета, на его выходе сравнения не происходит никаких переключений. Также не происходит переключений на выходах сравнения (compare), связанных с блоками полного сравнения, когда GP таймер 1 в режиме направленного прямого/обратного счета; не происходит переключений на выходах сравнения (compare) связанных с блоками простого сравнения, когда GP таймер выбран как временная ось для блоков простого сравнения в режиме направленного прямого/обратного счета. Установление флагов прерывания сравнения и

формирование запросов прерывания сравнения не влияют на то, в каком счётном режиме находится GP таймер.

14.2.3.3.7 Вычисление активного/пассивного счёта времени

Для режимов прямого счёта значение регистра сравнения представляет собой время, прошедшее между началом периода и появлением первого совпадения при сравнении, что является длиной пассивной фазы. Это время равно периоду масштабированного тактового сигнала с коэффициентом, содержащимся в TxCMPR. Поэтому длина активной фазы (ширина выходного сигнала) получается из $(TxPR) - (TxCMPR) + 1$ циклов масштабированного входного тактового сигнала.

Для режимов прямого/обратного счёта регистр сравнения может иметь различное значение - от значения при обратном счете, до значения при прямом счете. Длина активной фазы, то есть, ширина выходного импульса для режимов прямого/обратного счёта, таким образом, получается из $(TxPR) - (TxCMPR)_{up} + (TxPR) - (TxCMPR)_{dn}$ циклов масштабированного входного тактового сигнала, где $(TxCMPR)_{up}$ значение сравнения при прямом счете и $(TxCMPR)_{dn}$ значение сравнения при обратном счете.

Когда значение в TxCMPR равно 0, выход сравнения (compare) GP таймера будет активным в течение всего периода, если таймер находится в прямом счётном режиме. Для режимов прямого/обратного счёта выход сравнения (compare) будет активным в начале периода, если $(TxCMPR)_{up}$ равен 0. Выход останется активным до конца периода, если $(TxCMPR)_{dn}$ так же равен 0.

Длина активной фазы (ширина выходного импульса) будет равна 0, когда значение TxCMPR больше, чем значение TxPR, для прямых счётных режимов. Для режимов прямого/обратного счёта, первое переключение будет потеряно, когда значение $(TxCMPR)_{up}$ больше или равно значению (TxPR). Также, следующее переключение будет потеряно, когда значение $(TxCMPR)_{dn}$ больше или равно значению (TxPR). Выход сравнения (compare) GP таймера будет пассивным в течение всего периода, если оба значения $(TxCMPR)_{up}$ и $(TxCMPR)_{dn}$ больше или равны значению (TxPR) для режимов прямого/обратного счёта.

На рисунке 57 показана операция сравнения GP таймера в режимах прямого счёта. На рисунке 58 показана операция сравнения GP таймера в режиме прямого/обратного счёта.

14.2.3.4 Управляющие регистры GP таймера (TxCON и GPTCON)

Адреса регистров даны в таблице 63. Описание битов управляющих регистров GP таймера TxCON и GPTCON показано на рисунках 59 и 60 соответственно.

14.2.3.4.1 Управляющий регистр GP таймера T_xCON (x = 1, 2 и 3)

15	14	13	12	11	10	9	8
Free	Soft	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMR	SELT1PR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 59 – Управляющий регистр GP таймера T_xCON (x = 1, 2 и 3)

- Биты 15-14 Free, Soft. Биты контроля эмуляции
 00 = Немедленная остановка при временной остановке для эмуляции
 01 = Остановка после завершения текущего периода таймера при временной остановке для эмуляции
 10 = Временная остановка для эмуляции не влияет на работу
 11 = Временная остановка для эмуляции не влияет на работу
- Биты 13-11 TMODE2 – TMODE0. Выбор режима счёта
 000 = Остановка/удержание
 001 = Режим одиночного прямого счёта
 010 = Режим продолжительного прямого счёта
 011 = Режим направленного прямого/обратного счёта
 100 = Режим одиночного прямого/обратного счёта
 101 = Режим продолжительного прямого/обратного счёта
 110 = Зарезервировано. Результат непредсказуем
 111 = Зарезервировано. Результат непредсказуем
- Биты 10-8 TPS2 – TPS0. Делитель частоты входного тактового сигнала
 000 = x/1
 001 = x/2
 010 = x/4
 011 = x/8
 100 = x/16
 101 = x/32
 110 = x/64
 111 = x/128
 x = частота тактового сигнала процессора
- Бит 7 TSWT1. Запуск таймера с помощью бита разрешения GP таймера 1. Этот бит зарезервирован в T1CON.
 0 = Использование собственного бита TENABLE.
 1 = Использование бита TENABLE, содержащегося в T1CON, для разрешения и запрещения работы, игнорируя собственный бит TENABLE.

- Бит 6 TENABLE. Разрешение таймера. В режимах одиночного прямого и прямого/обратного счета этот бит устанавливается таймером в 0 после завершения периода работы.
0 = Запрещение работы таймера, таймер устанавливается в режим удержания и счетчик делителя сбрасывается.
1 = Разрешение работы таймера.
- Биты 5-4 TCLKS1, TCLKS0. Выбор источника тактового сигнала
00 = Внутренний
01 = Внешний
10 = Переполнение от GP таймера 2. Применимо только для T3CON, когда GP таймер 2 и GP таймер 3 соединены каскадно в 32-битный таймер; зарезервировано в T1CON и T2CON; ILLEGAL, если SELT1PR=1.
11 = Цепь QEP. Применимо только для T2CON и T3CON; зарезервировано в T1CON; ILLEGAL, если SELT1PR=1.
ILLEGAL означает непредсказуемость результата.
- Биты 3-2 TCLD1, TCLD0. Условия перезагрузки активного регистра сравнения таймера
00 = Когда значение счетчика равно 0
01 = Когда значение счетчика равно 0 или равно значению регистра периода
10 = Немедленно
11 = Зарезервировано
- Бит 1 TECMR. Разрешение сравнения таймера
0 = Запрещение операций сравнения таймера
1 = Разрешение операций сравнения таймера
- Бит 0 SELT1PR. Выбор регистра периода. Этот бит зарезервирован в T1CON.
0 = Использование собственного регистра периода
1 = Использование T1PR как регистр периода, игнорируя собственный регистр периода.

Примечание – Синхронизация нескольких GP таймеров. Требуются две последовательные записи в T1CON для обеспечения синхронизации нескольких GP таймеров, когда T1CON[6] используется для разрешения GP таймера 2 или таймера 3:

- 1 Формирование всех остальных бит установкой T1CON[6] в 0.
- 2 Разрешение GP таймер1 и, соответственно, разрешение GP таймера 2 или GP таймера 2 и GP таймера 3 установкой T1CON[6] в 1.

14.2.3.4.2 Управляющий регистр GP таймера (GPTCON)

15	14	13	12-11	10-9	8-7	
T3STAT	T2STAT	T1STAT	T3TOADC	T2TOADC	T1TOADC	
R-1	R-1	R-1	RW-0	RW-0	RW-0	
6		5-4		3-2		1-0
TCOMP OE		T3PIN		T2PIN		T1PIN
RW-0		RW-0		RW-0		RW-0

R – доступ чтения, W – доступ записи, -n – значение после сброса

Рисунок 60 – Управляющий регистр GP таймера (GPTCON) – адрес 7400h

- Бит 15 T3STAT. Состояние GP таймера 3. Только чтение
0 = Счет в обратном направлении
1 = Счет в прямом направлении
- Бит 14 T2STAT. Состояние GP таймера 2. Только чтение
0 = Счет в обратном направлении
1 = Счет в прямом направлении
- Бит 13 T1STAT. Состояние GP таймера 1. Только чтение
0 = Счет в обратном направлении
1 = Счет в прямом направлении
- Биты 12-11 T3TOADC. Запуск АЦП событием GP таймера 3.
00 = Нет событий запускающих АЦП
01 = Установка флага прерывания при обнулении. Запуск АЦП.
10 = Установка флага прерывания для периода. Запуск АЦП.
11 = Установка флага прерывания при сравнении. Запуск АЦП.
- Биты 10-9 T2TOADC. Запуск АЦП событием GP таймера 2.
00 = Нет событий запускающих АЦП
01 = Установка флага прерывания при обнулении. Запуск АЦП.
10 = Установка флага прерывания для периода. Запуск АЦП.
11 = Установка флага прерывания при сравнении. Запуск АЦП.
- Биты 8-7 T1TOADC. Запуск АЦП событием GP таймера 1.
00 = Нет событий запускающих АЦП
01 = Установка флага прерывания при обнулении. Запуск АЦП.
10 = Установка флага прерывания для периода. Запуск АЦП.
11 = Установка флага прерывания при сравнении. Запуск АЦП.
- Бит 6 TCOMP OE. Разрешение выхода сравнения (compare). Активный PDPINT записывает 0 в этот бит
0 = Запрещение выходов сравнения (compare) всех трёх GP таймеров (все три выхода сравнения (compare) устанавливаются в высокоимпедансное состояние).
1 = Разрешение выходов сравнения (compare) всех трёх GP таймеров

Биты 5-4	T3PIN. Полярность выходов сравнения (compare) GP таймера 3. 00 = Принудительный низкий уровень 01 = Активный низкий уровень 10 = Активный высокий уровень 11 = Принудительный высокий уровень
Биты 3-2	T2PIN. Полярность выходов сравнения (compare) GP таймера 2. 00 = Принудительный низкий уровень 01 = Активный низкий уровень 10 = Активный высокий уровень 11 = Принудительный высокий уровень
Биты 1-0	T1PIN. Полярность выходов сравнения (compare) GP таймера 1. 00 = Принудительный низкий уровень 01 = Активный низкий уровень 10 = Активный высокий уровень 11 = Принудительный высокий уровень

14.2.3.5 Формирование выходов сравнения (compare) и PWM с помощью GP таймера

Каждый GP таймер может быть независимо использован для обеспечения выходного канала сравнения (compare) или PWM. Таким образом, GP таймер может формировать до трёх выходов сравнения (compare) или PWM.

14.2.3.5.1 Операция сравнения (compare)

Для формирования выхода сравнения (compare) должен быть выбран соответствующий режим работы GP таймера. Эта процедура заключается в следующем:

- Установление TxCMPR в соответствии с тем, когда ожидается возникновение события сравнения.
- Установление GPTCON из условия, чтобы произошло требуемое переключение на выходе сравнения (compare) при совпадении при сравнении.
- Загрузка TxPR с требуемым значением периода, если нужно.
- Загрузка TxCNT с требуемым начальным значением счетчика, если нужно.
- Установление TxCON для определения счётного режима и источника тактового сигнала и запуска работы.

14.2.3.5.2 Операции PWM

Для формирования выхода PWM с помощью GP таймера может быть выбран продолжительный прямой или прямой/обратный режим счета. Запускаемые фронтом или асимметричные PWM сигналы формируются, когда выбран режим продолжительного прямого счёта. Центрированные или симметричные PWM сигналы формируются, когда выбран режим продолжительного прямого/обратного счёта. Для установки GP таймера для этой операции нужно произвести следующие операции:

- Установка TxPR в соответствии с требуемым периодом (несущей) PWM.

– Установка TxCON для задания счетного режима и источника тактового сигнала, и запуск работы.

– Загрузка TxCMPR значениями, соответствующими рассчитываемой в режиме онлайн ширине (коэффициенту заполнения) PWM сигналов.

Значение периода получено делением требуемого периода PWM на период входного тактового сигнала GP таймера, и вычитанием единицы из полученного значения, когда для формирования ассиметричных PWM сигналов выбран режим продолжительного прямого счёта. Когда для формирования симметричных PWM сигналов выбран режим продолжительного прямого/обратного счёта, это значение получается делением дважды требуемого периода PWM на период входного тактового сигнала GP .

Во время выполнения этих операций регистр сравнения GP таймера постоянно обновляется вновь определенными значениями сравнения в соответствии с вновь определенными коэффициентами заполнения.

На рисунках 57 и 58 показаны примеры ассиметричных и симметричных PWM сигналов, которые могут формироваться GP таймером.

14.2.3.6 Сброс GP таймера

Когда появляется событие сброса, происходит следующее:

– Все биты регистра GP таймера, исключая бит индикации направления счёта GP TCON, сбрасываются в 0; таким образом, работа всех GP таймеров запрещена. Все биты индикации направления счёта устанавливаются в 1.

– Все флаги прерываний сбрасываются в 0.

– Все биты масок прерываний таймера сбрасываются в 0; таким образом, все прерывания от GP таймера маскированы.

– Все выходы сравнения (compare) GP таймера устанавливаются в высокоимпедансное состояние.

14.2.4 Блоки сравнения

В модуле EV существуют три блока полного сравнения и три блока простого сравнения. Каждый блок полного сравнения имеет два соответствующих выхода сравнения (compare)/PWM. Каждый блок простого сравнения имеет один соответствующий выход сравнения (compare)/PWM. Временная ось для блоков полного сравнения обеспечивается GP таймером 1. Временная ось для блоков простого сравнения обеспечивается GP таймером 1 или GP таймером 2.

14.2.4.1 Блоки простого сравнения

Три блока простого сравнения содержат:

– Три 16-битных регистра сравнения (SCMPRx, x = 1, 2, 3), все с соответствующим теньевым регистром, (R/W).

– Один регистр управления сравнением (COMCON), общий с блоками полного сравнения, (R/W).

–Один 16-битный операционный регистр управления (SACTR), с соответствующим теневым регистром, (R/W).

–Три генератора ассиметричных/симметричных сигналов.

–Три выхода сравнения(compare)/PWM (третье состояние), PWM_y/CMP_y (y = 7, 8, 9) один на каждый блок простого сравнения, с программируемой полярностью.

–Логику сравнения и прерывания.

Работа трёх блоков простого сравнения одинакова с операцией сравнения GP таймера, исключая следующее:

–Временная ось для блоков простого сравнения обеспечивается GP таймер 1 или GP таймером 2.

–Разрешение и запрещение операции простого сравнения, разрешение и запрещение выходов простого сравнения, состояние, когда (активный) регистр простого сравнения обновлён, и выбор временной оси для операции простого сравнения управляются соответствующими битами в COMCON.

–Поведение выходов сравнения блоков простого сравнения описывается индивидуально соответственными битами в операционном управляющем регистре простого сравнения SACTR.

На рисунке 61 показана структурная схема блоков простого сравнения.



Рисунок 61 – Структурная схема блоков простого сравнения (x = 1, 2, 3; y = 7, 8, 9)

Синхронизация выходов простого сравнения (compare) одинакова с синхронизацией выходов сравнения (compare) GP таймера. Существует флаг прерывания для каждого блока простого сравнения. Установка флагов прерываний простого сравнения и форми-

рование запросов прерываний простого сравнения так же одинакова с операциями сравнения GP таймера.

14.2.4.2 Блоки полного сравнения

Три блока полного сравнения включают в себя:

- Три 16-битных регистра сравнения (CMPRx, $x = 1, 2, 3$), все с соответствующим теневым регистром, (R/W).

- Один регистр управления сравнением (COMCON), (R/W).

- Один 16-битный операционный регистр управления (ACTR), с соответствующим теневым регистром, (R/W).

- Шесть выходов сравнения(compare)/PWM (третье состояние), PWM_y/CMP_y ($y = 1, 2, 3, 4, 5, 6$). один на каждый блок простого сравнения, с программируемой полярностью.

- Логику управления и прерывания.

Структурная схема блока полного сравнения показана на рисунке 62.




Рисунок 62 – Структурная схема блоков полного сравнения ($x = 1, 2, 3; y = 1, 3, 5$)

Временная ось для блоков полного сравнения и соответствующих цепей PWM обеспечивается GP таймером 1. GP таймер 1 может находиться в любом из своих шести счётных режимов, когда разрешена операция сравнения. Однако, на выходах сравнения (compare) не происходит переключения, когда GP таймер 1 находится в прямом/обратном счётном режиме.

14.2.4.2.1 Входы/выходы полного сравнения (compare)

Входами блока полного сравнения (compare) являются:

- Управляющие сигналы от регистров управления.

- Сигналы GP таймера 1 (T1CNT), его опустошения и совпадения периода.
- Сигнал сброса.

Выходом блоков полного сравнения (compare) является сигнал совпадения при сравнении. Если операция сравнения разрешена, этот сигнал совпадения устанавливает флаг прерывания и обуславливает переключения на двух выходах, соответствующих блоку полного сравнения.

14.2.4.2.2 Режимы работы полного сравнения

Режим работы блоков полного сравнения описывается битами в COMCON. Эти биты определяют:

- Разрешена ли операция сравнения.
- Разрешены ли выходы полного сравнения.
- Условие, при котором регистры полного сравнения обновляются значениями, содержащимися в их теневых регистрах.
- Условие, при котором операционный управляющий регистр обновляется значением, содержащимся в его теневом регистре.
- Разрешен ли режим пространственного вектора PWM.
- Находится ли каждый блок полного сравнения в режиме сравнения (compare) или PWM.

Три блока полного сравнения могут находиться в одном из двух режимов работы: режим сравнения (compare) или режим PWM. Биты в COMCON определяют, в каком режиме работы находится каждый блок полного сравнения.

14.2.4.2.3 Режим сравнения (compare)

Когда выбран режим сравнения (compare) и сравнение разрешено, значение счетчика GP таймера 1 постоянно сравнивается со значением, содержащимся в регистре сравнения. Когда происходит совпадение, на двух выходах блока сравнения (compare) возникнет переключение в соответствии с битами в операционном управляющем регистре (ACTR). Биты в ACTR могут индивидуально определять каждый выход как удержание, сброс, установление или переключение в случае совпадения при сравнении. Флаг прерывания сравнения, соответствующий блоку полного сравнения, устанавливается, когда происходит совпадение при сравнении между GP таймером 1 и регистром сравнения этого блока, и сравнение разрешено. Запрос прерывания к ядру формируется флагом прерывания сравнения, если прерывание не маскировано и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе. Синхронизация выходных переключений, установка флагов прерывания и формирование запросов прерываний одинаковы с теми же операциями в режиме сравнения (compare) GP таймера. Выходы блоков полного сравнения в режиме сравнения (compare) являются объектами преобразования выходной логики.

14.2.4.2.4 Режим PWM

Каждый блок полного сравнения может быть индивидуально установлен в режим PWM. Работа блоков полного сравнения в этом режиме одинакова работой в режиме сравнения (compare) GP таймера за исключением того, что блоки полного сравнения управляются различными управляющими регистрами, и выходы полного сравнения (compare)/PWM являются объектами преобразования блоками «мертвого» времени и логикой пространственного вектора PWM.

14.2.4.2.5 Установка регистра для операции полного сравнения

Порядок установки регистра для операции полного сравнения следующий:

- установка T1PR;
- установка ACTR;
- инициализация CMPRx;
- установка COMCON;
- установка T1CON.

Следует отметить, что во многих случаях COMCON требует двух записей для обеспечения полярности PWM выходов.

14.2.4.3 Регистры блоков сравнения

Адреса регистров, соответствующих блокам полного и простого сравнения и цепям PWM, даны в таблице 64.

14.2.4.3.1 Управляющий регистр сравнения (COMCON)

Функционирование блоков полного и простого сравнения управляется 16-битным управляющим регистром сравнения (COMCON). Описание бит COMCON показано на рисунке 63. COMCON имеет доступ чтения и записи и картирован в память данных.

15	14	13	12	11	10	9	8
CENABLE	CLD1	CLD0	SVENABLE	ACTRD1	ACTRD0	FCOMP0E	SCOMP0E
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
SELTMR	SCLD1	SCLD0	SACTRD1	SACTRD0	SELCMP3	SELCMP2	SELCMP1
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 63 – Управляющий регистр (COMCON) – адрес 7411h

- Бит 15 CENABLE. Разрешение сравнения.
0 = Запрещение операции сравнения. Все теньевые регистры (CMPRx, SCMPRx, ACTR, SACTR) становятся прозрачными.
1 = Разрешение операции сравнения

- Биты 14-13 CLD1, CLD0. Условие перезагрузки регистра полного сравнения CMPRx
 00 = Когда T1CON = 0 (то есть, при опустошении)
 01 = Когда T1CON = 0 или T1CON = T1PR (то есть, при опустошении или совпадении периода).
 10 = Немедленно
 11 = Зарезервировано. Результат непредсказуем.
- Бит 12 SVENABLE. Разрешение режима пространственного вектора PWM. В режиме пространственного вектора PWM все шесть выходов полного сравнения (compare) являются выходами PWM. SVENABLE = 1 подменяет биты 0, 1 и 2 в COMCON.
 0 = Запрещение режима пространственного вектора PWM.
 1 = Разрешение режима пространственного вектора PWM.
- Биты 11-10 ASTRDL1, ASTRDL0. Условие перезагрузки операционного регистра полного сравнения ASTR.
 00 = Когда T1CNT = 0 (то есть, при опустошении)
 01 = Когда T1CNT = 0 или T1CNT = T1PR (то есть, при опустошении или совпадении периода).
 10 = Немедленно
 11 = Зарезервировано. Результат непредсказуем.
- Бит 9 FCOMPOE. Выход разрешения полного сравнения. Активный PDPINT очищает этот бит до 0.
 0 = Выводы полного сравнения становятся в высокоимпедансное состояние, таким образом, они запрещены.
 1 = Выводы полного сравнения не становятся в высокоимпедансное состояние, таким образом, они разрешены.
- Бит 8 SCOMPOE. Выход разрешения простого сравнения. Активный PDPINT очищает этот бит до 0.
 0 = Выводы простого сравнения становятся в высокоимпедансное состояние, таким образом, они запрещены.
 1 = Выводы простого сравнения не становятся в высокоимпедансное состояние, таким образом, они разрешены.
- Бит 7 SELTMR. Выбор временной базы простого сравнения.
 0 = GP таймер1
 1 = GP таймер2
- Биты 6-5 SCLD1, SCLD0. Условие перезагрузки регистра простого сравнения SCMPRx
 00 = Когда TycNT = 0 (y = 1 или 2 в соответствии с SELTMR).
 01 = Когда TycNT = 0 или TycNT = T1PR.
 10 = Немедленно.
 11 = Зарезервировано. Результат непредсказуем.

- Биты 4-3 SACTRDL1, SACTRDL0. Условие перезагрузки операционного регистра простого сравнения SACTR.
00 = Когда TuCNT = 0 (y = 1 или 2 в соответствии с SELTMR).
01 = Когда TuCNT = 0 или TuCNT = T1PR.
10 = Немедленно.
11 = Зарезервировано. Результат непредсказуем.
- Бит 2 SELCMP3. Выбор режима для PWM6/CMP6 и PWM5/CMP5 (для блока полного сравнения 3)
0 = Режим сравнения (compare)
1 = Режим PWM
- Бит 1 SELCMP2. Выбор режима для PWM4/CMP4 и PWM3/CMP3 (для блока полного сравнения 2)
0 = Режим сравнения (compare)
1 = Режим PWM
- Бит 0 SELCMP1. Выбор режима для PWM2/CMP2 и PWM1/CMP1 (для блока полного сравнения 1)
0 = Режим сравнения (compare)
1 = Режим PWM

Примечание – Требуется две последовательные записи в COMCON для обеспечения правильной работы блоков полного сравнения в режиме PWM:

1 Разрешение режима PWM без разрешения операции сравнения (compare).

2 Разрешение операции сравнения (compare) установкой COMCON[15] в 1 без изменения других разрядов.

Пример 6 показывает программирование COMCON.

Пример 6 – Блоки полного сравнения в режиме PWM

```
;*****
; Формирование регистра COMCON *
;*****
SPLK #0100101101010111B, COMCON ; Нужны две записи в COMCON
SPLK #1100101101010111B, COMCON ; для правильной работы.
      |||||||||
      FEDCBA9876543210
; bit 15      1:  Разрешение PWM.
; bit 14-13   10: Загрузка сравнения (compare) немедленно.
; bit 12      0:  Запрещение пространственного вектора.
; bit 11-10   10: Загрузка ASTR немедленно.
; bit 9       1:  PWM определяется ASTR.
; bit 8       1:  PWM определяется SACTR.
; bit 7       0:  Простое сравнение соответствующее GP таймер2.
; bit 6-5     10: Загрузка SCMPR немедленно.
; bit 4-3     10: Загрузка SACTR немедленно.
; bit 2       1:  CMP6/5 разрешен.
; bit 1       1:  CMP4/3 разрешен.
; bit 0       1:  CMP2/1 разрешен.
```

14.2.4.3.2 Операционный управляющий регистр полного сравнения (ACTR)

Биты в операционном управляющем регистре полного сравнения (ACTR) управляют действиями, которые происходят в каждом из шести выводов сравнения (compare) (PWMx/CMPx, x = 1–6) при событии сравнения, в обоих режимах сравнения (compare) и PWM, если операция сравнения (compare) разрешена COMCON[15]. ACTR имеет двойную буферизацию. Условие, при котором ACTR перезагружается, определяется битами в COMCON. ACTR так же содержит биты SVRDIR, D2, D1, и D0, необходимые для операции пространственного вектора PWM. Описание бит ACTR показано на рисунке 64.

15	14	13	12	11	10	9	8
SVRDIR	D2	D1	D0	CMP6ACT1	CMP6ACT0	CMP5ACT1	CMP5ACT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
CMP4ACT1	CMP4ACT0	CMP3ACT1	CMP3ACT0	CMP2ACT1	CMP2ACT0	CMP1ACT1	CMP1ACT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 64 – Операционный управляющий регистр полного сравнения (ACTR) – адрес 7413h

- Бит 15 SVRDIR. Направление вращения пространственного вектора PWM. Используется только при формировании выхода пространственного вектора PWM
 0 = Положительное (против часовой стрелки)
 1 = Отрицательное (по часовой стрелке)
- Биты 14-12 D2 – D0. Основные биты пространственного вектора. Используются только при формировании выхода пространственного вектора PWM
- Биты 11-10 CMP6ACT1, CMP6ACT0. Действие на выводе полного сравнения (compare) 6, PWM6/CMP6.
- | | Режим сравнения (compare) | Режим PWM |
|----|---------------------------|--------------------------------|
| 00 | Удержание | Принудительный низкий уровень |
| 01 | Сброс | Активный низкий уровень |
| 10 | Установка | Активный высокий уровень |
| 11 | Переключение | Принудительный высокий уровень |
- Биты 9-8 CMP5ACT1, CMP5ACT0. Действие на выводе полного сравнения (compare) 5, PWM5/CMP5.
- | | Режим сравнения (compare) | Режим PWM |
|----|---------------------------|--------------------------------|
| 00 | Удержание | Принудительный низкий уровень |
| 01 | Сброс | Активный низкий уровень |
| 10 | Установка | Активный высокий уровень |
| 11 | Переключение | Принудительный высокий уровень |

Биты 7-6	CMP4ACT1, CMP4ACT0. Действие на выходе полного сравнения (compare) 4, PWM4/CMP4.	
	Режим (compare)	сравнения Режим PWM
	00	Удержание Принудительный низкий уровень
	01	Сброс Активный низкий уровень
	10	Установка Активный высокий уровень
	11	Переключение Принудительный высокий уровень
Биты 5-4	CMP3ACT1, CMP3ACT0. Действие на выходе полного сравнения (compare) 3, PWM3/CMP3.	
	Режим (compare)	сравнения Режим PWM
	00	Удержание Принудительный низкий уровень
	01	Сброс Активный низкий уровень
	10	Установка Активный высокий уровень
	11	Переключение Принудительный высокий уровень
Биты 3-2	CMP2ACT1, CMP2ACT0. Действие на выходе полного сравнения (compare) 2, PWM2/CMP2.	
	Режим (compare)	сравнения Режим PWM
	00	Удержание Принудительный низкий уровень
	01	Сброс Активный низкий уровень
	10	Установка Активный высокий уровень
	11	Переключение Принудительный высокий уровень
Биты 1-0	CMP1ACT1, CMP1ACT0. Действие на выходе полного сравнения (compare) 1, PWM1/CMP1.	
	Режим (compare)	сравнения Режим PWM
	00	Удержание Принудительный низкий уровень
	01	Сброс Активный низкий уровень
	10	Установка Активный высокий уровень
	11	Переключение Принудительный высокий уровень

14.2.4.3.3 Операционный управляющий регистр простого сравнения (SACTR)

Действия выводов простого сравнения (compare) при событиях сравнения описываются 16-битным операционным управляющий регистром простого сравнения (SACTR). Описание бит SACTR показано на рисунке 65. SACTR имеет двойную буферизацию. Условие, при котором SACTR перезагружается, определяется битами в COMCON.

15-8						
Зарезервировано						
7-6	5	4	3	2	1	0
	SCMP3ACT1	SCMP3ACT0	SCMP2ACT1	SCMP2ACT0	SCMP1ACT1	SCMP1ACT0
	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 65 – Операционный управляющий регистр простого сравнения (SACTR) – адрес 7414h

- Биты 15-6 Зарезервированы. Читаются как 0, запись не возможна.
- Биты 5-4 SCMP3ACT1, SCMP3ACT0. Действие на выводе 3 простого сравнения (compare), PWM9/CMP9.
00 = Принудительный низкий уровень
01 = Активный низкий уровень
10 = Активный высокий уровень
11 = Принудительный высокий уровень
- Биты 3-2 SCMP2ACT1, SCMP2ACT0. Действие на выводе 2 простого сравнения (compare), PWM8/CMP8.
00 = Принудительный низкий уровень
01 = Активный низкий уровень
10 = Активный высокий уровень
11 = Принудительный высокий уровень
- Биты 1-0 SCMP1ACT1, SCMP1ACT0. Действие на выводе 1 простого сравнения (compare), PWM7/CMP7.
00 = Принудительный низкий уровень
01 = Активный низкий уровень
10 = Активный высокий уровень
11 = Принудительный высокий уровень

14.2.4.4 Прерывания блока сравнения

Существует маскируемый флаг прерывания для каждого блока сравнения в EVI-FRA и EVIFRC. Флаг прерывания блока сравнения устанавливается через два такта после совпадения при сравнении, если разрешена операция сравнения (compare). Запрос прерывания будет сформирован флагом, если флаг установлен, не маскирован, и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе.

14.2.4.5 Сброс блока сравнения

Когда происходит какое либо событие сброса, все регистры, связанные с блоками сравнения, сбрасываются в 0, и все выходы сравнения (compare) переходят в высокоимпедансное состояние.

14.2.5 Цепи PWM, связанные с блоками полного сравнения

Цепи PWM, связанные с блоками полного сравнения, позволяют им формировать 6 выходных каналов PWM с программируемым «мертвым» временем и выходной полярностью. Структурная схема цепей PWM показана на рисунке 66. Она состоит из следующих функциональных блоков:

- Генераторы ассиметричных/симметричных сигналов.
- Программируемый блок «мертвого» времени.
- Выходная логика.
- Пространственный вектор (Space vector SV) конечного автомата PWM.

Генераторы ассиметричных/симметричных сигналов одинаковы с генераторами GP таймера и блоков простого сравнения, поэтому здесь они не будут описаны. Блоки «мертвого» времени и выходная логика описаны ниже. Пространственный вектор конечного автомата PWM и способы формирования пространственного вектора PWM описаны далее в этом подразделе.




Рисунок 66 – Структурная схема цепей PWM

Цепи PWM предназначены для минимизации издержек производительности процессора и вмешательства пользователя в формирование PWM сигналов, используемых в приложениях управления движением и двигателями. Формирование PWM с помощью блоков полного сравнения и связанных цепей PWM управляется следующими управляющими регистрами: T1CON, COMCON, ACTR и DBTCON.

14.2.5.1 Возможность формирования PWM с помощью EV

Возможность формирования PWM с помощью EV заключается в следующем:

- Наличие 9 независимых выводов PWM.
- Программируемое «мертвое» время для выходных пар PWM, связанных с блоками полного сравнения, от 0 до 2048 тактовых периодов, 102,4 мкс, если период тактового сигнала равен 50 нс.
- Минимальная длительность «мертвого» времени в одном тактовом периоде.
- Минимальная ширина и минимальный инкремент/декремент ширины сигнала PWM в одном тактовом периоде.
- 16-битное максимальное разрешение PWM.
- Оперативное изменение несущей частоты PWM (регистры периода с двойной буферизацией).
- Оперативное изменение ширины импульса PWM (регистры сравнения с двойной буферизацией).
- Прерывание защиты электропитания.
- Программируемое формирование ассиметричных, симметричных сигналов и сигналов SV PWM.
- Минимальные издержки производительности процессора благодаря автоперезагрузке регистров периода и сравнения.

14.2.5.2 Программируемый блок «мертвого» времени

Особенности программируемого блока «мертвого» времени:

- один 16-битный управляющий регистр «мертвого» времени, DBTCON (R/W);
- один делитель входного тактового сигнала: x/1, x/2, x/4, x/8;
- входной тактовый сигнал процессора;
- три 8-битных счетчика в обратном направлении;
- логика управления.

14.2.5.2.1 Управляющий регистр таймера «мертвого» времени (DBTCON)

Функционирование блока «мертвого» времени управляется регистром таймера «мертвого» времени (DBTCON). Описание бит DBTCON показано на рисунке 67.

15	14	13	12	11	10	9	8
DBT7	DBT6	DBT5	DBT4	DBT3	DBT2	DBT1	DBT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2-0		
EDBT3	EDBT2	EDBT1	DBTPS1	DBTPS0			
RW-0	RW-0	RW-0	RW-0	RW-0			

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 67 – Управляющий регистр таймера «мертвого» времени (DBTCON) – адрес 7415h

Биты 15-8	DBT7 (MSB)–DBT0 (LSB). Период таймера «мертвого» времени. Эти биты описывают значение периода трёх 8-битных таймеров «мертвого» времени.
Бит 7	EDBT3. Разрешение таймера «мертвого» времени 3 (для выводов PWM5/CMP5 и PWM6/CMP6 блока полного сравнения 3). 0 = Запрещено 1 = Разрешено
Бит 6	EDBT2. Разрешение таймера «мертвого» времени 2 (для выводов PWM3/CMP3 и PWM4/CMP4 блока полного сравнения 2). 0 = Запрещено 1 = Разрешено
Бит 5	EDBT1. Разрешение таймера «мертвого» времени 1 (для выводов PWM1/CMP1 и PWM2/CMP2 блока полного сравнения 1). 0 = Запрещено 1 = Разрешено
Биты 4-3	DBTPS1, DBTPS0. Делитель таймера «мертвого» времени. 000 = x/1 001 = x/2 010 = x/4 011 = x/8 x = частота тактового сигнала процессора
Биты 2-0	Зарезервированы. При чтении – нули; запись не имеет эффекта.

14.2.5.2.2 Входы и выходы блока «мертвого» времени

Входами блока «мертвого» времени являются РН1, РН2, и РН3 от генераторов асимметричных/симметричных сигналов блоков полного сравнения (compare) 1, 2 и 3 соответственно.

Выходами блока «мертвого» времени являются DTPH1, DTPH1_, DTPH2, DTPH2_, DTPH3, и DTPH3_, соответствующие РН1, РН2, и РН3.

14.2.5.2.3 Формирование «мертвого» времени

Для каждого входного сигнала РНх формируются два выходных сигнала DTPHх и DTPHх_. Когда блок «мертвого» времени не разрешен для блока сравнения и его связанного выхода, два сигнала будут одинаковыми. Когда блок «мертвого» времени разрешен для блока сравнения, фронты переключения двух сигналов будут разделены временным интервалом, называемым «мертвым» временем. Этот временной интервал определяется битами DBTCON. Примем значение в DBTCON[15-8] за m и значение в DBTCON[4-3] соответственно делителю x/p. Таким образом, значение «мертвого» времени будет равно $p*m$ тактового сигнала процессора.

Таблица 69 показывает «мертвое» время, формируемое типичной комбинацией бит в DBTCON. Значения основаны на периоде работы в 50 нс. На рисунке 68 представлена структурная схема логики «мертвого» времени для одного блока полного сравнения. На рисунке 69 представлены сигналы формирующие «мертвое» время.




Рисунок 68 – Структурная схема блока «мертвого» времени (x = 1, 2 или 3)

Таблица 69 – Пример формирования «мертвого» времени

DBT7–DBT0 (m) (DBTCON[15–8])	DBTPS1–DBTPS0 (p) (DBTCON[4–3])			
	11(P = 8), мкс	10(P = 4), мкс	01(P = 2), мкс	00(P = 1), мкс
00h	0	0	0	0
01h	0,40	0,20	0,10	0,05
02h	0,80	0,40	0,20	0,10
03h	1,20	0,60	0,30	0,15
04h	1,60	0,80	0,40	0,20
05h	2,00	1,00	0,50	0,25
06h	2,40	1,20	0,60	0,30
07h	2,80	1,40	0,70	0,35
08h	3,20	1,60	0,80	0,40




Рисунок 69 – Сигналы, формирующие «мертвое» время

14.2.5.2.4 Другие важные особенности блоков «мертвого» времени

Блок «мертвого» времени предназначен для предотвращения перекрытия между периодами включения устройств верхнего и нижнего уровней, управляемых двумя выходами сравнения(compare)/PWM, связанными с каждым блоком полного сравнения, во время любой рабочей ситуации, включая ситуации, когда пользователь загружает значение «мертвого» времени больше, чем рабочий цикл, и когда коэффициент заполнения 100 % или 0 %. Как результат, выходы сравнения(compare) /PWM, связанные с блоком полного сравнения, не сбрасываются до пассивного состояния в конце периода, когда «мертвое» время разрешено для блока полного сравнения.

«Мертвое» время запрещено, когда блок полного сравнения находится в режиме сравнения (compare).

Пример 7 показывает программу инициализации для блоков полного сравнения для симметричных PWM сигналов при активированном блоке «мертвого» времени.

Пример 7 – Программа инициализации для формирования «мертвого» времени

```

;*****
; Эта часть кода инициализирует симметричные PWM с «мертвым» временем
;*****
    LDPK #232                ; DP => Регистры EV
;*****
; Формирование ASTR
;*****
    SPLK #0000011001100110b, ASTR    ; Управление GP таймером
;
;          | | | | | | | | | | | | | |
;          FEDCBA9876543210
;
* bit 15      0      Направление вращения SV (здесь не используется)
* bits 12-14 000     Биты SV (здесь не используется)
* bits 10-11 01      PWM6 активный низкий уровень
* bits 8-9    10      PWM5 активный высокий уровень
* bits 6-7    01      PWM4 активный низкий уровень
* bits 4-5    10      PWM3 активный высокий уровень
* bits 2-3    01      PWM2 активный низкий уровень
* bits 0-1    10      PWM1 активный высокий уровень
;*****

```

```

;*****
; Формирование DBTCON
;*****
    SPLK #0000010111100000b, DBTCON      ; Управление таймером
    ;          ||| ||| ||| ||| |||
    ;          FEDCBA9876543210
;
* bits 8-15 101: 5 периодов «мертвого» времени
* bit 7      1:   Разрешение «мертвого» времени для PWM 5/6
* bit 6      1:   Разрешение «мертвого» времени для PWM 3/4
* bit 5      1:   Разрешение «мертвого» времени для PWM 1/2
* bits 3-4   00:  Делитель таймера для блока «мертвого» времени
* bits 0-2   000: Зарезервировано
;*****
; Инициализация регистров сравнения
;*****
    SPLK #0008h, CMPR1
    SPLK #000Ch, CMPR2
    SPLK #0011h, CMPR3
;*****
; Инициализация регистра T1PER
;*****
    SPLK #0014h, T1PER

```

14.2.5.3 Выходная логика

Схемы выходной логики определяют полярность и/или действие, которое должно быть произведено в случае совпадения при сравнении для выходов PWM_x/CMP_x, где $x = 1-9$. Выходы, связанные с каждым блоком полного сравнения, могут быть определены как установленные в активный низкий уровень, активный высокий уровень, принудительный низкий уровень, принудительный высокий уровень, когда блок полного сравнения находится в режиме PWM. Они могут быть установлены в удержание, установку, сброс или переключение, когда блок полного сравнения находится в режиме сравнения (compare). Полярность и/или действие выходов полного и простого сравнения(compare)/PWM могут быть запрограммированы необходимым значением бита в ACTR и SACTR. Шесть выводов полного сравнения(compare)/PWM и три вывода простого сравнения(compare)/PWM могут быть установлены в высокоимпедансное состояние любым из следующих вариантов:

- Программный сброс битов COMCON[9] и COMCON[8] соответственно.
- Аппаратная установка PDPINT в низкое состояние, когда PDPINT не маскирован.
- Появление какого-либо события сброса.

Активный PDPINT (когда разрешен) и системный сброс подменяют биты в COMCON, ACTR и SACTR.

На рисунке 70 представлена структурная схема цепей выходной логики. Входами выходной логики для блоков полного и простого сравнения являются:

– DTRN1, DTRN1_, DTRN2, DTRN2_, DTRN3 и DTRN3_ от блока «мертвого» времени и сигналов совпадения при полном сравнении.

–Выходы от генератора асимметричных/симметричных сигналов блоков простого сравнения.

–Биты ACTR и SACTR.

–PDPINT и сброс.

Выходами выходной логики для блоков полного и простого сравнения являются PWM_x/CMP_x, где x = 1–9.




Рисунок 70 – Структурная схема выходной логики (x = 1, 2 или 3; y = 1, 2, 3, 4, 5 или 6)

14.2.6 Формирование PWM сигналов с помощью блоков сравнения и цепей PWM

14.2.6.1 Сигналы PWM

Сигналы с широтно-импульсной модуляцией (PWM) представляют собой последовательность импульсов с изменяющейся длительностью. Импульсы распределены на определенном количестве периодов фиксированной длины таким образом, что на каждый период приходится один импульс. Фиксированный период называется периодом PWM (несущей), его обратное значение - частотой PWM (несущей). Ширина импульсов PWM

определяется или модулируется от импульса к импульсу в соответствии с другой последовательностью требуемых значений, модулирующим сигналом.

В системах управления двигателем PWM сигналы используются для управления временем включения и выключения устройств переключения питания, которые переносят требуемый ток и энергию на обмотки двигателя (см. рисунок 73). Форма и частота фазного тока и количество энергии, переносимой на обмотки двигателя, управляют требуемой скоростью и крутящим моментом двигателя. В этом случае управляющее напряжение или ток, приложенный к двигателю, являются модулирующими сигналами. Частота модулирующего сигнала обычно намного меньше несущей частоты PWM.

14.2.6.1.1 Формирование PWM сигналов

Для формирования PWM сигнала требуется соответствующий таймер для повторения счетного периода, который одинаков с периодом PWM. Регистр сравнения используется для удержания модулирующих значений. Значение регистра сравнения постоянно сравнивается со значением счетчика таймера. Когда значения совпадают, происходит переключение (от низкого до высокого или от высокого до низкого) на соответствующем выходе. Когда происходит второе совпадение между значениями или при достижении конца периода таймера, происходит другое переключение (от высокого до низкого или от низкого до высокого) на соответствующем выходе. В этом случае выходной сигнал формируется тем, чья длительность включения (или выключения) пропорциональна значению в регистре сравнения. Этот процесс повторяется для каждого периода таймера с различными (модулирующими) значениями в регистре сравнения. В результате на соответствующем выходе формируется PWM сигнал.

14.2.6.1.2 «Мертвое» время

Во многих приложениях управления движением/двигателем и силовой электроники два (верхнее и/или нижнее) силовых устройства соединены последовательно на одной шине преобразователя питания, и периоды включения этих двух устройств не должны пересекаться друг с другом для предотвращения сквозного короткого замыкания. Таким образом, пара непересекающихся PWM выходов требуется для правильного включения или выключения устройств. «Мертвое» время часто вставляется между выключением одного транзистора и включением другого. Эта задержка позволяет завершить выключение одного транзистора перед включением другого. Требуемая временная задержка определяется характеристиками включения и выключения силовых транзисторов и характеристиками загрузки в специальном приложении.

14.2.6.2 Формирование выходов PWM с помощью EV

Каждый из трёх блоков полного сравнения вместе с GP таймером 1, блоком «мертвого» времени и выходной логикой в модуле EV может быть использован для формирования пары PWM выходов с программируемым «мертвым» временем и выходной полярностью на двух специализированных выводах устройства. Существует шесть таких специализированных выходов PWM, связанных с тремя блоками полного сравнения в модуле EV. Эти шесть специализированных выходов могут быть использованы для про-

стого управления двигателями трёхфазного переменного тока или бесщёточными двигателями постоянного тока. Гибкость выходного режима управляется операционным регистром полного сравнения (ACSTR), который так же позволяет упростить управление двигателями с регулируемым магнитным сопротивлением и синхронизированными реактивными двигателями в широком диапазоне приложений. Цепи PWM так же могут быть использованы для упрощенного управления других типов двигателей таких, как щёточный двигатель постоянного тока и шаговый двигатель в одно или многоосных управляющих приложениях. Три блока простого сравнения с GP таймером 1 или GP таймером 2 могут быть использованы для формирования других трёх выходов PWM, в этом случае «мертвое» время не требуется или формируется цепями вне кристалла. Каждый блок сравнения GP таймера, если нужно, может формировать выход PWM, основываясь на собственном таймере.

14.2.6.2.1 Формирование ассиметричных и симметричных PWM

Ассиметричные и симметричные PWM сигналы могут быть сформированы каждым блоком сравнения в модуле EV. Кроме того, три блока полного сравнения вместе могут быть использованы для формирования выходов трёхфазного симметричного пространственного вектора PWM. Формирование PWM с помощью блоков сравнения GP таймера описано в разделе «GP таймер». Формирование PWM сигнала с помощью блоков простого сравнения одинаково с формированием блоками сравнения GP таймера, исключая тех, которые используют различные управляющие регистры, и того, что любой из GP таймеров 1 и 2 может быть выбран как временная ось.

14.2.6.3 Установка регистров для формирования PWM

Все три вида формирования PWM сигналов с помощью блоков полного сравнения и соответствующих схем требуют определенную конфигурацию соответствующих регистров EV. Процесс установки для формирования PWM сигнала включает в себя следующие шаги:

- Установка и загрузка ACSTR.
- Установка и загрузка DBTCON, если будет использовано «мертвое» время.
- Инициализация CMPRx.
- Установка и загрузка COMCON без разрешения операции сравнения.
- Установка и загрузка COMCON для разрешения операции сравнения.
- Установка и загрузка T1CON для запуска работы.
- Перезапись CMPRx новым определённым значением.

Примечание – Перед записью в T1CON для запуска работы COMCON должен быть записан дважды, чтобы обеспечить поднятие выходов полного сравнения в корректное (пассивное) состояние.

14.2.6.4 Формирование ассиметричных PWM сигналов

Запускаемый фронтом или ассиметричный PWM сигнал характеризуется модулированными импульсами, которые не центрированы с учетом периода PWM, как показано на рисунке 71. Ширина каждого импульса может быть изменена только с одной стороны импульса.




Рисунок 71 – Формирование ассиметричных PWM сигналов с помощью блоков полного сравнения и цепей PWM ($x = 1, 3$ или 5)

Для формирования ассиметричного PWM сигнала, GP таймер 1 устанавливается в непрерывный прямой режим счёта. Его регистр периода загружается значением соответствующим требуемому периоду несущей PWM. Регистр COMCON конфигурируется для разрешения операции сравнения, выбранные выходы устанавливаются как выходы PWM и разрешаются выходы. Если «мертвое» время разрешено, требуемое значение, соответствующее блоку «мертвого» времени, должно быть записано в 8 старших бит DBTCON как период для 8-битного таймера «мертвого» времени. Одно значение «мертвого» времени используется для всех выходных каналов PWM.

При помощи правильной программной конфигурации ACTR, на одном выходе, связанном с блоком полного сравнения, может быть сформирован нормальный PWM сигнал, пока другой удерживается в низком (или выключен) или высоком (или включен) состоянии в начале, середине или в конце периода PWM. Такая программно управляемая гибкость выходов PWM особенно полезна для двигателей с регулируемым магнитным сопротивлением.

После запуска GP таймера 1, регистры сравнения перезаписываются каждый период PWM вновь определёнными значениями сравнения для корректировки ширины (коэффициента заполнения) выходов PWM, которые управляют продолжительностью включения и выключения силовых устройств. Как только регистры сравнения становятся скрытыми, новые значения могут быть записаны в них в любое время в течение периода. Новые значения могут быть записаны в операционные регистры и регистры периода в любое время в течение периода для изменения периода PWM или для усиления изменений в определении выхода PWM.

14.2.6.5 Формирование симметричных PWM сигналов

Центрированный или симметричный PWM сигнал характеризуется модулированными импульсами, которые центрированы с учетом каждого периода PWM. Преимуществом симметричного PWM сигнала над ассиметричным является то, что он имеет две пассивные зоны с одинаковой длительностью – в начале и в конце каждого периода PWM. Эта симметрия призвана обеспечить меньшие гармоники, чем у ассиметричного PWM сигнала для фазных токов двигателей переменного тока, таких как асинхронный двигатель и бесщёточный двигатель постоянного тока, когда используется синусоидальная модуляция. На рисунке 72 представлены два примера симметричных PWM сигналов.




Рисунок 72 – Формирование симметричных PWM сигналов с помощью блоков полного сравнения и цепей PWM ($x = 1, 3$ или 5)

Формирование симметричных PWM сигналов с помощью блоков полного сравнения одинаково с формированием ассиметричных PWM сигналов. Единственным исключением является то, что GP таймер 1 не требует установки в непрерывный прямой/обратный режим счёта.

При формировании симметричных PWM сигналов обычно происходит два совпадения при сравнении в течение периода PWM, одно во время прямого счёта перед совпадением периода и другое во время обратного счёта после совпадения периода. Новое значение сравнения может стать эффективным после совпадения периода (перезагрузка на периоде), что позволяет опережать или задерживать следующий фронт PWM импульса. Эта особенность используется с целью модификации PWM сигнала для компенсации текущих ошибок, вызванных «мертвым» временем при управлении двигателями переменного тока.

Как только регистры сравнения становятся теньевыми, новые значения могут быть записаны в них в любое время в течение периода. Новые значения могут быть записаны в операционные регистры и регистры периода в любое время в течение периода для изменения периода PWM или для усиления изменений в определении выхода PWM.

14.2.7 Пространственный вектор PWM

14.2.7.1 Обзор теории пространственного вектора (Space Vector (SV)) PWM

Пространственный вектор PWM относится к специальной схеме включения шести силовых транзисторов трёхфазного силового преобразователя. Она формирует минимальное искажение гармоник токов на обмотках трёхфазных двигателей переменного тока. Она так же обеспечивает более эффективное использование питающего напряжения по сравнению с синусоидальной модуляцией.

14.2.7.1.1 Трёхфазный инвертирующий усилитель мощности

Структура обычного трёхфазного инвертирующего усилителя мощности показана на рисунке 73, где U_a , U_b и U_c - напряжения, прикладываемые к обмоткам двигателя. Шесть силовых транзисторов управляются с помощью $DTPH_x$ и $DTPH_{x-}$ ($x = a, b$ и c). Когда верхний транзистор включен ($DTPH_x = 1$), нижний транзистор выключен ($DTPH_{x-} = 0$). Таким образом, состояния включения и выключения верхних транзисторов (Q_1, Q_3 и Q_5) или состояние $DTPH_x$ ($x = a, b$ и c) достаточны для нахождения приложенного к двигателю напряжения U_{out} .




Рисунок 73 – Принципиальная схема трёхфазного инвертирующего усилителя мощности

14.2.7.1.2 Последовательность включения инвертирующего усилителя мощности и базовых пространственных векторов

Когда верхний транзистор шины питания включен, напряжение U_x ($x = a, b$ или c), прикладываемое шиной питания к соответствующим обмоткам двигателя, равно напряжению питания U_{dc} . Когда он выключен, прикладываемое напряжение равно 0. Включение и выключение верхних транзисторов ($DTPH_x$, $x = a, b$ или c) имеет восемь возможных комбинаций. Восемь возможных комбинаций и производимое двигателем межфазное и фазовое напряжение в единицах источника постоянного тока U_{dc} показаны в таблице 70, где a, b и c представляют собой значения $DTPH_a, DTPH_b$ и $DTPH_c$, соответственно.

Таблица 70 – Последовательность включения трёхфазного инвертирующего усилителя мощности

a	b	c	$U_{a0}(U_{dc})$	$U_{b0}(U_{dc})$	$U_{c0}(U_{dc})$	$U_{ab}(U_{dc})$	$U_{bc}(U_{dc})$	$U_{ca}(U_{dc})$
0	0	0	0	0	0	0	0	0
0	0	1	-1/3	-1/3	2/3	0	-1	1
0	1	0	-1/3	2/3	-1/3	-1	1	0
0	1	1	-2/3	1/3	1/3	-1	0	1
1	0	0	2/3	-1/3	-1/3	1	0	-1
1	0	1	1/3	-2/3	1/3	1	-1	0
1	1	0	1/3	1/3	-2/3	0	1	-1
1	1	1	0	0	0	0	0	0

Примечание – 0 = выключено,
1 = включено.

Если произвести d-q трансформацию (что эквивалентно ортогональной проекции трёх векторов (a, b и c) на двумерную плоскость, перпендикулярную вектору (1, 1, 1), d-q плоскость), то в результате получится распределение фазовых напряжений в соответствии с восемью комбинациями на d-q плоскости, что дает шесть ненулевых векторов и два нулевых вектора. Ненулевые векторы формируют оси шестиугольником. Угол между двумя смежными векторами составляет 60 градусов. Два нулевых вектора находятся в начале координат. Эти 8 векторов называются базовыми пространственными векторами и обозначаются U_0 , U_{60} , U_{120} , U_{180} , U_{240} , U_{300} , O_{000} и O_{111} . Такая же трансформация может быть применима к требуемому вектору напряжения, прилагаемому к двигателю U_{out} . На рисунке 74 представлены построенные векторы и построенный требуемый вектор напряжения двигателя U_{out} .

Оси d и q d-q плоскости здесь соответствуют горизонтальной и вертикальной геометрическим осям статора машины переменного тока.

Целью метода SV PWM является аппроксимация вектора напряжения двигателя U_{out} комбинацией этих восьми схем включения шести силовых транзисторов.




Рисунок 74 – Базовые пространственные векторы и схемы включения

Бинарное представление двух смежных базовых векторов различается только на один бит. Таким образом, только один из верхних транзисторов переключается, когда схема переключения включается от U_x до U_{x+60} или от U_{x+60} до U_x . Так же нулевые векторы O_{000} и O_{111} не подают напряжения на двигатель.

14.2.7.1.3 Аппроксимация вектора напряжения двигателя с помощью базовых пространственных векторов

Проецируемый вектор напряжения двигателя U_{out} , в любое заданное время, опускается в одном из шести секторов. Таким образом, для каждого периода PWM U_{out} может быть аппроксимировано векторной суммой двух компонентов векторов лежащих на двух смежных базовых векторах:

$$U_{out} = \frac{T_1}{T_p} U_x + \frac{T_2}{T_p} U_{x+60} + \frac{T_0}{T_p} (O_{000} \text{ или } O_{111}),$$

где T_0 задается как $T_p - T_1 - T_2$, и T_p является периодом несущей PWM.

Третье слагаемое в этом выражении не влияет на векторную сумму U_{out} .

Эта аппроксимация означает, что верхние транзисторы имеют схемы включения и выключения в соответствии с U_x и U_{x+60} для длительности T_1 и T_2 , соответственно, чтобы правильно подать напряжения U_{out} на двигатель. Наличие нулевых базовых векторов помогает уравнивать периоды включения и выключения транзисторов и, тем самым, рассеиваемую мощность.

14.2.7.2 Формирование сигнала SV PWM с помощью EV

14.2.7.2.1 Программные средства

Аппаратно встроенный модуль EV позволяет значительно упростить формирование симметричных сигналов SV PWM. Для формирования выходов SV PWM пользовательская программа должна:

–Сконфигурировать ACTR для определения полярности выводов полного сравнения (compare).

–Сконфигурировать COMCON для разрешения операции сравнения и режима SV PWM и установить условие перезагрузки для ACTR и CMPRx при опустошении.

–Установить GP таймер 1 в режим непрерывного прямого/обратного счета для запуска работы.

Примечание – Разрешение режима SV PWM автоматически устанавливает все выходы полного сравнения (compare) как выходы PWM.

Далее пользовательской программе нужно определить напряжение U_{out} , которое будет приложено к фазам двигателя в двумерной d-q плоскости, разложить U_{out} на составляющие и определить для каждого PWM периода:

–Два смежных вектора, U_x и U_{x+60} .

–Параметры T_1 , T_2 и T_0 .

–Записать схему переключения соответствующую U_x в ACTR[14-12] и 1 в ACTR[15] или схему переключения U_{x+60} в ACTR[14-12] и 0 в ACTR[15].

–Установить $(1/2 T_1)$ в CMPR1 и $(1/2 T_1 + 1/2 T_2)$ в CMPR2.

14.2.7.2.2 Аппаратный SV PWM

Аппаратный SV PWM в модуле EV выполняет следующие процедуры для завершения периода SV PWM:

–В начале каждого периода, устанавливает выходы PWM на (новое) значение U_y , определяемое ACTR[14-12].

–При первом совпадении при сравнении во время прямого счёта между CMPR1 и GP таймером 1 при $(1/2 T_1)$, переключает выходы PWM к схеме U_{y+60} , если ACTR[15] в 1, или в схему U_y , если ACTR[15] в 0. ($U_{0-60} = U_{300}$, $U_{360+60} = U_{60}$).

–При втором совпадении при сравнении во время прямого счёта между CMPR2 и GP таймером 1 при $(1/2 T_1 + 1/2 T_2)$, переключает выходы PWM к схеме (000) или (111), которые отличаются от следующей схемы на один бит.

–При первом совпадении при сравнении во время обратного счёта между CMPR2 и GP таймером 1 при $(1/2 T_1 + 1/2 T_2)$, переключает выходы PWM обратно ко второй выходной схеме.

–При втором совпадении при сравнении во время обратного счёта между CMPR1 и GP таймером 1 при $(1/2 T_1)$, переключает выходы PWM обратно к первой схеме.

14.2.7.2.3 Сигналы SV PWM

Сигналы SV PWM формируются одинаково по отношению к середине каждого периода PWM. Поэтому, это называется методом формирования симметричного SV PWM. На рисунке 75 представлены сигналы симметричного SV PWM.

14.2.7.2.4 Неиспользуемый регистр полного сравнения

Только два регистра полного сравнения используются при формировании SV PWM. Третий регистр полного сравнения, тем не менее, продолжает постоянно сравниваться с GP таймером 1. Когда происходит совпадение при сравнении, соответственный флаг прерывания сравнения будет установлен и будет сформирован запрос прерывания, если флаг не маскирован, и не выполняются никакие другие немаскированные прерывания с более высоким приоритетом в той же группе. Поэтому регистр сравнения, который не используется при формировании выходов SV PWM может быть использован для временных событий, происходящих в специальных приложениях. Также, из-за дополнительной задержки, вносимой конечным автоматом, выходные транзисторы полного сравнения задерживаются на два тактовых периода тактового сигнала в режиме SV PWM.

14.2.7.3 Граничные условия SV PWM

Все три выхода полного сравнения (compare) становятся пассивными, когда оба регистра полного сравнения (CMPR1 и CMPR2) загружены нулевым значением в режиме SV PWM. Обязанностью пользователя является обеспечение выполнения $(CMPR1) \leq (CMPR2) \leq (T1PR)$ в режиме SV PWM. Иначе возможно непредсказуемое поведение двигателя.




Рисунок 75 –Сигналы симметричного SV PWM

14.2.8 Блоки захвата

Блоки захвата позволяют записывать переключения на входах захвата. Предусмотрено четыре блока захвата (БЗ): БЗ 1, 2, 3 и 4. Каждый БЗ соединён с входом захвата. Каждый БЗ может выбирать GP таймер 2 или GP таймер 3 как свою временную ось. Значение GP таймера 2 или GP таймера 3 захватывается и хранится в соответствующем двухуровневом стеке FIFO, когда заданное переключение определено на входе захвата CAPx. На рисунке 76 представлена структурная схема блока захвата.




Рисунок 76 – Структурная схема блока захвата

14.2.8.1 Особенности блоков захвата

Блоки захвата имеют следующие особенности:

- Один 16-битный управляющий регистр захвата, CAPCON (R/W).
- Один 16-битный управляющий статусный FIFO регистр захвата, CAPFIFO (8 старших разрядов доступны только для чтения, 8 младших разрядов доступны только для записи).

- Выбор GP таймера 2 или GP таймера 3 в качестве временной оси.
- Четыре 16-битных двухуровневых FIFO стека (один для каждого блока захвата).
- Четыре входа захвата с триггерами Шмитта CAP1, CAP2, CAP3 и CAP4 (один вход на каждый блок захвата (Все входы синхронизированы с тактовым сигналом процессора. Для требуемого захвата переключения вход должен удерживаться в текущем уровне в течение двух передних фронтов тактового сигнала процессора. Входы CAP1 и CAP2 так же могут быть использованы как входы для цепей QEP.)
- Задаваемый пользователем вид детектирования переключения (передний фронт, задний фронт или оба фронта).
- Четыре маскируемых флага (один для каждого блока захвата).

14.2.8.2 Функционирование блоков захвата

14.2.8.2.1 Выбор временной оси блока захвата

Любой из GP таймера 2 или GP таймера 3 может быть выбран БЗ 1 и БЗ 2 или БЗ 3 и БЗ 4. Таким образом, два различных GP таймера могут быть использованы в одно и то же время: один для БЗ 1 и БЗ 2 и другой для БЗ 3 и БЗ 4.

Операция захвата не оказывает влияния на работу любого GP таймера или на операции сравнения(compare)/PWM, связанные с любым GP таймером.

14.2.8.2.2 Операция захвата

После разрешения блока захвата, требуемое переключение на соответствующем входе приводит к тому, что значение счетчика выбранного GP таймера будет записано в соответствующем стеке FIFO. В то же время устанавливается соответствующий флаг прерывания и будет сформирован запрос прерывания, если флаг не маскирован, и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе. Соответствующие статусные биты в CAPFIFO установлены для отображения нового состояния стека FIFO каждый раз, когда новое значение счётчика захватывается в стеке FIFO. Длительность задержки между моментом переключения на входе захвата и моментом фиксации значения счетчика выбранного GP таймера составляет 3,5 – 4,5 периодов тактового сигнала.

Все регистры блока захвата сбрасываются в 0, когда вход сброса устанавливается в низкое состояние.

14.2.8.2.3 Настройка блока захвата

Для корректной работы блока захвата требуется следующая настройка регистров:

- 1 Инициализация CAPFIFO. Очистка соответственных статусных разрядов.
- 2 Установка выбранного GP таймера в одном из его режимов работы.
- 3 Установка связанного регистра сравнения GP таймера или регистра периода GP таймера, если необходимо.
- 4 Установка CAPCON.

14.2.8.3 Регистры блока захвата

Работа блоков захвата управляется двумя 16-битными регистрами CAPCON и CAPFIFO. Регистры T2CON и T3CON также используются, если для цепей захвата используется временная ось GP таймера 2 или GP таймера 3. CAPCON также используется для управления работой цепей QEP. Как и остальные регистры EV, все эти регистры картированы в памяти данных и, следовательно, могут обрабатываться программой пользователя как ячейки памяти данных. Таблица 65 показывает адреса этих регистров.

14.2.8.3.1 Регистр управления захвата (CAPCON)

Формат CAPCON приведен на рисунке 77.

15	14-13	12	11	10	9	8
CAPRES	CAPQEPN	CAP3EN	CAP4EN	CAP34TSEL	CAP12TSEL	CAP4TOADC
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7-6		5-4		3-2		1-0
CAP1EDGE		CAP2EDGE		CAP3EDGE		CAP4EDGE
RW-0		RW-0		RW-0		RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 77 – Регистр управления захвата (CAPCON) – адрес 7420h

- Бит 15 CAPRES. Сброс захвата.
0 = Очистка всех регистров блоков сравнения и цепи QEP до 0.
1 = Нет событий.
- Биты 14-13 CAPQEPN. Управление БЗ 1, БЗ 2 и цепью QEP.
00 = Запрещение БЗ 1, БЗ 2 и цепи QEP. FIFO стек сохраняет свое содержимое.
01 = Разрешение БЗ 1 и БЗ 2. Запрещение цепи QEP.
10 = Зарезервировано.
11 = Разрешение цепи QEP. Запрещение БЗ 1 и БЗ 2. Биты 4-7 и 9 игнорируются.
- Бит 12 CAP3EN. Управление БЗ 3.
0 = Запрещение БЗ 3. FIFO стек БЗ 3 сохраняет его содержимое.
1 = Разрешение БЗ 3.
- Бит 11 CAP4EN. Управление БЗ 4.
0 = Запрещение БЗ 4. FIFO стек БЗ 4 сохраняет его содержимое.
1 = Разрешение БЗ 4.
- Бит 10 CAP34TSEL. Выбор GP таймера для БЗ 3 и БЗ 4.
0 = Выбор GP таймер 2.
1 = Выбор GP таймер 3.

Бит 9	CAP12TSEL. Выбор GP таймера для БЗ 1 и БЗ 2. 0 = Выбор GP таймер 2. 1 = Выбор GP таймер 3.
Бит 8	CAP4TOADC. Событие БЗ 4 запускающее АЦП 0 = Нет событий. 1 = Запуск АЦП при установке флага CAP4INT.
Биты 7-6	CAP1EDGE. Управление видом детектирования фронта для БЗ 1. 00 = Нет детектирования. 01 = Детектирование переднего фронта. 10 = Детектирование заднего фронта. 11 = Детектирование обоих фронтов.
Биты 5-4	CAP2EDGE. Управление видом детектирования фронта для БЗ 2. 00 = Нет детектирования. 01 = Детектирование переднего фронта. 10 = Детектирование заднего фронта. 11 = Детектирование обоих фронтов.
Биты 3-2	CAP3EDGE. Управление видом детектирования фронта для БЗ 3. 00 = Нет детектирования. 01 = Детектирование переднего фронта. 10 = Детектирование заднего фронта. 11 = Детектирование обоих фронтов.
Биты 1-0	CAP4EDGE. Управление видом детектирования фронта для БЗ 4. 00 = Нет детектирования. 01 = Детектирование переднего фронта. 10 = Детектирование заднего фронта. 11 = Детектирование обоих фронтов.

14.2.8.3.2 Статусный регистр захвата FIFO (CAPFIFO)

CAPFIFO содержит статусные биты для каждого из четырёх FIFO стеков блоков захвата. Формат CAPFIFO приведен на рисунке 78. 8 младших разрядов CAPFIFO имеют однозначное соответствие 8 старшим разрядам CAPFIFO. Одна запись в CAPFIFO[x] (при $x = 0, 1, \dots$ или 7) очищает биты CAPFIFO[x+8]. CAPFIFO[x] при $x = 0, 1, \dots$ или 7 имеют доступ только для записи и CAPFIFO[y] при $y = 8, 9, \dots$ или 15 имеют доступ только для чтения.

15-14		13-12		11-10		9-8	
CAP4FIFO		CAP3FIFO		CAP2FIFO		CAP1FIFO	
R-0		R-0		R-0		R-0	
7	6	5	4	3	2	1	0
CAPFIFO15	CAPFIFO14	CAPFIFO13	CAPFIFO12	CAPFIFO11	CAPFIFO10	CAPFIFO9	CAPFIFO8
W-0	W-0	W-0	W-0	W-0	W-0	W-0	W-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 78 – Статусный регистр захвата FIFO (CAPFIFO) – адрес 7422h

- Биты 15-14 CAP4FIFO. Статус CAP4FIFO. Только чтение.
 00 = Пусто.
 01 = Была одна запись.
 10 = Было две записи.
 11 = Было две записи и произошла ещё одна; первая запись утеряна.
- Биты 13-12 CAP3FIFO. Статус CAP3FIFO. Только чтение.
 00 = Пусто.
 01 = Была одна запись.
 10 = Было две записи.
 11 = Было две записи и произошла ещё одна; первая запись утеряна.
- Биты 11-10 CAP2FIFO. Статус CAP2FIFO. Только чтение.
 00 = Пусто.
 01 = Была одна запись.
 10 = Было две записи.
 11 = Было две записи и произошла ещё одна; первая запись утеряна.
- Биты 9-8 CAP1FIFO. Статус CAP1FIFO. Только чтение.
 00 = Пусто.
 01 = Была одна запись.
 10 = Было две записи.
 11 = Было две записи и произошла ещё одна; первая запись утеряна.
- Бит 7 CAPFIFO15. Очистка 15 бита CAP1FIFO. Только чтение.
 0 = Нет действия
 1 = Очистка 15 бита
- Бит 6 CAPFIFO14. Очистка 14 бита CAP1FIFO. Только чтение.
 0 = Нет действия
 1 = Очистка 14 бита
- Бит 5 CAPFIFO13. Очистка 13 бита CAP1FIFO. Только чтение.
 0 = Нет действия
 1 = Очистка 13 бита

Бит 4	CARFIFO12. Очистка 12 бита CAR1FIFO. Только чтение. 0 = Нет действия 1 = Очистка 12 бита
Бит 3	CARFIFO11. Очистка 11 бита CAR1FIFO. Только чтение. 0 = Нет действия 1 = Очистка 11 бита
Бит 2	CARFIFO10. Очистка 10 бита CAR1FIFO. Только чтение. 0 = Нет действия 1 = Очистка 10 бита
Бит 1	CARFIFO9. Очистка 9 бита CAR1FIFO. Только чтение. 0 = Нет действия 1 = Очистка 9 бита
Бит 0	CARFIFO8. Очистка 8 бита CAR1FIFO. Только чтение. 0 = Нет действия 1 = Очистка 8 бита

14.2.8.4 FIFO стеки блока захвата

14.2.8.4.1 FIFO стек, связанный с каждым блоком захвата

Каждый блок захвата имеет специализированный двухуровневый FIFO стек. Регистр верхнего уровня FIFO стеков имеет доступ только на чтение, это регистр, который содержит старое значение счётчика, захваченное соответствующим блоком захвата. Поэтому, при чтении FIFO стека блока захвата всегда считывает старое значение счётчика, захваченное в стек. Когда считывается старое значение счётчика в верхнем регистре FIFO стека, новое значение счётчика в нижнем регистре стека, если оно есть, помещается в верхний регистр.

14.2.8.4.2 Первый захват

Значение счётчика выбранного GP таймера, захваченное блоком захвата, когда на его входе происходит переключение, будет записано в верхний регистр стека, если стек пуст. Одновременно, соответствующие статусные биты установятся в (01). Статусные биты сбрасываются до (00), если производилось чтение FIFO стека перед совершением следующего захвата.

14.2.8.4.3 Второй захват

Если следующий захват происходит до чтения предыдущего захваченного значения счётчика, новое захваченное значение счётчика поступает в нижний регистр. Между тем, соответствующие статусные биты установятся в (10). Если FIFO стек был считан до возникновения другого захвата, старое значение счётчика в верхнем регистре будет счи-

тано, новое значение счётчика в нижнем регистре стека переместится в верхний регистр и установится соответствующий статусный бит в (01).

14.2.8.4.4 Третий захват

Если захват происходит когда в FIFO стеке уже есть два значения счётчика, старое значение счётчика в верхнем регистре будет вытеснено и потеряно. Значение счётчика в нижнем регистре стека переместится в верхний регистр, новое значение счётчика будет записано в нижний регистр стека, и произойдет установка статусных разрядов в (11) для указания на то, что одно или более старых значений счётчика были потеряны.

Пример 8 показывает программу инициализации для блоков захвата.

Пример 8 – Программа инициализации для блоков захвата

```

;*****
; Инициализация счётных регистров *
;*****
    SPLK #00000H, T1CNT ; Счетчик GP таймера 1
    SPLK #00000H, T2CNT ; Счетчик GP таймера 2
    SPLK #00000H, T3CNT ; Счетчик GP таймера 3
;*****
; Инициализация регистров периода *
;*****
    SPLK #00011H, T1PER ; Период GP таймера 1
    SPLK #07fffH, T2PER ; Период GP таймера 2
    SPLK #00011H, T3PER ; Период GP таймера 3
;*****
; Инициализация регистров сравнения *
;*****
    SPLK #00004H, T1CMP ; Значение сравнения (compare) ; GP таймера 1
    SPLK #00006H, T2CMP ; Значение сравнения (compare) ; GP таймера 2
    SPLK #00008H, T3CMP ; Значение сравнения (compare) ; GP таймера 3
;*****
; Программирование GPTCON *
;*****
    SPLK #000000001010101b, GPTCON ;Установка управления GP
                                   ;таймера 1
* bits 12-11 00: Нет событий запускающих АЦП от GP таймера 3
* bits 10-9  00: Нет событий запускающих АЦП от GP таймера 2
* bits 8-7   00: Нет событий запускающих АЦП от GP таймера 1
* bit 6     1: Разрешение выводов сравнения (compare) GP таймер
* bits 5-4  01: GP таймер 3 - выход сравнения (compare) с активным
                низким уровнем
* bits 3-2  01: GP таймер 2 - выход сравнения (compare) с активным
                низким уровнем
* bits 1-0  01: GP таймер 1 выход сравнения (compare) с активным
                низким уровнем
;*****
; Очистка всех прерываний EV пред запуском работы *
;*****

```

```

;*****
SPLK #0ffffh, IFRA ; Очистка всех флагов прерываний группы А
SPLK #0ffffh, IFRB ; Очистка всех флагов прерываний группы В
SPLK #0ffffh, IFRC ; Очистка всех флагов прерываний группы С
;*****
; Конфигурирование T2CON и запуск GP таймера 2 *
;*****
SPLK #1001000001000010b, T2CON ;Установка управления GP
;таймер 2
* bit 15      1:   FREE = 1
* bit 14      0:   SOFT = 0
* bits 13-11 010: Продолжительный прямой счётный режим
* bits 10-8   000: Делитель = /1
* bit 7       0:   Использование собственного разрешения ENABLE
* bit 6       1:   Разрешение операций счета
* bits 5-4    00:  Выбор внутреннего тактового сигнала CLK
* bits 3-2    00:  Загрузка регистра сравнения GP таймера при
обнулении
* bit 1       1:   Разрешение сравнения (compare) GP таймера
* bit 0       0:   Использование собственного периода PR
NOP
NOP
NOP
NOP
;*****
; Конфигурирование CAPCON и разрешение операции захвата *
;*****
SPLK #1011110001010101b, CAPCON ; Управление захвата
* bit 15      1:   Нет действия
* bit 14-13   01:  Разрешение БЗ 1 и БЗ 2 и запрещение QEP
* bit 12      1:   Разрешение БЗ 3
* bit 11      1:   Разрешение БЗ 4
* bit 10      1:   GP таймер 3 - временная ось для БЗ 3 и БЗ 4
* bit 9       0:   GP таймер 2 - временная ось для БЗ 1 и БЗ 2
* bit 8       0:   Нет БЗ 4 событий запускающих АЦП
* bits 7-6    01:  БЗ 1 детектирует передний фронт
* bits 5-4    01:  БЗ 2 детектирует передний фронт
* bits 3-2    01:  БЗ 3 детектирует передний фронт
* bits 1-0    01:  БЗ 4 детектирует передний фронт
;*****
; Конфигурирование T3CON *
;*****
SPLK #1001000011000010b, T3CON ; Установка управления GP
;таймера 3
* bit 15      1:   FREE = 1
* bit 14      0:   SOFT = 0
* bits 13-12 010: Продолжительный прямой счётный режим
* bits 10-8   000: Делитель = /1
* bit 7       1:   Использование разрешения ENABLE от GP таймера 1
* bit 6       1:   Разрешение операций счета

```

```

* bits 5-4    00: Выбор внутреннего тактового сигнала CLK
* bits 3-2    00: Загрузка регистра сравнения GP таймера при
                  опустошении
* bit 1       1: Разрешение сравнения (compare) GP таймера
* bit 0       0: Использование собственного периода PR
;*****
; Конфигурирование T1CON и запуск GP таймера 1 и GP таймера 3
;*****
    SPLK #1001000001000010b, T1CON ; Установка управления GP
                                      ;таймер 1.
                                      ;Запуск GP таймера 1 и GP таймера 2
* bit 15      1: FREE = 1
* bit 14      0: SOFT = 0
* bits 13-12  010: Продолжительный прямой счётный режим
* bits 10-8   000: Делитель = /1
* bit 7       0: Зарезервировано
* bit 6       1: Разрешение операций счета
* bits 5-4    00: Выбор внутреннего тактового сигнала CLK
* bits 3-2    00: Загрузка регистра сравнения GP таймера при
                  обнулении
* bit 1       1: Разрешение сравнения (compare) GP таймера
* bit 0       0: Зарезервировано
;*****
; Чтение захваченных значений и вычисление разницы
;*****
    LAR AR2, #01eh ; Зациклить 16 раз
    MAR *, AR1     ; ARP<=AR1 указание в результирующий отчет
LOOP
    LACC CAPFIFO   ; Чтение статуса захвата FIFO
    AND #0000001000000000b
                    ; Получено >=2 запись в FIFO 1
    BZ LOOP       ; Нет, обойти
    LACC FIFO1    ; Чтение первой записи захвата FIFO 1
    SACL *+      ; Сохранить
    LACC FIFO1    ; Первая запись-Вторая запись
    SACL *-      ; Сохранить
    SUB *+       ; Вычисление разницы
    MAR *+, AR3  ; Настроить указатель и указать в отчете различий
    SACL *+, AR2 ; Сохранить различия и указания в управлении
                    ; циклом
DLOOP B DLOOP

```

14.2.8.5 Прерывания захвата

Когда происходит захват, соответствующий флаг прерывания сравнения будет установлен и будет сформирован запрос прерывания к ядру ЦПОС, если флаг не маскирован, и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе. Захваченное значение счётчика, таким образом, может считываться с обслуживающей программы прерывания, если используется прерывание.

Если прерывание не требуется, то или флаг прерывания или статусный бит может быть опрошен для выяснения совершения события захвата и, таким образом, может быть считано значение счётчика.

14.2.9 Цепи «квадратурной» обработки сигналов импульсного датчика положения (QEP)

Модуль EV имеет в своём составе цепь «квадратурной» обработки сигналов импульсного датчика положения (QEP). Цепь QEP, когда разрешена, считает входные «квадратурно» кодированные импульсы на вводах CAP1/QEP1 и CAP2/QEP2. Цепь QEP может быть использована для связи с оптическим датчиком положения для получения информации о позиции и скорости вращающегося механизма.

14.2.9.1 Вводы QEP

Два ввода QEP являются общими для БЗ 1, БЗ 2 и цепи QEP. Для разрешения цепи QEP и запрещения БЗ 1 и БЗ 2 необходима правильная конфигурация битов в CAPCON, которая, таким образом, приписывает двум связанным входам использование цепью QEP.

14.2.9.2 Временная ось цепи QEP

Временная ось цепи QEP может быть обеспечена GP таймером 2, GP таймером 3 или GP таймером 2 и GP таймером 3, соединённых как 32-битный таймер. Выбор осуществляется формированием бит в T2CON или T3CON. Выбранный GP таймер или 32-битный таймер должен быть установлен в режим направленного прямого/обратного счета с цепью QEP в качестве источника тактового сигнала. На рисунке 79 представлена структурная схема цепи QEP.




Рисунок 79 – Структурная схема цепи QEP

14.2.9.3 Декодирование QEP

«Квадратурно» кодированные импульсы - это две последовательности импульсов с переменной частотой и фиксированным фазовым сдвигом на четверть периода (90 градусов). Когда они формируются оптическим датчиком положения на валу электродвигателя, то направление вращения двигателя может быть установлено определением того, какая из последовательностей является лидирующей последовательностью, а дуговая координата и скорость могут быть установлены отсчетом и частотой импульсов.

14.2.9.3.1 Цепь QEP

Логика распознавания направления в цепи QEP модуля EV определяет, какая из последовательностей является лидирующей последовательностью. Затем она формирует сигнал направления, как вход направления для выбранного таймера. Выбранный таймер считает в прямом направлении, если вход CAP1/QEP1 является лидирующей последовательностью, и считает в обратном направлении, если лидирующей последовательностью является вход CAP2/QEP2.

Цепь QEP подсчитывает импульсы двух «квадратурно» кодированных входов по обоим фронтам. Поэтому частота формируемого тактового сигнала для GP таймера, вчетверо больше, чем у каждой входной последовательности. Этот формируемый тактовый сигнал соединён с тактовым входом выбранного GP таймера или 32-битного таймера.

14.2.9.3.2 Пример декодирования «квадратурно» обработанных импульсов

На рисунке 80 представлен пример «квадратурно» кодированных импульсов, выявленное прямое и обратное направление счёта и тактовый сигнал.




Рисунок 80 – «Квадратурно» кодированные импульсы и декодированные тактовый сигнал и направление

14.2.9.4 Счёт QEP

14.2.9.4.1 GP таймер используемый с цепью QEP

Выбранный GP таймер всегда начинает счёт со своего текущего значения, содержащегося в счётчике. Требуемое значение может быть загружено в выбранный счетчик GP таймер перед разрешением операции QEP. Когда цепь QEP выбрана как источник тактового сигнала, выбранный таймер будет игнорировать вводы TMRDIR и TMRCLK.

14.2.9.4.2 Режим счёта GP таймера при работе QEP

Важно отметить, что режим направленного прямого/обратного счёта выбранного GP таймера с источником тактового сигнала от цепи QEP отличается от нормального режима направленного прямого/обратного счёта. Когда таймер, выбранный для операций QEP, считает в прямом направлении до значения периода, GP таймер не останавливается, вместо этого он будет считать в прямом направлении, пока не изменится направление счёта. Если выбрано прямое направление счёта и начальное значение счетчика GP таймера больше значения в регистре периода, таймер будет считать в прямом направлении до значения FFFFh (или FFFF FFFFh, при использовании 32-битного таймера) и перебирать значения до 0. Когда выбрано обратное направление счёта, и таймер считает в обратном направлении до 0, GP таймер будет перебирать значения до FFFFh (или FFFF FFFFh, при использовании 32-битного таймера).

14.2.9.4.3 Прерывания GP таймера и связанные выходы сравнения (compare) при работе QEP

Если цепь QEP является источником тактового сигнала, флаги прерывания периода, опустошения, переполнения и сравнения для GP таймера формируются при соответствующих совпадениях, даже если не происходит никакого переключения на выходе сравнения (compare) выбранного GP таймера или любого другого блока сравнения, использующего этот таймер как свою ось времени. Запрос прерывания может быть сформирован флагом, если флаг установлен, не маскирован, и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом в той же группе.

14.2.9.5 Установка регистров для цепи QEP

Для запуска работы цепи QEP требуется:

1 Загрузить регистры счётчика, периода и сравнения выбранного GP таймера требуемыми значениями, если необходимо.

2 Сформировать T2CON или T3CON для установки GP таймера 2, GP таймера 3 или GP таймера 2 и GP таймера 3 в режим направленного прямого/обратного счёта или 32-битный режим с цепью QEP, как источником тактового сигнала и разрешить выбранный таймер.

3 Сформировать CAPCON для разрешения работы QEP.

Пример 9 показывает программу инициализации для работы QEP.

Пример 9 – Установка регистров для цепи QEP

```
;*****
; Инициализация работы QEP *
;*****
    LDPK #232                ; DP => Регистры EV
;*****
; Формирование GPTCON
;*****
    SPLK #1110001011110000b, CAPCON    ; Установка управления
                                        ; GP таймера

    ;      | | | | | | | | | | | | | |
    ;      FEDCBA9876543210

;
* bits 0-1    00: Нет определения для БЗ 4
* bits 2-3    00: Нет определения для БЗ 3
* bits 4-5    11: БЗ 2 определяет оба фронта
* bits 6-7    11: БЗ 1 определяет оба фронта
* bit 8       0: Нет БЗ 4 событий запускающих АЦП
* bit 9       1: GP таймер 3 – временная ось для БЗ 1 и БЗ 2
* bit 10      0: GP таймер 2 – временная ось для БЗ 3 и БЗ 4
* bit 11      0: Запрещение БЗ 4
* bit 12      0: Запрещение БЗ 3
* bits 13-14  11: Разрешение QEP
* bit 15      1: Нет действия
;*****
```

```

;*****
; Формирование регистра счетчика T3CNT *
;*****
    SPLK #0000h, T3CNT
;*****
; Формирование регистра периода T3PER *
;*****
    SPLK #00FFh, T3PER
;*****
; Формирование T3CON и запуск GP таймера 3 *
;*****
    SPLK #1001100001110000b, T1CON    ; Установка управления GP
                                       ; таймер 3
;
;   |||||
;   FEDCBA9876543210
;
* bit 0      0:   Использование собственного периода PR
* bit 1      0:   Запрещение сравнения (compare) GP таймера
* bits 2-3   00:  Загрузка регистра сравнения GP таймера при
                  обнулении
* bits 4-5   11:  Выбор QEP
* bit 6      1:   Разрешение операций счета
* bit 7      0:   Использование собственного разрешения ENABLE
* bits 8-10  000: Делитель = /1 (При QEP, делитель всегда 1)
* bits 11-13 011: Направленный прямой/обратный счётный режим для QEP
* bit 14     0:   SOFT = 0
* bit 15     1:   FREE = 1

```

14.2.10 Прерывания EV

14.2.10.1 Организация прерываний 1867ВЦ5Т

14.2.10.1.1 Организация прерываний ядра 1867ВЦ5Т

Прерывание NMI имеет наивысший приоритет; следующее по приоритету – INT1, затем приоритет убывает от INT1 до INT6. INT6 имеет низший приоритет. Каждое прерывание соответствует биту в регистре флагов прерываний ядра (IFR), и каждое маскируемое прерывание соответствует биту в регистре маски прерываний ядра (IMR). Маскируемое прерывание маскируется (не формирует прерывание к ядру), когда соответствующий бит в IMR установлен в 0. К тому же ядро имеет глобальный бит маски прерывания (INTM) в статусном регистре ST0. Когда INTM установлен в 1, все маскируемые прерывания маскируются.

14.2.10.1.2 Обработка прерываний ядром 1867ВЦ5Т

Когда на входе прерывания к ядру происходит переключение с верхнего уровня на нижний, соответствующий бит флага прерывания в IFR устанавливается в 1. Прерывание к ядру формируется этим флагом, если он не маскирован, прерывания глобально

разрешены ($INTM = 0$), и не выполняются никакие другие, немаскированные прерывания с более высоким приоритетом (то есть, не выставлены флаги никаких других немаскированных прерываний с более высоким приоритетом). Флаг очищается аппаратно, сразу после того, как запрос прерывания принят ядром. Флаг прерывания также может быть очищен пользовательской программой записью 1 в соответствующий разряд.

14.2.10.2 Запрос и служба прерываний EV

14.2.10.2.1 Группы прерываний

Прерывания, формируемые модулем EV, распределены на три группы: А, В и С. Группа прерываний EV А формирует запросы прерывания к ядру на INT2. Группы прерываний EV В и С формируют запросы прерывания к ядру на INT3 и INT4, соответственно. В таблице 71 приведены все прерывания EV их приоритет и группирование. Имеется регистр флага прерывания и регистр маски прерывания для каждой группы прерываний EV: EVIFRA, EVIFRB, и EVIFRC, и EVIMRA, EVIMRB или EVIMRC. Флаг в EVIFRx ($x = A, B$ и C) маскирован (не формирует прерывание к ядру), если соответствующий бит в EVIMRx установлен в 0.

Существует 8-битный регистр вектора прерывания EVIVRx ($x = A, B$ и C), связанный с каждой группой прерываний. Соответствующий регистр вектора прерывания может быть считан с обслуживающей программы прерывания (ISR), когда запрос прерывания, формируемый группой прерываний, принят ядром. Значение (вектор) в регистре вектора прерывания определяет, какое незавершенное прерывание в группе имеет высший приоритет.

Таблица 71 – Прерывания EV

Группа	Прерывание	Приоритет внутри группы	Вектор	Описание/источник
A	PDPINT	1(высший)	0020h	Прерывание защиты электропитания
	CMP1INT	2	0021h	Прерывание сравнения блока полного сравнения 1
	CMP2INT	3	0022h	Прерывание сравнения блока полного сравнения 2
	CMP3INT	4	0023h	Прерывание сравнения блока полного сравнения 3
	SCMP1INT	5	0024h	Прерывание сравнения блока простого сравнения 1
	SCMP2INT	6	0025h	Прерывание сравнения блока простого сравнения 2
	SCMP3INT	7	0026h	Прерывание сравнения блока простого сравнения 3
	T1PINT	8	0027h	Прерывание периода GP таймера 1
	T1CINT	9	0028h	Прерывание сравнения GP таймера 1
	T1UFINT	10	0029h	Прерывание обнуления GP таймера 1
	T1OFINT	11(низший)	002Ah	Прерывание переполнения GP таймера 1

Окончание таблицы 71

Группа	Прерывание	Приоритет внутри группы	Вектор	Описание/источник
В	T2PINT	1(высший)	002Bh	Прерывание периода GP таймера 2
	T2CINT	2	002Ch	Прерывание сравнения GP таймера 2
	T2UFINT	3	002Dh	Прерывание обнуления GP таймера 2
	T2OFINT	4	002Eh	Прерывание переполнения GP таймера 2
	T3PINT	5	002Fh	Прерывание периода GP таймера 3
	T3CINT	6	0030h	Прерывание сравнения GP таймера 3
	T3UFINT	7	0031h	Прерывание обнуления GP таймера 3
	T3OFINT	8(низший)	0032h	Прерывание переполнения GP таймера 3
С	CAP1INT	1(высший)	0033h	Прерывание блока захвата 1
	CAP2INT	2	0034h	Прерывание блока захвата 2
	CAP3INT	3	0035h	Прерывание блока захвата 3
	CAP4INT	4(низший)	0036h	Прерывание блока захвата 4

14.2.10.2.2 Формирование прерываний

Когда в модуле EV происходит событие прерывания, соответствующий флаг прерывания в одном из регистров флага прерывания EV устанавливается в 1. Запрос прерывания формируется на соответствующем INTx, если флаг локально не маскирован (соответствующий бит в EVIMRx установлен в 1) и не выполняются никакие другие немаскированные прерывания с более высоким приоритетом в той же группе.

14.2.10.2.3 Вектор прерываний

Вектор прерывания, соответствующий флагу прерывания, имеющий более высокий приоритет среди установленных флагов, загружается в аккумулятор, когда вектор прерывания группы прерываний EV считывается после того, как запрос прерывания сформирован группой. При считывании вектора прерывания флаг очищается. Флаг прерывания так же может быть очищен пользовательской программой прямой записью 1 в соответствующий бит.

Нулевое значение будет возвращено, когда регистр вектора прерывания группы прерываний считан, и в группе не установлен флаг прерывания. Это предотвращает распознавание потерянных прерываний как прерываний EV.

14.2.10.2.4 Обработка прерываний

После получения запроса прерывания EV, EVIVRx должен быть считан в аккумулятор и сдвинут влево на один или более бит. Далее, относительный адрес (начало таблицы записи прерываний) добавляется к аккумулятору. Инструкция BACC используется для ветвления к правильной записи в массиве. Другая ветвь идет на ISR для получения специальных источников. Этот процесс приводит к типичной задержке прерываний на 20 периодов тактового сигнала процессора (25, если требуется сохранение минимального контекста) от времени формирования прерывания до поступления в специальный ис-

точник первой инструкции от ISR. Эта задержка может быть уменьшена до 8 периодов тактового сигнала процессора, если разрешено только одно прерывание в группе прерываний EV. Если пространство памяти не важно, задержка может быть уменьшена до 16 периодов тактового сигнала процессора без требования к разрешению только одного прерывания в группе прерываний EV.

14.2.10.3 Регистры флагов прерываний EV

Адреса регистров прерываний EV показаны в таблице 66. Все регистры рассматриваются как 16-битные картированные в память регистры. Все неиспользуемые биты считаются нулями. Запись в неиспользуемые биты не имеет эффекта. Как только EVIFR_x становятся доступными для чтения, возникновение событий прерывания может быть отслежено программой с помощью опроса соответствующего бита в EVIFR_x, когда прерывание маскировано.

14.2.10.3.1 Регистр флага прерывания EV A (EVIFRA)

Описание бит EVIFRA показано на рисунке 81.

15-11				10	9	8	
Зарезервировано				T1OFINT	T1UFINT	T1CINT	
				RW-0	RW-0	RW-0	
7	6	5	4	3	2	1	0
T1PINT	SCMP3INT	SCMP2INT	SCMP1INT	CMP3INT	CMP2INT	CMP1INT	PDPINT
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 81 – Регистр флага прерывания EV A (EVIFRA)— адрес 742Fh

Биты 15-11 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 10 T1OFINT. Прерывание переполнения GP таймера 1

Чтение: 0 = Флаг сброшен.

1 = Флаг установлен.

Запись: 0 = Нет эффекта

1 = Сброс флага

Бит 9 T1UFINT. Прерывание обнуления GP таймера 1

Чтение: 0 = Флаг сброшен.

1 = Флаг установлен.

Запись: 0 = Нет эффекта

1 = Сброс флага

- Бит 8 T1CINT. Прерывание сравнения GP таймера 1
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 7 T1PINT. Прерывание периода GP таймера 1
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 6 SCMP3INT. Прерывание простого сравнения 3
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 5 SCMP2INT. Прерывание простого сравнения 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 4 SCMP1INT. Прерывание простого сравнения 1
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 3 CMP3INT. Прерывание полного сравнения 3
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 2 CMP2INT. Прерывание полного сравнения 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 1 CMP1INT. Прерывание полного сравнения 1
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага

Бит 0 PDPINT. Прерывание защиты электропитания
 Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
 Запись: 0 = Нет эффекта
 1 = Сброс флага

14.2.10.3.2 Регистр флага прерывания EV В (EVIFRB)

Описание бит EVIFRB показано на рисунке 82.

15-8	7	6	5	4	3	2	1	0
Зарезервировано	T3OFINT	T3UFINT	T3CINT	T3PINT	T2OFINT	T2UFINT	T2CINT	T2PINT
	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 82 – Регистр флага прерывания EV В (EVIFRB)— адрес 7430h

Биты 15-8 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 7 T3OFINT. Прерывание переполнения GP таймера 3
 Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
 Запись: 0 = Нет эффекта
 1 = Сброс флага

Бит 6 T3UFINT. Прерывание обнуления GP таймера 3
 Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
 Запись: 0 = Нет эффекта
 1 = Сброс флага

Бит 5 T3CINT. Прерывание сравнения GP таймера 3
 Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
 Запись: 0 = Нет эффекта
 1 = Сброс флага

Бит 4 T3PINT. Прерывание периода GP таймера 3
 Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
 Запись: 0 = Нет эффекта
 1 = Сброс флага

- Бит 3 T2OFINT. Прерывание переполнения GP таймера 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 2 T2UFINT. Прерывание опустошения GP таймера 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 1 T2CINT. Прерывание сравнения GP таймера 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 0 T2PINT. Прерывание периода GP таймера 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага

14.2.10.3.3 Регистр флага прерывания EV C (EVIFRC)

Описание бит EVIFRC показано на рисунке 83.

15-4	3	2	1	0
Зарезервировано	CAP4INT	CAP3INT	CAP2INT	CAP1INT
	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 83 – Регистр флага прерывания EV C (EVIFRC)— адрес 7431h

- Биты 15-4 Зарезервированы. При чтении – нули; запись не имеет эффекта.
- Бит 3 CAP4INT. Прерывание захвата 4
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага

- Бит 2 CAP3INT. Прерывание захвата 3
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 1 CAP2INT. Прерывание захвата 2
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага
- Бит 0 CAP1INT. Прерывание захвата 1
Чтение: 0 = Флаг сброшен.
 1 = Флаг установлен.
Запись: 0 = Нет эффекта
 1 = Сброс флага

14.2.10.3.4 Регистр маски прерывания EV A (EVIMRA)

Описание бит EVIMRA показано на рисунке 84.

15-11				10		9	8
Зарезервировано				T1OFINT ENABLE	T1UFINT ENABLE	T1CINT ENABLE	
				RW-0	RW-0	RW-0	
7	6	5	4	3	2	1	0
T1PINT ENABLE	SCMP3INT ENABLE	SCMP2INT ENABLE	SCMP1INT ENABLE	CMP3INT ENABLE	CMP2INT ENABLE	CMP1INT ENABLE	PDPINT ENABLE
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 84 – Регистр маски прерывания EV A (EVIMRA)— адрес 742Ch

Биты 15-11 Зарезервированы. Читаются как 0, запись возможна

Бит 10 T1OFINT ENABLE
0 = Запрещено
1 = Разрешено

Бит 9 T1UFINT ENABLE
0 = Запрещено
1 = Разрешено

- Бит 8 T1CINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 7 T1PINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 6 SCMP3INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 5 SCMP2INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 4 SCMP1INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 3 CMP3INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 2 CMP2INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 1 CMP1INT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 0 PDPINT ENABLE
0 = Запрещено
1 = Разрешено

14.2.10.3.5 Регистр маски прерывания EV В (EVIMRB)

Описание бит EVIMRB показано на рисунке 85.

	15-8	7	6	5	4	3	2	1	0
Зарезервировано	T3OFINT ENABLE	T3UFINT ENABLE	T3CINT ENABLE	T3PINT ENABLE	T2OFINT ENABLE	T2UFINT ENABLE	T2CINT ENABLE	T2PINT ENABLE	
		RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 85 – Регистр маски прерывания EV В (EVIMRB)— адрес 742Dh

- Биты 15-8 Зарезервированы. Читаются как 0, запись не возможна.
- Бит 7 T3OFINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 6 T3UFINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 5 T3CINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 4 T3PINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 3 T2OFINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 2 T2UFINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 1 T2CINT ENABLE
0 = Запрещено
1 = Разрешено
- Бит 0 T2PINT ENABLE
0 = Запрещено
1 = Разрешено

14.2.10.3.6 Регистр маски прерывания EV C (EVIMRC)

Описание бит EVIMRC показано на рисунке 86.

15-4	3	2	1	0
Зарезервировано	CAP4INT ENABLE	CAP3INT ENABLE	CAP2INT ENABLE	CAP1INT ENABLE
	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 86 – Регистр маски прерывания EV C (EVIMRC)— адрес 742Eh

Биты 15-4 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 3 CAP4INT ENABLE
0 = Запрещено
1 = Разрешено

Бит 2 CAP3INT ENABLE
0 = Запрещено
1 = Разрешено

Бит 1 CAP2INT ENABLE
0 = Запрещено
1 = Разрешено

Бит 0 CAP1INT ENABLE
0 = Запрещено
1 = Разрешено

14.2.10.3.7 Регистр вектора прерывания EV A (EVIVRA)

Описание бит EVIVRA показано на рисунке 87.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

R – доступ чтения, -0 – значение после сброса

Рисунок 87 – Регистр вектора прерывания EV A (EVIVRA)— адрес 7432h

Биты 15-6 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 5-0 D5 – D0. Вектор флага прерывания, который имеет более высокий приоритет среди установленных флагов в EVIFRA; равен 0, если нет установленных флагов прерывания в EVIFRA.

14.2.10.3.8 Регистр вектора прерывания EV B (EVIVRB)

Описание бит EVIVRB показано на рисунке 88.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

R – доступ чтения, -0 – значение после сброса

Рисунок 88 – Регистр вектора прерывания EV B (EVIVRB)— адрес 7433h

Биты 15-6 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 5-0 D5 – D0. Вектор флага прерывания, который имеет более высокий приоритет среди установленных флагов в EVIFRB; равен 0, если нет установленных флагов прерывания в EVIFRB.

14.2.10.3.9 Регистр вектора прерывания EV. C (EVIVRC)

Описание бит EVIVRC показано на рисунке 89.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

R – доступ чтения, -0 – значение после сброса

Рисунок 89 – Регистр вектора прерывания EV. C (EVIVRC)— адрес 7434h

Биты 15-6 Зарезервированы. При чтении – нули; запись не имеет эффекта.

Бит 5-0 D5 – D0. Вектор флага прерывания, который имеет более высокий приоритет среди установленных флагов в EVIFRC; равен 0, если нет установленных флагов прерывания в EVIFRC.

14.3 Модуль сдвоенного 10-битного аналогово-цифрового преобразователя (АЦП)

14.3.1 Обзор 10-битного АЦП

Аналогово-цифровой преобразователь (АЦП) - это 10-битный преобразователь с внутренней схемой выборки и хранения. Модуль АЦП состоит из двух 10-битных аналогово-цифровых преобразователей с двумя встроенными схемами выборки и хранения. Все 16 аналоговых входных каналов доступны в ИМС 1867ВЦ5Т. Восемь аналоговых входов предназначены для каждого 8/1 аналогового мультиплексора – блока ввода АЦП. Максимальное суммарное время преобразования для каждого блока АЦП составляет 6,6 мкс. Опорное напряжение модуля АЦП подаётся с внешнего источника напряжения. Верхний и нижний уровни могут быть установлены любым напряжением меньшим или равным 5 В, присоединением VREFHI и VREFLO к соответствующим вводам. Вводы V_{CCA} и V_{SSA} должны быть соединены с 5 В и аналоговой «землей», соответственно.

Модуль АЦП, показанный на рисунке 90, состоит из следующего:

–8 аналоговых входов для каждого блока АЦП, дающих в сумме 16 аналоговых входов (ADC0 – ADC15).

–Одновременное измерение двух аналоговых входов с использованием двух блоков АЦП.

–Одиночное преобразование, непрерывное преобразование.

- Преобразование может быть запущено программно, внутренним событием, и/или внешним событием.
- Выходы опорного напряжения V_{REFHI} и V_{REFLO} (высокое и низкое напряжение).
- Блок аналогово-цифрового преобразования.
- Два двухуровневых регистра цифрового результата, которые содержат цифровые значения завершенных преобразований.
- Два программируемых управляющих регистра модуля АЦП.
- Программируемый выбор делителя.
- Операция прерывания или опроса.




Рисунок 90 – Структурная схема модуля АЦП

14.3.2 Функционирование АЦП

Цифровой результат процесса преобразования для 10-битного АЦП описывается следующим уравнением:

$$\text{Цифровой результат} = 1023 \times \frac{\text{Входное напряжение}}{\text{Опорное напряжение}}$$

14.3.2.1 Описание вводов модуля АЦП

Модули АЦП предусматривают 20 выводов, которые могут взаимодействовать с внешними цепями. Шестнадцать этих выводов, ADC0–ADC15, предназначены для аналоговых входов. Два других вывода V_{REFHI} и V_{REFLO} , предназначены для входов аналогового опорного напряжения.

Вводы аналогового питания, V_{CCA} и V_{SSA} отделены от каких либо вводов цифрового питания. Аналоговые шины питания соединенные с V_{CCA} и V_{SSA} должны быть как можно короче, с двумя правильно разъединенными шинами. Вся остальная стандартная техника уменьшения шума должна быть использована для обеспечения верного преобразования.

Вводы аналогового напряжения ADC0–ADC7 относятся к первому модулю АЦП и ADC8–ADC15 относятся ко второму модулю АЦП. Аналоговые входы ADC0 и ADC1 первого модуля и аналоговые входы ADC8 и ADC9 второго модуля мультиплексируются с цифровым вводом - выводом. Правильным программированием системного модуля эти четыре аналоговых ввода (ADC0, ADC1, ADC8 и ADC9) могут быть использованы как цифровые вводы - выводы. Точность этих четырёх вводов меньше чем, специальных аналоговых вводов (ADC2–ADC7 и ADC10–ADC15).

14.3.2.2 Режимы работы модуля АЦП

Функции модуля АЦП включают:

- Два входных канала (один на каждый блок АЦП) могут быть дискретизированы и преобразованы одновременно.
- Каждый блок АЦП может производить операции одиночной или продолжительной выборки/хранения и преобразования.
- Два двухуровневых FIFO регистров результата для АЦП 1 и АЦП 2.
- Модуль АЦП (оба А/Ц преобразователя) может запускаться программно, переключением внешнего сигнала на контактной площадке, или событием в EV на каждом из выходов GP таймера сравнения (compare) и захвата 4.
- Определённые биты управляющего регистра АЦП имеют двойную буферизацию с теневыми регистрами и могут быть записаны в любое время без влияния на действующий процесс преобразования. Новые значения битов сначала поступают в теневой регистр вместо активного регистра. Эта новая конфигурация бит далее автоматически загружается из теневого регистра в активный регистр только после завершения текущего процесса преобразования. Следующий процесс преобразования будет описываться новой конфигурацией битов.
- В конце каждого преобразования, устанавливается флаг прерывания и формируется прерывание, если оно не маскировано/разрешено.
- Если третье преобразование завершилось без чтения FIFO, данные первого преобразования будут потеряны.

14.3.2.3 Дискретизация/преобразование аналогового сигнала

Одиночный модуль АЦП выполняет дискретизацию входа в одном делённом тактовом периоде АЦП и преобразование в 5 делённых тактовых периодах АЦП для полной дискретизации/преобразования за 6 тактовых периодов. Архитектура модуля АЦП требует время дискретизации/преобразования 6 мкс или более для обеспечения точного преобразования. Это отношение между требуемым числом тактовых периодов АЦП. Минимум 6 мкс должно пройти при любых частотах системного тактового сигнала (SYSCLK) для обеспечения точного преобразования. Системный тактовый сигнал может работать на частотах, которые нарушают это отношение, в этом случае используется делитель модулей АЦП, который позволяет сохранять оптимальные характеристики при изменении тактового сигнала ЦПОС. Значение делителя АЦП выбирается так, чтобы полное время дискретизации/преобразования было больше либо равно 6 мкс. Значение делителя должно удовлетворять следующей формуле:

$$(\text{Период SYSCLK}) \times (\text{Значение делителя}) \times 6 \geq 6 \text{ мкс}$$

В таблице 72 представлен пример частот тактового сигнала и соответствующих значений делителя.

Таблица 72 – Пример тактовых частот и соответствующих значений делителя

Биты ADCTRL2			Значение делителя
Бит 2	Бит 1	Бит 0	
0	0	0	4
0	0	1	6
0	1	0	8
0	1	1	10
1	0	0	12
1	0	1	16
1	1	0	20
1	1	1	32

14.3.3 Регистры АЦП

Эта глава посвящена побитному описанию управляющих регистров, используемых для программирования АЦП. В таблице 73 представлены адреса регистров АЦП.

Таблица 73 – Адреса регистров АЦП

Адрес	Регистр	Имя регистра
7032h	ADCTRL1	Управляющий регистр АЦП 1
7034h	ADCTRL2	Управляющий регистр АЦП 1
7036h	ADCFIFO1	Двухуровневый регистр данных FIFO для АЦП 1
7038h	ADCFIFO2	Двухуровневый регистр данных FIFO для АЦП 2

14.3.3.1 Управляющий регистр АЦП 1 (ADCTRL1)

Управляющий регистр АЦП 1 управляет запуском преобразования, функцией разрешения/запрещения модуля АЦП, разрешением прерываний и завершением преобразования. Описание бит ADCTRL1 показано на рисунке 91.

15	14	13	12	11	10	9	8
Suspend-soft	Suspend-free	ADCIMSTART	ADC1EN	ADC2EN	ADCCONRUN	ADCINTEN	ADCINTFLAG
RW-0	RW-0	RW-0	SRW-0	SRW-0	SRW-0	SRW-0	RW-0
7	6-4		3-1			0	
ADCEOC	ADC2CHSEL		ADC1CHSEL			ADCSOC	
R-0	SRW-0		SRW-0			SRW-0	

R – доступ чтения, W – доступ записи, S = скрытый, -0 – значение после сброса

Рисунок 91 – Управляющий регистр АЦП 1 (ADCTRL1) – адрес 7032h

- Бит 15 Suspend–soft. Применяется только во время эмуляции.
0 = Немедленная остановка, когда suspend–free (бит 14) = 0.
1 = Завершение преобразования перед остановкой эмулятора.
- Бит 14 Suspend–free. Применяется только во время эмуляции.
0 = Работа определяется suspend–soft (бит 15).
1 = Продолжение работы при приостановке эмулятора.
- Бит 13 ADCIMSTART. Немедленный запуск преобразования АЦП.
0 = нет действия.
1 = Немедленный запуск преобразования.
- Бит 12 ADC1EN. Разрешение/запрещение бит для АЦП 1. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
0 = АЦП 1 запрещён. (Не выполняются выборка/хранение/преобразование; данные в регистре FIFO1 не будут меняться).
1 = АЦП 1 разрешен.
- Бит 11 ADC2EN. Разрешение/запрещение бит для АЦП 2. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
0 = АЦП 2 запрещён. (Не выполняются выборка/хранение/ преобразование; данные в регистре FIFO1 не будут меняться).
1 = АЦП 2 разрешен.

- Бит 10 ADCCONRUN. Этот бит устанавливает АЦП в режим непрерывного преобразования. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
0 = нет действия.
1 = Непрерывное преобразование.
- Бит 9 ADCINTEN. Разрешение прерываний. Если бит ADCINTEN установлен, прерывания запрашиваются, когда ADCINTFLAG установлен. Этот бит очищается при сбросе. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
- Бит 8 ADCINTFLAG. Бит флага прерывания АЦП. Этот бит определяет, произошло ли событие прерывания. Запись 1 в ADCINTFLAG очищает этот бит.
0 = Не возникает прерывания.
1 = Возникает прерывание.
- Бит 7 ADCEOC. Этот бит определяет статус преобразования АЦП.
0 = Завершение преобразования.
1 = Преобразование выполняется.
- Биты 6-4 ADC2CHSEL. Выбирает каналы для АЦП 2. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
000 = Канал 9.
001 = Канал 10.
010 = Канал 11.
011 = Канал 12.
100 = Канал 13.
101 = Канал 14.
110 = Канал 15.
111 = Канал 16.
- Биты 3-1 ADC1CHSEL. Выбирает каналы для АЦП 1. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
000 = Канал 1.
001 = Канал 2.
010 = Канал 3.
011 = Канал 4.
100 = Канал 5.
101 = Канал 6.
110 = Канал 7.
111 = Канал 8.

Бит 0 ADCSOC. Запуск преобразования АЦП. Этот бит может быть записан во время работы предыдущего преобразования. Однако, эффект от записи в этот бит будет только при следующем преобразовании.
 0 = нет действия.
 1 = Запуск преобразования.

Примечание – Оба канала должны быть разрешены перед запуском преобразования.

14.3.3.2 Управляющий регистр АЦП 2 (ADCTRL2)

Управляющий регистр АЦП 2 выбирает делитель входного тактового сигнала АЦП, режим преобразования, эмуляцию, а так же показывает статус FIFO АЦП. Описание бит ADCTRL2 показано на рисунке 92.

15-11		10	9	8
Зарезервировано		ADCEVSOC	ADCEXTSOC	Зарезервировано
		SRW-0	SRW-0	
7-6	5	4-3	2-0	
ADCFIFO1	Зарезервировано	ADCFIFO2	ADCPSCALE	
R-0		R-0	SRW-0	

R – доступ чтения, W – доступ записи, S = скрытый, -0 – значение после сброса

Рисунок 92 – Управляющий регистр АЦП 2 (ADCTRL2) – адрес 7034h

Биты 15-11 Зарезервировано. Чтения неопределенны, запись не имеет эффекта.

Бит 10 ADCEVSOC. Бит маски запуска преобразования EV. Когда установлен этот бит, преобразование АЦП может быть синхронизировано с сигналом EV. EV может запустить преобразование в зависимости от совпадения при сравнении.
 0 = Маскирование ADCEVSOC (Запрещение запуска преобразования с помощью EV).
 1 = Разрешение запуска преобразования с помощью EV.

Бит 9 ADCEXTSOC. Бит маски внешнего сигнала. Когда установлен этот бит, преобразование АЦП может быть синхронизировано с внешним сигналом.
 Примечание – Если EXT_SOC выполняется более семи тактовых периодов, второе преобразование будет запущено после первого преобразования.

Бит 8 Зарезервировано. Чтения неопределенны, запись не имеет эффекта.

- Биты 7-6 ADCFIFO1. Регистр даты статуса FIFO1. Эти два бита определяют статус FIFO АЦП 1. Два результата преобразования могут храниться перед выполнением любой операции чтения. Однако, после двух преобразований, если произошло третье преобразование, старый результат будет утерян.
 00 = FIFO1 пуст.
 01 = FIFO1 имеет одну запись.
 10 = FIFO1 имеет две записи.
 11 = FIFO1 имел две записи, и другая запись была получена; первая запись была утеряна.
- Бит 5 Зарезервировано. Чтения неопределенны, запись не имеет эффекта.
- Биты 4-3 ADCFIFO2. Регистр даты статуса FIFO2. Эти два бита определяют статус FIFO АЦП 2. Два результата преобразования могут храниться перед выполнением любой операции чтения. Однако, после двух преобразований, если произошло третье преобразование, старый результат будет утерян.
 00 = FIFO2 пуст.
 01 = FIFO2 имеет одну запись.
 10 = FIFO2 имеет две записи.
 11 = FIFO2 имел две записи, и другая запись была получена; первая запись была утеряна.
- Биты 2-0 ADCPSCALE. Делитель внутреннего сигнала АЦП. Эти биты описывают делитель сигнала АЦП (см. таблицу 72).

14.3.3.3 Регистры цифрового результата АЦП

Регистры цифрового результата содержат 10-битный цифровой результат текущего преобразования напряжения аналогового входа. Это регистры доступны только для чтения. При сбросе они очищаются. Результаты хранятся в двухуровневых FIFO. Это обеспечивает гибкость преобразования двух переменных перед их чтением из регистров данных. Однако если произошло третье преобразование, когда в FIFO содержатся два непрочитанных значения, первое значение преобразования будет потеряно. Описание бит этих регистров показано на рисунке 93.




Рисунок 93 – Регистры цифрового результата АЦП FIFO1 (ADCFIFO1) – адрес 7036h и FIFO2 (ADCFIFO2) – адрес 7038h

Биты 15-6 D9 – D0. Преобразованные 10-битные данные.

Биты 5-0 Резервировано. Чтения всегда равны 0.

14.4 Модуль последовательного коммуникационного интерфейса (SCI)

Модуль последовательного коммуникационного интерфейса (SCI) является частью библиотеки PRSIM. Архитектура, функции и программирование модуля SCI описаны в этой главе.

Примечание – Этот модуль соединён с 16-битной периферийной шиной как 8-битная периферия. Поэтому, чтения бит 15-8 не определены; записи не имеют эффекта.

14.4.1 Обзор SCI

Программируемый SCI поддерживает цифровую коммуникацию между процессором и другой асинхронной периферией, которая используют стандартный формат без возврата к нулю. Приёмник и передатчик SCI имеют двойную буферизацию, и каждый имеет собственные отдельные биты разрешения и прерывания. Они могут работать независимо или совместно в режиме двусторонней передачи.

Для обеспечения целостности данных, SCI проверяет принятые данные на разрывы, четность, переполнение и ошибки кадрирования. Скорость двоичной передачи программируема на более чем 65000 разных скоростей через 16-битный регистр выбора скорости двоичной передачи.

Примечание – Для удобства ссылки на биты регистра используются имя регистра и следующий за ним номер бита. Например, представление нулевого бита управляющего регистра 1 порта SCI (SCIPC1) будет SCIPC1.0.

14.4.1.1 Физическое описание SCI

Модуль SCI, представленный на рисунке 94, имеет следующие основные характеристики:

- Два ввода - вывода:
 - SCIRXD (SCI вход принимаемых данных);
 - SCITXD (SCI выход передаваемых данных).
- Программируемая двоичная передача на 65000 различных скоростей через 16-битный регистр выбора скорости двоичной передачи:
 - диапазон 10 МГц SYSCLK: от 19,07 бит/с до 625,0 Кбит/с;
 - число скоростей двоичной передачи: 64К.
- Программируемая длина слова данных от одного до восьми бит.
- Программируемые остановочные биты: или один или два бита.
- Внутренне генерируемый последовательный тактовый сигнал.
- Четыре флага определения ошибки:
 - ошибка четности;
 - ошибка переполнения;
 - ошибка кадрирования;
 - определение разрывов.

- Два мультипроцессорных режима запуска, которые могут использоваться с любым из форматов передачи данных:
 - запуск при простое линии;
 - запуск по адресу бита.
- Работа в полном и в полудуплексном режиме.
- Двойная буферизация функций передачи и приёма.
- Работа передатчика и приёмника может осуществляться через прерывания или через операцию опроса статусных флагов:
 - передатчик: флаг TXRDY (буферный регистр передатчика готов принять ещё один символ) и флаг TX EMPTY (сдвиговый регистр передачи пуст),
 - приёмник: флаг RXRDY (буферный регистр приёмника готов принять ещё один символ), флаг BRKDT (произошел разрыв) и RX ERROR, следящий за условиями прерывания.
- Отдельные биты разрешения для прерываний приёмника и передатчика (исключая разрыв).
- Формат без возврата к нулю.




Рисунок 94 – Структурная схема SCI

14.4.1.2 Архитектура

Основные элементы, используемые при двунаправленной передаче, показаны на рисунке 94 и включают:

- Передатчик (TX) и его основные регистры:
 - SCITXBUF – буферный регистр данных передатчика. Содержит данные (загруженные процессором) для передачи,
 - TXSHF – сдвиговый регистр передатчика. Загружает данные из SCITXBUF и сдвигает их на ввод SCITXD, один бит за раз.
 - Приёмник (RX) и его основные регистры:
 - RXSHF – сдвиговый регистр приёмника. Сдвигает данные от ввода SCIRXD, один бит за раз,
 - SCIRXBUF – буферный регистр данных приёмника. Содержит данные, считываемые процессором. Данные от удаленного процессора загружаются в RXSHF, а затем в SCIRXBUF и SCIRXEMU.
 - Контроллер скорости передачи.
 - Картированные в память данных управляющие и статусные регистры.
- Приёмник и передатчик SCI могут работать независимо или совместно.

14.4.1.3 Управляющие регистры SCI

Управляющие регистры SCI и их функции показаны в таблице 74

Таблица 74 – Адреса регистров SCI

Адрес	Регистр	Имя	Описание
7050h	SCICCR	Управляющий регистр связи SCI	Определяет формат символа, протокол и режим коммуникации используемый SCI
7051h	SCICTL1	Управляющий регистр SCI 1	Управляет RX/TX, разрешением прерывания ошибки приемника, функциями TXWAKE и SLEEP, разрешением внутреннего тактового сигнала и программным сбросом SCI
7052h	SCINBAUD	Регистр скорости двоичной передачи старших бит SCI	Содержит данные (старшие биты) требуемые для формирования скорости двоичной передачи
7053h	SCILBAUD	Регистр скорости двоичной передачи младших бит SCI	Содержит данные (младшие биты) требуемые для формирования скорости двоичной передачи
7054h	SCICTL2	Управляющий регистр SCI 2	Содержит разрешение прерывания передатчика, разрешение прерывания буфера/разрыва приёмника, флаг готовности передатчика и флаг опустошения передатчика

Окончание таблицы 74

Адрес	Регистр	Имя	Описание
7055h	SCIRXST	Регистр статуса приёмника SCI	Содержит семь флагов статуса приёмника
7056h	SCIRXEMU	Буферный регистр данных эмуляции	Содержит данные, полученные для обновления изображения, в основном используются эмулятором
7057h	SCIRXBUF	Буферный регистр данных приёмника	Содержит текущие данные от сдвигового регистра приёмника
7058h	—	Зарезервировано	Зарезервировано
7059h	SCITXBUF	Буферный регистр данных передатчика	Хранит биты данных передаваемые SCITX
705Ah	—	Зарезервировано	Зарезервировано
705Bh	—	Зарезервировано	Зарезервировано
705Ch	—	Зарезервировано	Зарезервировано
705Dh	—	Зарезервировано	Зарезервировано
705Eh	SCIPC2	Управляющий регистр порта SCI 2	Управляет функциями вводов SCIRXD и SCITXD
705Fh	SCIPRI	Управляющий регистр приоритета SCI	Содержит биты выбора приоритета прерываний передатчика и приёмника и бит разрешения приостановки эмулятора

14.4.1.4 Мультипроцессорный и асинхронный коммуникационные режимы

SCI имеет два мультипроцессорных протокола, мультипроцессорный режим проста линии (idle-line) и мультипроцессорный режим по адресному биту (address-bit). Эти протоколы позволяют эффективно переносить данные между составными процессорами.

SCI предоставляет универсальный асинхронный режим коммуникации приёмника/передатчика для связи с большим числом популярных периферийных устройств. Асинхронный режим требует две шины для связи со многими стандартными устройствами, такими как терминалы и принтеры, которые используют форматы RS-232-C. Передача данных характеризуется следующим:

- один бит запуска,
- от одного до восьми битов данных,
- четный/нечетный бит четности или нет бита четности,
- один или два стоповых бита.

14.4.2 Программируемый формат данных SCI

Данные SCI, полученные и переданные, имеют формат без возврата к нулю. Этот формат, представленный на рисунке 95, состоит из следующего:

- один бит запуска,
- от одного до восьми битов данных,
- четный/нечетный бит четности или нет бита (дополнительной) четности,

- один или два стоповых бита,
- дополнительный бит для различия адресов данных (только для режима по адресу бита).

Основная единица данных называется символом и имеет длину от одного до восьми бит. Каждый символ данных форматирован битом запуска, одним или двумя стоповыми битами и битами дополнительной четности и адреса. Символ данных с его форматированной информацией называется фреймом и показан на рисунке 95.




Рисунок 95 – Типичные форматы фреймов данных SCI

Для программирования формата данных используется управляющий регистр связи (SCICCR). Биты этого регистра, используемые для программирования формата данных, показаны в таблице 75.

Таблица 75 – Программирование формата данных с использованием SCICCR

Имя бита	Обозначение	Функции
SCI CHAR2–0	SCICCR.2–0	Выбирает длину символа (от одного до восьми бит). Значения битов даны в таблице 77
PARITY ENABLE	SCICCR.5	Разрешает функцию четности, если установлен в 1 или запрещает функцию четности, если очищен до 0
EVEN/ODD PARITY	SCICCR.6	Если четность разрешена, выбирает нечет, если очищен до 0 или чёт, если установлен в 1
STOP BITS	SCICCR.7	Определяет количество передаваемых стоповых бит – один, очищен до 0 или два, если установлен в 1

14.4.3 Мультипроцессорная коммуникация SCI

Формат мультипроцессорной коммуникации позволяет одному процессору эффективно посылать блоки данных другим процессорам по одной и той же последовательной шине. На одной последовательной линии должна быть только одна передача за единицу времени. Другими словами только один источник сообщений может находиться на последовательной линии за единицу времени.

Первый бит блока информации, посылаемый источником сообщений, содержит адресный бит, который считывается всеми приёмниками. Только приёмники с правильным адресом могут быть прерваны битами данных, следующими за адресным битом. Приёмники с неправильным адресом остаются непрерывными до следующего адресного бита.

Все процессоры на последовательной шине устанавливают их SCI SLEEP бит (SCICTL1.2) в 1, таким образом, они прерываются только когда определён адресный бит. Когда процессор считывает адрес блока, который соответствует адресу процессорного устройства, как установлено программой, программа должна очистить SLEEP бит для разрешения SCI формировать прерывание на получение каждого бита данных.

Несмотря на то, что приёмник продолжает работать при SLEEP бите установленном в 1, он не устанавливает RXRDY, RXINT или каких - либо статусных бит ошибки приёмника в 1, пока не определится адресный бит, и адресный бит в принятом фрейме не будет в 1. SCI не изменяет SLEEP бит; SLEEP бит должен быть изменён программно.

Процессор определяет адресный бит в соответствии с мультипроцессорным режимом. Например:

–Режим простоя линии оставляет пустую зону перед адресным байтом. Этот режим не имеет дополнительного адресного бита данных и более эффективен, чем режим адресного бита для обработки блоков, которые содержат более чем 10 байт данных. Режим простоя линии используется для обычной немльтипроцессорной SCI коммуникации.

–Режим адресного бита добавляет дополнительный бит (адресный бит) в каждый байт для отделения адресов от данных. Этот режим более эффективен в обработке малых блоков данных потому, что в отличие от режима простоя линии ему не требуется ждать между блоками данных. Однако, при высокой скорости передачи, программа работает недостаточно быстро для предотвращения 10-битного простоя в передаваемом потоке.

Мультипроцессорный режим выбирается программно через ADDR/IDLE MODE бит (SCICCR.3). Оба режима используют TXWAKE бит флага (SCICTL1.3), RXWAKE бит флага (SCIRXST.1) и SLEEP биты флага (SCICTL1.2) для управления свойствами передатчика и приёмника SCI в этих режимах.

В обоих мультипроцессорных режимах следующая последовательность получения:

1 При получении блока адреса, порт SCI запускается и запрашивает прерывание (бит RX/BK INT ENA – SCICTL2.1 – должен быть разрешен для запроса прерывания). Он считывает первый фрейм блока, который содержит адрес назначения.

2 Подпрограмма заносится через прерывание и проверяет RXWAKE бит. Если RXWAKE бит в 1, поступающий бит является адресом (в обратном случае, битом данных), и этот адресный бит проверяется на соответствие его адресному биту устройства содержащегося в памяти.

3 Если проверка показала что блок адресуется к ЦПОС контроллеру, процессор очищает SLEEP бит и считывает остаток блока; если нет, то подпрограмма выходит с установленным SLEEP битом и не получает прерываний до запуска следующего блока.

14.4.3.1 Мультипроцессорный режим простоя линии

В мультипроцессорном протоколе простоя линии (ADDR/IDLE MODE бит = 0) блоки разделены, имея большее время простоя между блоками, чем между фреймами в блоках. Время простоя десяти или более высокоуровневых бит вычисляется непосредственно от скорости двоичной передачи (бит/с). Мультипроцессорный формат коммуникации простоя линии показан на рисунке 96 (ADDR/IDLE MODE биты – SCICCR.3).




Рисунок 96 – Мультипроцессорный формат коммуникации простоя линии

Порядок запуска режима простоя линии:

- 1 SCI запускается после получения сигнала запуска блока.
- 2 Процессор определяет следующее прерывание SCI.
- 3 Обслуживающая программа сравнивает полученный адрес (посланный удаленным передатчиком) со своим собственным.
- 4 Если процессор адресуется, обслуживающая программа очищает SLEEP бит и принимает остаток блока данных.
- 5 Если процессор не адресуется, SLEEP бит остается установленным. Это позволяет процессору продолжать выполнение основной программы, без каких либо прерываний от порта SCI до следующего определения старта блока.

Существует два пути отправки сигнала старта блока:

– Метод 1: Осознанно оставить время простоя в 10 бит или более задержкой времени между передачей последнего фрейма данных в предыдущем блоке и передачей фрейма адреса нового блока.

– Метод 2: Порт SCI сначала устанавливает TXWAKE бит (SCICTL1.3) в 1 перед записью в SCITXBUF. Это устанавливает время простоя точно в 11 бит. При этом методе линия последовательной коммуникации не простаивает больше чем необходимо.

С TXWAKE битом связан флаг временного запуска (WUT). WUT является внутренним флагом с двойной буферизацией, как и TXWAKE. Когда TXSHF загружается из SCITXBUF, WUT загружается из TXWAKE, и TXWAKE бит очищается до 0. Этот механизм показан на рисунке 97.




Рисунок 97 – TXSHF и WUT с двойной буферизацией

Чтобы послать сигнал старта блока точно на время одного фрейма в течение последовательности передач блока, необходимо:

- 1 Записать 1 в TXWAKE бит.
- 2 Записать слово данных (содержимое неважно) в SCITXBUF (буфер данных передачи) для послания сигнала запуска блока. (Первое записанное слово сдерживается, пока сигнала запуска блока посылается, и игнорируется после этого). Когда TXSHF (регистр сдвига передачи) снова свободен, содержимое SCITXBUF сдвигается к TXSHF, значение TXWAKE сдвигается к WUT, и затем TXWAKE очищается.

Из-за того, что TXWAKE установлен в 1, биты запуска, данных и четности заменяются периодом простоя в 11 передаваемых бит, следуя за последним стоповым битом предыдущего фрейма.

- 3 Записать новое значение адреса в SCITXBUF.

Слово данных (содержимое неважно) должно быть сначала записано в SCITXBUF, таким образом, значение TXWAKE бита может быть сдвинуто к WUT. После того как это слово было сдвинуто к TXSHF, SCITXBUF (и TXWAKE, если необходимо) может быть снова записан, потому что TXSHF и WUT имеют двойную буферизацию.

Приёмник работает независимо от SLEEP бита. Тем не менее, приёмник не устанавливает ни RXRDY, ни статусного бита ошибки и не запрашивает прерывание приёма, пока не будет определен адресный фрейм.

14.4.3.2 Мультипроцессорный режим адресного бита

В протоколе адресного бита (ADDR/IDLE MODE бит = 1) фреймы имеют дополнительный бит, называемый адресным битом, который следует сразу за последним битом данных. Адресный бит установлен в 1 в первом фрейме блока и в 0 во всех других фреймах. Периоды простоя несут существенны (смотри рисунок 98, ADDR/IDLE MODE бит – SCICCR.3).

Значение TXWAKE бита помещено в адресный бит. При передаче, когда SCITXBUF и TXWAKE загружены в TXSHF и WUT соответственно, TXWAKE сбрасывается до 0 и WUT становится значением адресного бита текущего фрейма. Таким образом, чтобы послать адрес нужно:

- 1 Установить TXWAKE бит в 1 и записать подходящее значение адреса в SCITXBUF.
- 2 Когда это значение адреса передано в TXSHF и сдвинуто без сохранения сдвигаемых разрядов, его адресный бит посылается как 1 и оповещает другие процессоры на последовательной линии для чтения адреса.

3 Как только TXSHF и WUT получают двойную буферизацию, SCITXBUF и TXWAKE могут быть сразу же записаны после загрузки TXSHF и WUT.

4 Для передачи безадресного фрейма в блоке необходимо оставить TXWAKE бит в 0.

Примечание – Как основное правило, формат адресного бита обычно используется для фреймов данных в 11 или меньше байт. Этот формат добавляет одно значение бита (1 для адресного фрейма, 0 для фрейма данных) ко всем передаваемым байтам данных. Формат простоя линии обычно используется для фреймов данных в 12 и более байт.




Рисунок 98 – Мультипроцессорный формат коммуникации адресного бита

14.4.4 Формат коммуникации SCI

Асинхронный формат коммуникации SCI использует или одиночную линию (односторонняя) или две линии (двусторонняя) коммуникации. В этом режиме фрейм состоит из бита запуска, от одного до восьми битов данных, дополнительного чет/нечет бита четности и одного или двух стоповых битов (показанных на рисунке 99). На каждый бит данных приходится 8 периодов SCICLK.

Приемник начинает работать при получении правильного бита запуска. Правильный бит запуска идентифицируется четырьмя последовательными периодами внутреннего SCICLK с нулевыми битами, как показано на рисунке 99. Если какой-либо бит не нулевой, процессор снова запускается и начинает искать другой бит запуска.

Для бит, следующих за битом запуска, процессор определяет значение бит, производя три выборки в середине бит. Эти выборки происходят на четырёх, пяти и шести периодах SCICLK, и значение бита определяется по большинству (два из трёх). На рисунке 99 иллюстрирован асинхронный формат коммуникации с указанием, как находятся фронты бита запуска и где берётся выборка.

Как только приёмник синхронизируется с фреймами, внешние передающие и принимающие устройства могут не использовать синхронизированный последовательный тактовый сигнал; тактовый сигнал может быть сформирован локально.




Рисунок 99 – Асинхронный формат коммуникации SCI

14.4.4.1 Сигналы приёмника в коммуникационных режимах

На рисунке 100 показан пример изменения со временем сигнала приёмника, который предполагает следующие условия:

- Режим запуска адресным битом (адресный бит не появится в режиме простоя линии).
- 6 бит на символ.




Рисунок 100 – Сигналы SCI RX в коммуникационных режимах

Примечание – Обозначения 1-6 соответствуют цифрам на рисунке 100:

1 – Бит флага RXENA (SCICTL1.0) становится в высокое состояние для разрешения приёмника.

2 – Данные прибывают на ввод SCIRXD, определяется бит запуска.

3 – Данные сдвигаются из RXSHF для их принятия в буферном регистре (SCIRXBUF); прерывание запрошено. Бит флага RXRDY (SCIRXST.6) становится в высокое состояние, чтобы показать, что был принят новый символ.

4 – Программа считывает SCIRXBUF, флаг RXRDY автоматически очищается.

5 – Следующий байт прибывает на ввод SCIRXD; определяется бит запуска, затем очищается.

6 – Бит RXENA становится в низкое состояние для запрещения приёмника. Данные продолжают собираться в RXSHF, но не передаются буферному регистру приёмника.

14.4.4.2 Сигналы передатчика в коммуникационных режимах

На рисунке 101 иллюстрирован пример изменения со временем сигнала передатчика, который предполагает следующие условия:

– Режим запуска адресным битом (адресный бит не появится в режиме простоя линии).

– 3 бита на символ.




Рисунок 101 – Сигналы SCI TX в коммуникационных режимах

Примечание – Обозначения 1-7 соответствуют цифрам на рисунке 101:

1 – Бит TXENA (SCICTL1.1) становится в высокое состояние для разрешения передатчику посылать данные.

2 – SCITXD записывается; таким образом, (1) передатчик больше не пуст, и TXRDY становится в низкое состояние.

3 – SCI передает данные к сдвиговому регистру TXSHF. Передатчик готов для принятия следующего символа (TXRDY становится в высокое состояние), и он запра-

шивает прерывание (для разрешения прерывания бит TX INT ENA — SCICTL2.0 — должен быть установлен).

4 – Программа записывает второй символ в SCITXBUF после того, как TXRDY становится в высокое состояние (пункт 3).

5 – Передача первого символа завершена. TX EMPTY временно становится в высокое состояние. Начинается передача второго символа к сдвиговому регистру TXSHF.

6 – Бит TXENA становится в низкое состояние для запрещения передатчика; SCI завершает передачу текущего символа.

7 – Передача второго символа завершена; передатчик пуст и готов для нового символа.

14.4.5 Прерывания от порта SCI

Внутренне сформированный последовательный тактовый сигнал определяется частотой SYSCLK и регистрами выбора блока. SCI использует 16-битное значение регистров выбора скорости двоичной передачи для выбора одного из 64K различных коэффициентов последовательного тактового сигнала.

Передатчик и приёмник SCI могут быть управляемыми прерыванием. SCICTL2 имеет один бит флага (TXRDY), который указывает на действующие условия прерывания и SCIRXST имеет два бита флага прерывания (RXRDY и BRKDT). Передатчик и приёмник имеют различные биты разрешения прерывания. Когда они не разрешены, то прерывания блокируются; однако флаги условий приема/передачи продолжают устанавливаться, отражая передачу и статус приёма.

SCI предусматривает независимые запросы прерывания и векторы для передатчика и приёмника.

Если бит RX/BK INT ENA (SCICTL2.1) установлен, прерывание приёмника утверждается, когда происходит одно из следующих событий:

— SCI принимает полный фрейм и передает данные из RXSHF к SCIRXBUF. Это действие устанавливает флаг RXRDY (SCIRXST.6) и инициирует прерывание.

— Выполняется условие определения разрывов (SCIRXD в низком состоянии в течение 10 бит периодов, следующих за стоповым битом). Это действие устанавливает бит флага BRKDT (SCIRXST.5) и инициирует прерывание.

Если бит TX INT ENA (SCICTL2.0) установлен, прерывание приёмника утверждается всякий раз, когда данные в SCITXBUF передаются к TXSHF, указывая, что процессор может записывать в TXBUF. Это действие устанавливает бит флага TXRDY (SCICTL2.7) и инициирует прерывание.

Прерывания SCI могут быть запрограммированы на различные уровни приоритета управляющими битами SCIRX PRIORITY (SCIPRI.5) и SCITX PRIORITY (SCIPRI.6). Когда оба запроса прерывания RX и TX совершены на одном уровне, приёмник всегда имеет высший приоритет, чем передатчик, уменьшая возможность перегрузки приёмника.

14.4.5.1 Вычисление скорости двоичной передачи SCI

Внутренне сформированный последовательный тактовый сигнал определяется частотой SYSCLK и регистрами выбора блока. SCI использует 16-битное значение регист-

ров выбора скорости двоичной передачи для выбора одного из 64К различных коэффициентов последовательного тактового сигнала.

Скорость двоичной передачи SCI для различных коммуникационных режимов определяется следующими путями:

– Асинхронный бод SCI для BRR=1 до 65535

$$\text{Асинхронный бод SCI} = \frac{\text{SYSCLK}}{(\text{BRR} + 1) \times 8},$$

$$\text{BRR} = \frac{\text{SYSCLK}}{(\text{Асинхронный бод SCI}) \times 8} - 1.$$

– Асинхронный бод SCI для BRR=0

$$\text{Асинхронный бод SCI} = \frac{\text{SYSCLK}}{16},$$

где BRR – 16-битное значение регистров выбора скорости двоичной передачи.

В таблице 76 представлены значения регистров скорости двоичной передачи для соответствующих скоростей передачи SCI.

Таблица 76 - Значения асинхронных регистров скорости двоичной передачи для соответствующих скоростей передачи SCI

Идеально выбранный бод	Частота SYSCLK					
	1 МГц			5 МГц		
	BRR	Фактически выбранный бод	% ошибки	BRR	Фактически выбранный бод	% ошибки
300	416	300	-0,08	2082	300	0,02
600	207	601	0,16	1041	600	-0,03
1200	103	1202	0,16	520	1200	-0,03
2400	51	2404	0,16	259	2404	0,16
4800	25	4808	0,16	129	4808	0,16
8192	14	8333	1,73	75	8224	0,39
9600	12	9615	0,16	64	9615	0,16
19200	6	17857	-6,99	32	18939	-1,36

Продолжение таблицы 76

Идеально выбранный бод	Частота SYSCLK					
	8 МГц			10 МГц		
	BRR	Фактически выбранный бод	% ошибки	BRR	Фактически выбранный бод	% ошибки
300	3332	300	0,01	4166	300	0,01
600	1666	600	-0,02	2082	600	0,02
1200	832	1200	0,04	1041	1200	0,03
2400	416	2398	-0,08	520	2399	0,03
4800	207	4808	0,16	259	4808	0,16
8192	121	8197	0,06	152	8170	0,27
9600	103	9615	0,16	130	9542	0,60
19200	51	19231	0,16	64	19231	0,16

14.4.6 Управляющие регистры SCI

Функции SCI программно конфигурируемы. Установки управляющих бит, организованных в специализированных байтах, запрограммированы для инициализации требуемого формата коммуникации SCI. Это включает режим и протокол работы, значение скорости двоичной передачи, длину символа, четность чет/нечет или нет четности, количество стоповых бит и приоритеты и разрешения прерывания. SCI управляется и утверждается регистрами, показанными на рисунке 102 и описанными в следующих подразделах.

Адрес	Регистр	Номер бита							
		7	6	5	4	3	2	1	0
7050h	SCICCR	STOP BITS	EVEN/ODD PARITY	PARITY ENABLE	SCI ENA	ADDR/IDLE MODE	SCI CHAR2	SCI CHAR1	SCI CHAR0
7051h	SCICTL1	Зарезервировано	RX ERR INT ENA	SW RESET	CLOCK ENA	TXWAKE	SLEEP	TXENA	RXENA
7052h	SCINBAUD	BAUD15 (ст. бит)	BAUD14	BAUD13	BAUD12	BAUD11	BAUD10	BAUD9	BAUD8
7053h	SCILBAUD	BAUD7	BAUD6	BAUD5	BAUD4	BAUD3	BAUD2	BAUD1	BAUD0 (мл. бит)
7054h	SCICTL2	TXRDY	TX EMPTY	Зарезервировано				RX/BK INT ENA	TX INT ENA
7055h	SCIRXST	RX ERROR	RXRDY	BRKDT	FE	OE	PE	RXWAKE	Зарезервировано
7056h	SCIRXEMU	ERXDT7	ERXDT6	ERXDT5	ERXDT4	ERXDT3	ERXDT2	ERXDT1	ERXDT0
7057h	SCIRXBUF	RXDT7	RXDT6	RXDT5	RXDT4	RXDT3	RXDT2	RXDT1	RXDT0
7058h	—	Зарезервировано							
7059h	SCITXBUF	TXDT7	TXDT6	TXDT5	TXDT4	TXDT3	TXDT2	TXDT1	TXDT0
705Ah	—	Зарезервировано							
705Bh	—	Зарезервировано							
705Ch	—	Зарезервировано							
705Dh	—	Зарезервировано							
705Eh	SCIPC2	SCITXD DATA IN	SCITXD DATA OUT	SCITXD FUNCTION	SCITXD DATA DIR	SCIRXD DATA IN	SCIRXD DATA OUT	SCIRXD FUNCTION	SCIRXD DATA DIR
705Fh	SCIPRI	Зарезервировано	SCITX PRIORITY	SCIRX PRIORITY	SCI ESPEN	Зарезервировано			

Рисунок 102 - Управляющие регистры SCI

14.4.6.1 Управляющий коммуникационный регистр SCI (SCICCR)

Управляющий коммуникационный регистр SCI (SCICCR) определяет формат символа, протокол и коммуникационный режим используемый SCI. Описание бит SCICCR показано на рисунке 103.

7	6	5	4	3	2	1	0
STOP BITS	EVEN/ODD PARITY	PARITY ENABLE	SCI ENA	ADDR/IDLE MODE	SCI CHAR2	SCI CHAR1	SCI CHAR0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 103 – Управляющий коммуникационный регистр SCI (SCICCR) – адрес 7050h

Бит 7 STOP BITS. Количество стоповых бит SCI. Этот бит определяет количество передаваемых стоповых бит. Приемник проверяет только один стоповый бит.
0 = Один стоповый бит.
1 = Два стоповых бита.

- Бит 6 EVEN/ODD PARITY. Выбор четности чет/нечет SCI. Если бит PARITY ENABLE (SCICCR.5) установлен, PARITY (бит 6) обозначает четность или нечетность (четное или нечетное количество бит со значением 1 в переданных и принятых символах).
0 = Нечетность.
1 = Четность.
- Бит 5 PARITY ENABLE. Разрешение четности SCI. Этот бит разрешает или запрещает функцию четности. Если SCI находится в мультипроцессорном режиме адресного бита (установка с использованием 3 бита этого регистра), адресный бит включается в вычисление четности (если четность разрешена). Для символов менее восьми бит оставшиеся неиспользуемые биты должны быть маскированы от вычисления четности.
0 = Четность запрещена. Бит четности не формируется при передаче или ожидается при приеме.
1 = Четность разрешена.
- Бит 4 SCI ENA. Бит разрешения коммуникации SCI. Этот бит должен быть установлен в 1 для корректной работы.
- Бит 3 ADDR/IDLE MODE. Управляющий бит мультипроцессорного режима. Этот бит выбирает один из мультипроцессорных протоколов:
0 = Протокол режима простоя линии.
1 = Протокол режима адресного бита.
Мультипроцессорная коммуникация отличается от других режимов тем, что использует функции SLEEP и TXWAKE (биты SCICTL1.2 и SCICTL1.3, соответственно). Режим простоя линии обычно используется для нормальной коммуникации потому, что режим адресного бита добавляет дополнительный бит во фрейм. Режим простоя линии не добавляет этот дополнительный бит и совместим с RS-232 типом коммуникации.
- Биты 2-0 SCI CHAR2-0. Управляющие биты длины символа. Эти биты выбирают длину символов SCI от одного до восьми бит. Символы с длиной меньше восьми бит выровнены по правому краю в SCIRXBUF и SCIRXEMU, и старшие разряды заполнены нулями в SCIRXBUF. В SCITXBUF старшие разряды не заполняются нулями. В таблице 77 представлены значения бит и длина символов для бит SCI CHAR2-0.

Таблица 77 – Значения бит SCI CHAR2–0 и длина символов

Значения бит SCI CHAR2–0			Длина символов (биты)
SCI CHAR2	SCI CHAR1	SCI CHAR0	
0	0	0	1
0	0	1	2
0	1	0	3
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

14.4.6.2 Управляющий регистр SCI 1 (SCICTL1)

Управляющий регистр SCI 1 (SCICTL1) управляет разрешением приемника/передатчика, функциями TXWAKE и SLEEP, разрешением внутреннего тактового сигнала и программным сбросом SCI. Описание бит SCICTL1 показано на рисунке 104.

7	6	5	4	3	2	1	0
Зарезервировано	RX ERR INT ENA	SW RESET	CLOCK ENA	TXWAKE	SLEEP	TXENA	RXENA
	RW-0	RW-0	RW-0	RS-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, S – только установка, -0 – значение после сброса

Рисунок 104 – Управляющий регистр SCI 1 (SCICTL1) – адрес 7051h

Бит 7 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

Бит 6 RX ERR INT ENA. Разрешение приёмника SCI. Установка этого бита разрешает прерывание, если бит RX ERROR (SCIRXST.7) устанавливается из-за появления ошибок.

0 = Приём прерывания ошибки запрещен.

1 = Приём прерывания ошибки разрешен.

Бит 5 SW RESET. Программный сброс SCI (активный низкий уровень). Запись 0 в этот бит инициализирует конечные автоматы SCI и операционные флаги (SCICTL2 и SCIRXST) в условия сброса.

Бит SW RESET не затрагивает каких-либо бит конфигурации и не изменяет состояние бита CLOCK ENA.

Вся затрагиваемая логика удерживается в определенном состоянии сброса, пока 1 не будет записана в SW RESET. Таким образом, после системного сброса необходимо записать 1 в этот бит для разрешения SCI.

Этот бит очищается после определения разрыва приёма (флаг BRKDT, бит SCIRXST.5).

SW RESET затрагивает операционные флаги SCI, но не затрагивает биты конфигурации и не восстанавливает значения сброса. В таблице 78 представлены затрагиваемые флаги.

Как только SW RESET утвержден, флаги замораживаются, пока бит не будет снят.

Примечание – Конфигурация SCI не должна устанавливаться или изменяться, пока бит SW RESET не будет очищен. Необходимо установить все регистры конфигурации перед установкой SW RESET; в противном случае возможно непредсказуемое поведение модуля.

Таблица 78 – Флаги, затрагиваемые SW RESET

Флаг SCI	Регистр.Бит	Значение после SW RESET
TXRDY	SCICTL2.7	1
TX EMPTY	SCICTL2.6	1
RXWAKE	SCIRXST.1	0
PE	SCIRXST.2	0
OE	SCIRXST.3	0
FE	SCIRXST.4	0
BRKDT	SCIRXST.5	0
RXRDY	SCIRXST.6	0
RX ERROR	SCIRXST.7	0

Бит 4 CLOCK ENA. Разрешение внутреннего тактового сигнала SCI. Этот бит определяет источник тактового сигнала модуля на вводе SCICLK (рисунок 94)

0 = Запрещение внутреннего тактового сигнала.

1 = Разрешение внутреннего тактового сигнала.

- Бит 3 TXWAKE. Выбор метода запуска передатчика. Бит TXWAKE управляет выбором признака передачи данных в зависимости от того, какой режим передачи (простая линии или адресного бита) определен в бите ADDR/IDLE MODE (SCICCR.3):
0 = Признак передачи не выбран.
1 = Признак передачи выбран, он зависит от режима: простоя линии или адресного бита:
В режиме простоя линии: запись 1 в TXWAKE, затем запись данных в регистр SCITXBUF для формирования периода простоя в 11 бит.
В режиме адресного бита: запись 1 в TXWAKE, затем запись данных в регистр SCITXBUF для установки адресного бита для этого фрейма в 1. TXWAKE не очищается битом SW RESET (SCICTL1.5).
- Бит 2 SLEEP. Режим ожидания SCI. В мультипроцессорной конфигурации этот бит управляет функцией ожидания приёма. Очистка этого бита переводит SCI в режим ожидания.
0 = Режим ожидания запрещен.
1 = Режим ожидания разрешен.
Приемник продолжает работу, когда установлен SLEEP бит; однако это не обновляет бит готовности буфера приёма (SCIRXST.6, RXRDY) или статусные биты ошибки (SCIRXST.5–2: BRKDT, FE, OE и PE), пока не будет определён адресный байт. Этот бит не очищается при определении адресного байта.
- Бит 1 TXENA. Разрешение передатчика SCI. Данные передаются через ввод SCITXD (рисунок 94) только когда установлен TXENA. Если он сброшен, передача останавливается, но только после посылки данных записанных в SCITXBUF.
0 = Передатчик запрещен.
1 = Передатчик разрешен.
- Бит 0 RXENA. Разрешение приёмника SCI. Данные принимаются на ввод SCIRXD (рисунок 94) и передаются на сдвиговый регистр приёма и далее на приёмные буферы. Этот бит разрешает или запрещает приёмник (передачу на буферы).
0 = Предотвращение передачи полученных символов в SCIRXEMU и SCIRXBUF буферы приёма.
1 = Пересылка полученных символов в SCIRXEMU и SCIRXBUF.
Очистка RXENA останавливает передачу полученных символов в два буфера приёма, а также останавливает формирование прерываний приёмника. Однако сдвиговый регистр приёмника может продолжать собирать символы. Таким образом, если RXENA устанавливается во время принятия символа, полный символ будет передан в регистры буфера приёма, SCIRXEMU и SCIRXBUF.

14.4.6.3 Регистры выбора скорости двоичной передачи (SCIHBAUD и SCILBAUD)

Значения регистров выбора скорости двоичной передачи (SCIHBAUD и SCILBAUD) определяют скорость двоичной передачи для SCI. Описание бит SCIHBAUD и SCILBAUD показано на рисунках 105 и 106, соответственно.

7	6	5	4	3	2	1	0
BAUD15 (ст. бит)	BAUD14	BAUD13	BAUD12	BAUD11	BAUD10	BAUD9	BAUD8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 105 – Регистр выбора скорости двоичной передачи старших разрядов (SCIHBAUD) – адрес 7052h

7	6	5	4	3	2	1	0
BAUD7	BAUD6	BAUD5	BAUD4	BAUD3	BAUD2	BAUD1	BAUD0 (мл. бит)
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 106 – Регистр выбора скорости двоичной передачи младших разрядов (SCILBAUD) – адрес 7053h

Биты 15-0 BAUD15–BAUD0. Выбор 16-битной двоичной передачи. SCIHBAUD (старший разряд) и SCILBAUD (младший разряд) объединяются для формирования 16-битного значения скорости двоичной передачи.

Внутренне сформированный последовательный тактовый сигнал определяется частотой SYSCLK и регистрами выбора скорости двоичной передачи. SCI использует 16-битное значение этих регистров для выбора одного из 64K различных коэффициентов последовательного тактового сигнала для коммуникационных режимов.

Скорость двоичной передачи SCI для различных коммуникационных режимов определяется следующими путями:

– Для BRR=1 до 65535

$$\text{Асинхронный бод SCI} = \frac{\text{SYSCLK}}{(\text{BRR} + 1) \times 8},$$

$$\text{BRR} = \frac{\text{SYSCLK}}{(\text{Асинхронный бод SCI}) \times 8} - 1.$$

– Для BRR=0

$$\text{Асинхронный бод SCI} = \frac{\text{SYSCLK}}{16},$$

где BRR – 16-битное значение регистров выбора скорости двоичной передачи.

14.4.6.4 Управляющий регистр SCI 2 (SCICTL2)

Управляющий регистр SCI 2 (SCICTL2) разрешает прерывания готовности приёма, обнаружения разрыва и готовности передачи, а так же флаги готовности и опустошения передатчика. Описание бит SCICTL2 показано на рисунке 107.

7	6	5-2	1	0
TXRDY	TX EMPTY	Зарезервировано	RX/BK INT ENA	TX INT ENA
R-1	R-1		RW-0	RW-0

R – доступ чтения, W – доступ записи, -n – значение после сброса

Рисунок 107 – Управляющий регистр SCI 2 (SCICTL2) – адрес 7054h

- Бит 7** TXRDY. Флаг готовности буферного регистра передатчика. Когда установлен, этот бит указывает, что буферный регистр передачи SCITXBUF готов к приёму другого символа. Запись данных в SCITXBUF автоматически очищает этот бит. Когда установлен, этот флаг утверждает запрос прерывания передатчика, если бит разрешения прерывания TX INT ENA (SCICTL2.0) так же установлен. TXRDY устанавливается в 1 разрешением бита SW RESET (SCICTL.2) или системным сбросом.
0 = SCITXBUF полон.
1 = SCITXBUF готов к приёму следующего символа.
- Бит 6** TX EMPTY. Флаг опустошения передатчика. Значение этого флага показывает содержимое буферного регистра передатчика (SCITXBUF) и сдвигового регистра (TXSHF). Активный SW RESET (SCICTL1.2) или системный сброс устанавливает этот бит. Этот бит не запрашивает прерывания.
0 = Буфер передатчика или сдвиговый регистр, или они оба загружены данными.
1 = Буфер передатчика и сдвиговый регистр пусты.
- Биты 5-2** Зарезервировано. Чтения неопределенны, записи не имеют эффекта.
- Бит 1** RX/BK INT ENA. Разрешение прерывания буфера/разрыва приёмника. Этот бит управляет запросом прерывания вызываемого установкой или флага RXRDY или флага BRKDT (биты SCIRXST.6 и SCIRXST. 5). Однако RX/BRK INT ENA не предотвращает установление этих флагов.
0 = Запрещение прерывания RXRDY/BRKDT.
1 = Разрешение прерывания RXRDY/BRKDT.
- Бит 0** TX INT ENA. Разрешение прерывания SCITXBUF. Этот бит управляет совершением запроса прерывания установкой бита флага TXRDY (SCICTL2.7). Однако, он не предотвращает установку флага TXRDY (установлен означает, что SCITXBUF, готов к приёму другого символа).
0 = Запрещает прерывание TXRDY.
1 = Разрешает прерывание TXRDY.

14.4.6.5 Статусный регистр приёмника (SCIRXST)

Статусный регистр приёмника (SCIRXST) состоит из семи бит, которые являются флагами статуса приёмника (два из которых могут формировать запросы прерывания). Каждый раз, когда полный символ был передан в буферы приёма (SCIRXEMU и SCIRXBUF), статусные флаги обновляются. Каждый раз, когда буферы считываются, флаги очищаются. На рисунке 109 представлены связи между битами этого регистра. Описание бит SCIRXST показано на рисунке 108.

7	6	5	4	3	2	1	0
RX ERROR	RXRDY	BRKDT	FE	OE	PE	RXWAKE	Зарезервировано
R-0	R-0	R-0	R-0	R-0	R-0	R-0	

R – доступ чтения, -0 – значение после сброса

Рисунок 108 – Статусный регистр приёмника (SCIRXST) – адрес 7055h

Бит 7 RX ERROR. Флаг ошибки приёмника SCI. Флаг RX ERROR указывает на то, что один из флагов ошибки установлен в статусном регистре приёмника. RX ERROR является логическим ИЛИ для разрешения флагов определения разрыва, ошибки фрейма, перегрузки и четности (биты 5-2: BRKDT, FE, OE и PE).

0 = Не установлено никаких флагов ошибки.

1 = Флаг(и) ошибки установлен(ы).

Установка этого бита в 1 приводит к прерыванию, если установлен бит RX ERR INT ENA (SCICTL1.6). Этот бит может быть использован для быстрой проверки состояния ошибки во время обслуживающей программы прерывания. Этот флаг ошибки не может быть очищен напрямую; он очищается активным SW RESET или системным сбросом.

Бит 6 RXRDY. Флаг готовности приёмника SCI. Когда новый символ готов для чтения из SCIRXBUF, приёмник устанавливает этот бит, и прерывание приёмника формируется, если бит RX/BK INT ENA (SCICTL2.1) установлен в 1. RXRDY очищается чтением SCIRXBUF, активным SW RESET или системным сбросом.

0 = Нет нового символа в SCIRXBUF.

1 = Символ готов для чтения из SCIRXBUF.

- Бит 5 BRKDT. Флаг определения разрыва SCI. SCI устанавливает этот бит, когда происходит условие разрыва. Условие разрыва происходит, когда SCI принимает строку данных (SCIRXD, рисунок 94), остающуюся в низком уровне в течение десяти бит, начинающихся после утерянтого первого стопового бита. Возникновение разрыва приводит к формированию прерывания приёмника, если бит RX/BK INT ENA установлен в 1, но это не приводит к загрузке буфера приёмника. Прерывание BRKDT может возникнуть, даже если SLEEP бит приёмника установлен в 1.
BRKDT очищается активным SW RESET или системным сбросом. Он не очищается приёмом символа после определения разрыва. Для того, чтобы принять больше символов, SCI должен быть сброшен переключением бита SW RESET или системным сбросом.
0 = Нет условия разрыва.
1 = Произошло условие разрыва.
- Бит 4 FE. Флаг ошибки фрейма SCI. SCI устанавливает этот бит, когда ожидаемый стоповый бит не найден. Проверяется только первый стоповый бит. Утерянный стоповый бит указывает, что синхронизация с битом запуска была потеряна, и символ был некорректно создан. Флаг очищается активным SW RESET или системным сбросом.
0 = Не определено ошибки фрейма.
1 = Определена ошибка фрейма.
- Бит 3 OE. Флаг ошибки перегрузки SCI. SCI устанавливает этот бит, когда символ передается в SCIRXEMU и SCIRXBUF перед полным чтением процессором предыдущего символа. Предыдущий символ перезаписывается и теряется. Флаг OE сбрасывается активным SW RESET или системным сбросом.
0 = Не определено ошибки перегрузки.
1 = Определена ошибка перегрузки.
- Бит 2 PE. Флаг ошибки четности SCI. Этот бит флага устанавливается, когда символ принят с несоответствием между количеством бит и его битом четности. Адресный бит включается в вычисление. Если формирование и определение не разрешены, флаг PE запрещен и считывается как 0. Бит PE сбрасывается активным SW RESET или системным сбросом.
0 = Нет ошибки четности или четность запрещена.
1 = Определена ошибка четности.

Бит 1 RXWAKE. Флаг определения запуска приёмника. Установка этого бита в 1 указывает на определение условия запуска приёмника. В мультипроцессорном режиме адресного бита (SCICCR.3 = 1) RXWAKE отображает значение адресного бита для символа, содержащегося в SCIRXBUF. В мультипроцессорном режиме простоя линии, RXWAKE устанавливается, если строка данных SCIRXD определена как простой (эта строка является входом RXSHF, как показано на рисунке 94). RXWAKE имеет доступ только для чтения, очищается только следующим:

- передачей первого байта после адресного байта в SCIRXBUF;
- чтением SCIRXBUF;
- активным SW RESET;
- системным сбросом.

Бит 0 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.



Рисунок 109 – Связи бит в SCIRXST

14.4.6.6 Регистры буфера данных приёмника

Принятые данные передаются от RXSHF в SCIRXEMU и SCIRXBUF. Когда передача завершена, устанавливается флаг RXRDY (бит SCIRXST.6), указывающий, что принятые данные готовы для чтения. Оба регистра содержат одинаковые данные; они имеют отдельные адреса, но не имеют физически разделённых буферов. Единственное отличие в том, что SCIRXEMU не очищает флаг RXRDY; однако, чтение SCIRXBUF очищает этот флаг.

14.4.6.6.1 Буфер данных эмуляции (SCIRXEMU)

Для нормальной операции приёма данных SCI, считываются данные, полученные от SCIRXBUF. SCIRXEMU используется в основном эмулятором, потому что он может непрерывно считывать данные, полученные от обновлений изображения без очистки флага RXRDY. SCIRXEMU очищается системным сбросом. Описание бит SCIRXEMU показано на рисунке 110.

7	6	5	4	3	2	1	0
ERXDT7	ERXDT6	ERXDT5	ERXDT4	ERXDT3	ERXDT2	ERXDT1	ERXDT0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

R – доступ чтения, -n – значение после сброса (x = неопределённый)

Рисунок 110 – Регистр буфера данных эмуляции SCI (SCIRXEMU) – адрес 7056h

14.4.6.2 Буферный регистр данных приёмника (SCIRXBUF)

Когда текущие данные получены и сдвинуты из RXSHF в буфер приёма, устанавливается бит флага RXRDY и данные готовы для чтения. Если установлен бит RX/BK INT ENA (SCICTL2.1), этот сдвиг вызывает прерывание. Когда происходит чтение из SCIRXBUF, флага RXRDY сбрасывается. SCIRXEMU очищается системным сбросом. Описание бит SCIRXBUF показано на рисунке 111.

7	6	5	4	3	2	1	0
RXDT7	RXDT6	RXDT5	RXDT4	RXDT3	RXDT2	RXDT1	RXDT0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

R – доступ чтения, -n – значение после сброса (x = неопределённый)

Рисунок 111 – Регистр буфера данных приёмника SCI (SCIRXBUF) – адрес 7057h

14.4.6.7 Регистр буфера данных передатчика (SCITXBUF)

Передаваемые биты данных записываются в регистр буфера данных передачи (SCITXBUF). Передача данных из этого регистра в сдвиговый регистр передатчика TXSHF устанавливает флаг TXRDY (SCICTL2.7), указывающий, что SCITXBUF готов к приёму следующих данных. Если установлен бит TX INT ENA (SCICTL2.0), эта передача данных вызывает прерывание. Эти биты должны быть выровнены по правому краю, потому что выровненные слева биты, игнорируются для символов меньшей длины, чем восемь бит. Описание бит SCITXBUF показано на рисунке 112.

7	6	5	4	3	2	1	0
TXDT7	TXDT6	TXDT5	TXDT4	TXDT3	TXDT2	TXDT1	TXDT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 112 – Регистр буфера данных передатчика SCI (SCITXBUF) – адрес 7059h

14.4.6.8 Регистр управления порта 2 (SCIPC2)

Регистр управления порта SCI 2 (SCIPC2) управляет функциями выводов SCITXD и SCIRXD. Описание бит SCIPC2 показано на рисунке 113.

7	6	5	4	3	2	1	0
SCITXD DATA IN	SCITXD DATA OUT	SCITXD FUNCTION	SCITXD DATA DIR	SCIRXD DATA IN	SCIRXD DATA OUT	SCIRXD FUNCTION	SCIRXD DATA DIR
RW-0	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса (x = неопределённый)

Рисунок 113 – Регистр управления порта SCI 2 (SCIPC2) – адрес 705Eh

- Бит 7 SCITXD DATA IN. Содержит текущее значение вывода SCITXD.
 0 = Значение вывода SCITXD считывается как 0.
 1 = Значение вывода SCITXD считывается как 1.
- Бит 6 SCITXD DATA OUT. Выходное значение на выводе SCITXD. Этот бит содержит выходные данные на SCITXD, если он является универсальным цифровым вводом - выводом. Для этой конфигурации нужно очистить бит SCIPC2.5 до 0 и установить бит SCIPC2.4 в 1.
- Бит 5 SCITXD FUNCTION. Описывает функции вывода SCITXD.
 0 = SCITXD – универсальный цифровой ввод - вывод.
 1 = SCITXD – Вывод передачи SCI.
- Бит 4 SCITXD DATA DIR. Описывает направление поступления данных вывода SCITXD. Если SCITXD сконфигурирован как универсальный цифровой ввод - вывод (бит 5 = 0), этот бит определяет направление SCITXD:
 0 = SCITXD – цифровой ввод.
 1 = SCITXD – цифровой вывод.
- Бит 3 SCIRXD DATA IN. Содержит текущее значение вывода SCIRXD.
 0 = Значение вывода SCIRXD считывается как 0.
 1 = Значение вывода SCIRXD считывается как 1.
- Бит 2 SCIRXD DATA OUT. Выходное значение на выводе SCIRXD. Этот бит содержит выходные данные на SCIRXD, если он является универсальным цифровым вводом - выводом. Для этой конфигурации нужно очистить бит SCIPC2.1 до 0 (универсальный вывод) и установить бит SCIPC2.4 в 1 (цифровой выход).
 0 = Выходное значение вывода SCIRXD равно 0.
 1 = Выходное значение вывода SCIRXD равно 1.
- Бит 1 SCIRXD FUNCTION. Описывает функции вывода SCIRXD.
 0 = SCIRXD – универсальный цифровой ввод - вывод.
 1 = SCIRXD – Вывод приёма SCI.
- Бит 0 SCIRXD DATA DIR. Описывает направление поступления данных вывода SCIRXD. Если SCIRXD сконфигурирован как универсальный цифровой ввод - вывод (бит SCIPC2.1 = 0), этот бит определяет направление SCIRXD:
 0 = SCIRXD – цифровой ввод.
 1 = SCIRXD – цифровой вывод.

14.4.6.9 Регистр управления приоритетом (SCIPRI)

Регистр управления приоритетом SCI (SCIPRI) содержит биты выбора приоритета прерывания приёмника и передатчика. Описание бит SCIPRI показано на рисунке 114.

7	6	5	4	3-0
Зарезервировано	SCITX PRIORITY	SCIRX PRIORITY	SCI ESPEN	Зарезервировано
	RW-0	RW-0	RW-0	

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 114 – Регистр управления приоритетом SCI (SCIPRI) – адрес 705Fh

- Бит 7 Зарезервировано. Чтения неопределенны, запись не имеют эффекта.
- Бит 6 SCITX PRIORITY. Выбор приоритета прерывания передатчика SCI. Этот бит определяет уровень приоритета для прерываний передатчика SCI.
0 = Прерывания запрашиваются с высоким приоритетом.
1 = Прерывания запрашиваются с низким приоритетом.
- Бит 5 SCIRX PRIORITY. Выбор приоритета прерывания приёмника SCI. Этот бит определяет уровень приоритета для прерываний приёмника SCI.
0 = Прерывания запрашиваются с высоким приоритетом.
1 = Прерывания запрашиваются с низким приоритетом.
- Бит 4 SCI ESPEN. Разрешение приостановки эмулятора SCI. Этот бит действует только при отладке программы с помощью XDC эмулятора. Этот бит определяет, как SCI работать, когда программа приостановлена.
0 = Когда приостановленный сигнал становится в высокий уровень, SCI продолжает операцию, пока не завершатся текущие функции передачи и приёма.
1 = Когда приостановленный сигнал становится в высокий уровень, конечный автомат SCI замораживается.
- Биты 3-0 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

14.4.7 Пример инициализации SCI

Пример 10 показывает программу инициализации асинхронной коммуникации.

Пример 10 – Программа инициализации асинхронной коммуникации

```
*****
; Имя файла: 1867ВЦ5Т SCI Пример кода в режиме простоя линии
;
; Описание: Эта программа использует модуль SCI для реализации простой программы асинхронной коммуникации. SCI инициализируется для работы в режиме простоя линии, с 8 символьными битами 1, стоповым битом и нечетностью. Регистры скорости двоичной передачи SCI (BRR) Установлены на приём и передачу данных при 19200 бод. SCI формирует прерывание каждый раз, когда символ загружается в буфер приёмника (SCIRXBUF). Обслуживающая программа прерывания (ISR) считывает буфер приёма и определяется, если была нажата клавиша возврата каретки <CR>. Если эти действия произведены, то передается строка символов "Ready". Если нет, то не передается никакой строки символов.
*****
; Операторы SET для устройств 1867ВЦ5Т зависят от этих устройств. Адреса SET используемые в этом примере справедливы для устройств с одним модулем SCI. Для нахождения точных адресов модулей в ячейках памяти нужно обратиться к спецификации устройств.
;
.include "1867wc5treg.h" ; содержит список операторов SET для всех
; регистров ИМС 1867ВЦ5Т.
; Следующие операторы SET для SCI содержатся в 1867wc5treg.h.
; Регистры последовательного коммуникационного интерфейса (SCI)
; ~~~~~~
SCICCR .set 07050h ;Управляющий регистр связи SCI
SCICTL1 .set 07051h ;Управляющий регистр SCI 1
SCIHBAUD .set 07052h ;Регистр скорости двоичной передачи SCI
SCILBAUD .set 07053h ;Регистр скорости двоичной передачи SCI
SCICTL2 .set 07054h ;Управляющий регистр SCI 2
SCIRXST .set 07055h ;Регистр статуса приёмника SCI
SCIRXEMU .set 07056h ;Буфер данных эмуляции SCI
SCIRXBUF .set 07057h ;Буфер данных приёмника SCI
SCITXBUF .set 07059h ;Буфер данных передатчика SCI
SCIPC2 .set 0705Eh ;Управляющий регистр порта SCI 2
SCIPRI .set 0705Fh ;Управляющий регистр приоритета SCI
;-----
; Описание постоянных
;-----
LENGTH .set 00005h ;Длина передаваемого потока данных
;-----
; Описание переменных
;-----
.bss DATA_OUT, LENGTH ;Расположение байта LENGTH передаваемого
; символного потока
.bss GPR0, 1 ;Регистр общего назначения.
;-----
; Определение макрокоманд
;-----
```

```

;-----
KICK_DOG .macro          ;Макрокоманда сброса сторожевой схемы
    LDP #00E0h
    SPLK #055h, WDKEY
    SPLK #0AAh, WDKEY
    LDP #0h
    .endm
;-----
; Коды битов для программы проверки кода (BIT)
;-----
BIT15 .set 0000h        ;Код бита для 15
BIT14 .set 0001h        ;Код бита для 14
BIT13 .set 0002h        ;Код бита для 13
BIT12 .set 0003h        ;Код бита для 12
BIT11 .set 0004h        ;Код бита для 11
BIT10 .set 0005h        ;Код бита для 10
BIT9  .set 0006h        ;Код бита для 9
BIT8  .set 0007h        ;Код бита для 8
BIT7  .set 0008h        ;Код бита для 7
BIT6  .set 0009h        ;Код бита для 6
BIT5  .set 000Ah        ;Код бита для 5
BIT4  .set 000Bh        ;Код бита для 4
BIT3  .set 000Ch        ;Код бита для 3
BIT2  .set 000Dh        ;Код бита для 2
BIT1  .set 000Eh        ;Код бита для 1
BIT0  .set 000Fh        ;Код бита для 0
;-----
; Инициализированные передаваемые данные для обслуживающей программы
; прерывания
;-----
    .data
TXDATA .word 0052h      ;Hex эквивалент ASCII символа 'R'
        .word 0065h      ;Hex эквивалент ASCII символа 'e'
        .word 0061h      ;Hex эквивалент ASCII символа 'a'
        .word 0064h      ;Hex эквивалент ASCII символа 'd'
        .word 0079h      ;Hex эквивалент ASCII символа 'y'
;-----
; Описания адресов векторов
;-----

```

```

;-----
        .sect ".vectors"
RSVECT  B      START      ; PM 0   Вектор сброса                1
INT1    B      INT1_ISR   ; PM 2   Уровень прерывания 1        4
INT2    B      PHANTOM    ; PM 4   Уровень прерывания 2        5
INT3    B      PHANTOM    ; PM 6   Уровень прерывания 3        6
INT4    B      PHANTOM    ; PM 8   Уровень прерывания 4        7
INT5    B      PHANTOM    ; PM A   Уровень прерывания 5        8
INT6    B      PHANTOM    ; PM C   Уровень прерывания 6        9
RESERVED B      PHANTOM    ; PM E   (Анализ прерывания)      10
SW_INT8 B      PHANTOM    ; PM 10  Программное прерывание     -
SW_INT9 B      PHANTOM    ; PM 12  Программное прерывание     -
SW_INT10 B     PHANTOM    ; PM 14  Программное прерывание     -
SW_INT11 B     PHANTOM    ; PM 16  Программное прерывание     -
SW_INT12 B     PHANTOM    ; PM 18  Программное прерывание     -
SW_INT13 B     PHANTOM    ; PM 1A  Программное прерывание     -
SW_INT14 B     PHANTOM    ; PM 1C  Программное прерывание     -
SW_INT15 B     PHANTOM    ; PM 1E  Программное прерывание     -
SW_INT16 B     PHANTOM    ; PM 20  Программное прерывание     -
TRAP    B      PHANTOM    ; PM 22  Вектор сист. прерывания   -
NMI     B      PHANTOM    ; PM 24  Не маскированное прерывание 3
EMU_TRAP      PHANTOM    ; PM 26  Сист. прерывания эмулятора 2
SW_INT20 B     PHANTOM    ; PM 28  Программное прерывание     -
SW_INT21 B     PHANTOM    ; PM 2A  Программное прерывание     -
SW_INT22 B     PHANTOM    ; PM 2C  Программное прерывание     -
SW_INT23 B     PHANTOM    ; PM 2E  Программное прерывание     -
;=====
; Основная программа
;=====
        .text
START: SETC INTM          ;Запрещение прерываний
      CLRC SXM            ;Очистка режима дополнительного знакового
                          ;разряда
      CLRC OVM            ;Перезапуск режима переполнения
      CLRC CNF            ;Конфигурация блока В0 в память данных.
      LDP #00E0h
      SPLK #006Fh, WDCR   ;Запрещение сторожевой схемы, если VCCP=5V
      KICK_DOG            ;Сброс сторожевой схемы
      LDP #00E0h
      SPLK #00BBh, CKCR1  ;CLKIN(XTAL)=10МГц, CPUCLK=20МГц
      SPLK #00C3h, CKCR0  ;CLKMD=PLL Enable, SYSCLK=CPUCLK/2,
      SPLK #40C0h, SYSCR  ;CLKOUT=CPUCLK
      LDP #0000h
      SPLK #4h, GPR0
      OUT GPR0, WSGR      ;Установка XMIF для запуска в режимах
                          ;ожидания
;=====
; Инициализация В2 RAM в нули.
;=====

```



```

;=====
; I S R - INT1_ISR
; Описание: INT1_ISR сначала определяется, если SCI RXINT вызывает
; прерывание. Если это произошло специальная ISR SCI считывает ; символ
; в буфере RX. Если символ принят в соответствии с возвратом ; каретки,
<CR>, строка символов "Ready" передается. Если символ ; принят не в
соответствии с возвратом каретки <CR> ISR возвращается ; к основной
программе без передачи строки символов. Если SCI RXINT ; не вызвал
прерывания, значение '0x0bad' будет храниться в ; аккумуляторе и про-
грамма заикнется в BAD_INT.
;=====
INT1_ISR: LDP #00E0h
          LACL SYSIVR          ;Загрузка периферийного INT адреса
                                ; вектора
          SUB #0006h          ;Вычитание начального номера RXINT
                                ; из вышеперечисленного
          BCND SCI_ISR, EQ    ;Проверка RXINT вызвавшего прерывание
B        BAD_INT            ;Если нет, произошло не верное
                                ; прерывание
SCI_ISR:  MAR *, AR1         ;Установка ARP=AR1
          LACC *, AR2        ;Загрузка ACC символом из буфера RX
          SUB #000Dh         ;Проверка если <CR> была нажата:
          BCND XMIT_CHAR, EQ ;YES? Передать данные.
B        ISR_END            ;NO? Возврат от INT1_ISR.
XMIT_CHAR: LACC *+, AR0      ;Загрузка передаваемого символа в ACC
          BCND ISR_END, EQ   ;Проверка на нулевой символ
                                ;YES? Возврат от INT1_ISR.
          SACL *, AR2        ;NO? Загрузка символа в буфер
                                ; передачи.
XMIT_RDY: BIT SCICTL2, BIT7 ;Проверка бита TXRDY
          BCND XMIT_RDY, NTC ;Если TXRDY=0, то повторить цикл
B        XMIT_CHAR          ;если нет, то передать следующий
                                ; символ
ISR_END:  LAR AR2, #B2_SADDR;перезагрузка AR2 стартовым адресом
                                ; данных TX
          CLRC INTM          ;Очистка INT флага маски
          RET                ;Возврат от INT1_ISR
BAD_INT:  LACC #0BADh        ;Загрузка ACC значением "bad"
B        BAD_INT            ;Повтор цикла
;=====
; I S R - PHANTOM
;
; Описание: Пустая ISR, используется для захвата ложных прерываний.
;=====
PHANTOM:  B PHANTOM

```

14.5 Модуль последовательного периферийного интерфейса (SPI)

В этом подразделе рассматриваются архитектура, функции и программирование модуля последовательного периферийного интерфейса (SPI).

Примечание – Этот модуль соединён с 16-битной периферийной шиной как 8-битная периферия. Поэтому, чтения бит 15-8 не определены; записи не имеют эффекта.

14.5.1 Обзор SPI

SPI - это высокоскоростной синхронный последовательный порт ввода - вывода, который позволяет потоку последовательных данных с запрограммированной длиной (от одного до восьми бит) приниматься и передаваться в/из устройства при программируемой скорости передачи двоичных данных. SPI обычно используется для коммуникации между контроллером ЦПОС и внешними периферийными устройствами или другим контроллером. Типичные применения SPI включают внешний ввод - вывод от устройства с расширенными выводами, такими как сдвиговые регистры, драйверы дисплея и АЦП.


Примечание – для удобства ссылки на биты регистра используется имя регистра и следующий за ним номер бита. Например, представление 7 бита буферного регистра эмуляции SPI (SPIEMU) будет SPIEMU.7.

14.5.1.1 Физическое описание SPI

Четырёхконтактный модуль SPI, показанный на рисунке 115, состоит из:

- Четырёх вводов - выводов:
 - SPISIMO (вход ведомого (Slave)/выход ведущего (Master)) управляемый битами в SPIPC2,
 - SPISOMI (выход ведомого (Slave)/вход ведущего (Master)) управляемый битами в SPIPC2,
 - SPICLK (тактовый сигнал SPI), управляемый битами в SPIPC1,
 - SPISTE (строб SPI), управляемый битами в SPIPC1.
- Режимов работы ведущего (Master) и ведомого (Slave).
- Последовательного входного буферного регистра SPI (SPIBUF). Этот буферный регистр содержит данные, полученные из сети и готовые для считывания процессором.
- Последовательного регистра данных SPI (SPIDAT). Этот сдвиговый регистр данных используется как сдвиговый регистр приёма/передачи.
- SPICLK управления фазой и полярностью.
- Логики управления состоянием.
- Картированных в память управляющих и статусных регистров.

Основной функцией ввода строба (SPISTE) является разрешение передачи для модуля SPI в режиме ведомого (Slave). Он стробирует сдвиговый регистр, таким образом, он не может принимать данные. Он так же устанавливает ввод SOMI в 3-состояние. Когда SPI находится в режиме ведущего (Master), ввод SPISTE всегда функционирует как универсальный цифровой ввод - вывод и может работать как линия выбора модуля ведомого (Slave) SPI.



¹⁾ Структурная схема приведена в режиме ведомого (Slave)

²⁾ Ввод SPISTE запрещен, это значит, что данные могут быть переданы или приняты в этом режиме. Следует отметить, что ключи SW1, SW2 и SW3 закрыты в этой конфигурации.

Рисунок 115 – Структурная схема четырёх контактного модуля SPI

14.5.1.2 Управляющие регистры SPI

Десять регистров в модуле SPI (показанные в таблице 79) управляют функционированием SPI:

- SPICCR (регистр управления конфигурацией SPI). Содержит биты используемые для конфигурирования SPI:
 - программный сброс модуля SPI;
 - SPICLK выбор полярности;
 - три управляющих бита длины символа SPI.
- SPICTL (регистр управления работой SPI). Содержит биты управляющие передачей данных:
 - два бита разрешения прерывания SPI;
 - SPICLK выбор фазы;
 - режим работы (ведущий (Master)/ведомый (Slave));
 - разрешение передачи данных.
- SPISTS (статусный регистр SPI). Содержит два статусных бита буфера приёмника:
 - RECEIVER OVERRUN;
 - SPI INT FLAG.

- SPIBRR (регистр скорости двоичной передачи SPI). Содержит семь бит, определяющих скорость двоичной передачи.
- SPIEMU (регистр буфера эмуляции SPI). Содержит принятые данные. Поддерживает корректную эмуляцию. Для нормальной работы должен быть использован SPIBUF.
- SPIBUF (буфер приема SPI – последовательный входной буферный регистр). Содержит принятые данные.
- SPIDAT (регистр данных SPI). Содержит данные, переданные SPI, действуя как сдвиговый регистр передачи/приёма. Данные, записанные в SPIDAT, сдвигаются наружу в последующие периоды SPICLK. Каждый бит, сдвинутый наружу SPI, сдвигается внутрь другого конца сдвигового регистра.
- SPIPC1 (управляющий регистр порта SPI 1). Содержит управляющие биты для выбора функций вводов SPISIM0 и SPISOM1.
- SPIPC2 (управляющий регистр порта SPI 2). Содержит управляющие биты для выбора функций вводов SPISIMO и SPISOMI.
- SPIPRI (регистр приоритета SPI). Содержит два бита, которые определяют приоритет прерывания и работу SPI при XDS эмуляторе во время приостановок программы.

Таблица 79 – Адреса управляющих регистров SPI

Адрес	Регистр	Имя
7040h	SPICCR	Регистр управления конфигурацией SPI
7041h	SPICTL	Регистр управления работой SPI
7042h	SPISTS	Статусный регистр SPI
7043h	—	Зарезервировано
7044h	SPIBRR	Регистр скорости двоичной передачи SPI
7045h	—	Зарезервировано
7046h	SPIEMU	Регистр буфера эмуляции SPI
7047h	SPIBUF	Последовательный входной буферный регистр SPI
7048h	—	Зарезервировано
7049h	SPIDAT	Регистр данных SPI
704Ah	—	Зарезервировано
704Bh	—	Зарезервировано
704Ch	—	Зарезервировано
704Dh	SPIPC1	Управляющий регистр порта SPI 1
704Eh	SPIPC2	Управляющий регистр порта SPI 2
704Fh	SPIPRI	Регистр приоритета SPI

14.5.2 Функционирование SPI

Эта глава описывает функционирование SPI, включая описание режимов работы, прерываний, формата данных, источников тактового сигнала и инициализации. Представлены типичные временные диаграммы для передачи данных.

Примечание – Ссылка на бит в регистре сокращена, используя акроним регистра и следующий за ним период и номер бита. Например, представление бита MASTER/SLAVE управляющего регистра работы SPI (SPICTL) будет SPICTL.2.

муникации. Данные выводятся на контакте SPISIMO и защелкиваются от ввода SPISOMI.

SPIBRR определяет скорость двоичной передачи приёма и передачи для сети. SPIBRR может выбирать 125 различных коэффициентов передачи данных.

Данные, записанные в SPIDAT, инициируют передачу данных на вводе SPISIMO с начала старшего разряда. Одновременно, полученные данные сдвигаются от ввода SPISOMI к младшим разрядам SPIDAT. Когда выбранное количество бит было передано, данные переносятся, начиная со старшего разряда, в SPIBUF (буферный приёмник) для считывания процессором. Данные в SPIBUF хранятся с выравниванием по правому краю.

Когда указанное количество бит данных было сдвинуто через SPIDAT, происходят следующие события:

- бит SPI INT FLAG (SPISTS.6) устанавливается в 1;
- содержимое SPIDAT переносится в SPIBUF;
- если бит SPI INT ENA (SPICTL.0) установлен в 1, то разрешается прерывание.

В режиме ведущего (Master) ввод SPISTE будет всегда функционировать как универсальный цифровой ввод - вывод, не учитывая значения бита SPISTE FUNCTION (SPIPC1.5). В обычном приложении ввод SPISTE может служить как ввод разрешения кристалла для ведомых SPI устройств (нужно установить этот ввод в низкий уровень перед передачей данных ведущего к ведомому устройству, и установить этот ввод опять в высокий уровень после передачи данных ведущего).

14.5.2.2.2 Режим ведомого (Slave)

В режиме ведомого (Slave) (MASTER/SLAVE = 0) данные сдвигаются наружу на вводе SPISIMO и внутрь на вводе SPISOMI. Ввод SPICLK используется как вход для последовательного сдвигающего тактового сигнала, который доставляется от внешнего ведущего (Master) сети. Скорость передачи определяется этим тактовым сигналом. Входная частота SPICLK должна быть больше, чем деленная на 8 частота SYSCLK.

Данные, записанные в SPIDAT, передаются в сеть, когда сигнал SPICLK принят от ведущего (Master) сети. Для принятия данных SPI ожидает, пока ведущий (Master) сети не пошлёт сигнал SPICLK, и затем сдвигает данные на вводе SPISIMO в SPIDAT.

Если данные передаются ведомым (Slave) одновременно, они должны быть записаны в SPIDAT перед началом сигнала SPICLK.

Когда бит TALK (SPICTL.1) очищается, передача данных запрещается и выходная линия (SPISOMI) вводится в высокоимпедансное состояние. Это позволяет большому количеству ведомых устройств быть связанными в сети, но за один раз может взаимодействовать только один ведомый (Slave).

В режиме ведомого (Slave) ввод SPISTE функционирует как универсальный цифровой ввод - вывод, если значение бита SPISTE FUNCTION (SPIPC1.5) очищается (0). Ввод SPISTE функционирует как ввод выбора ведомого (Slave), если SPIPC1.5 установлен в 1. Когда ввод SPISTE функционирует как ввод выбора ведомого (Slave), активный низкий уровень сигнала на вводе SPISTE позволяет подчиненному SPI переносить данные по последовательной линии данных; пассивный высокий уровень сигнала приводит к тому, что сдвиговый регистр ведомого (Slave) SPI останавливается и его последова-

тельный вывод устанавливается в высокоимпедансное состояние. Это позволяет большому количеству ведомых устройств быть связанными в сети, но за один раз может взаимодействовать только один ведомый (Slave).

14.5.2.3 Прерывания SPI

Для инициализации прерываний SPI используются четыре управляющих бита:

- бит SPI INT ENA (SPICTL.0);
- бит SPI INT FLAG (SPISTS.6);
- бит OVERRUN INT ENA (SPICTL.4);
- бит флага RECEIVER OVERRUN (SPISTS.7).

14.5.2.3.1 Бит SPI INT ENA (SPICTL.0)

Когда бит разрешения прерывания SPI установлен и возникло условие прерывания, соответствующее прерывание выполняется.

0 = Запрещение прерываний SPI.

1 = Разрешение прерываний SPI.

14.5.2.3.2 Бит SPI INT FLAG (SPISTS.6)

Этот статусный флаг указывает, что символ был помещен в буфер приёма SPI и готов для чтения.

Когда полный символ был сдвинут внутрь или наружу SPIDAT, бит SPI INT FLAG (SPISTS.6) устанавливается, и формируется прерывание, если оно разрешено битом SPI INT ENA. Флаг прерывания остаётся установленным, пока он не очищается одним из следующих четырёх событий:

- Процессор считывает SPIBUF (чтение SPIEMU не очищает SPI INT FLAG).
- Процессор установил режимы OSC Power Down или PLL Power Down с инструкцией IDLE.
- Программа устанавливает бит SPI SW RESET (SPICCR.7).
- Происходит системный сброс.

Для предотвращения формирования другого прерывания, запрос прерывания должен быть однозначно очищен одним из четырёх вышеперечисленных методов. Запрос прерывания может быть временно запрещен очисткой бита SPI INT ENA, пока бит SPI INT FLAG не очищен, однако, запрос прерывания будет подтверждаться повторно, когда бит SPI INT ENA снова установится в 1.

Когда бит SPI INT FLAG установлен, символ помещен в SPIBUF и готов для чтения. Если процессор не прочитал символ и со временем был принят следующий полный символ, новый символ записывается в SPIBUF и устанавливается бит флага RECEIVER OVERRUN (SPISTS.7).

14.5.2.3.3 Бит **OVERRUN INT ENA (SPICTL.4)**

Установка бита разрешения прерывания перегрузки позволяет формировать прерывание всякий раз, когда бит флага RECEIVER OVERRUN (SPISTS.7) установлен аппаратно. Прерывания, формируемые SPISTS.7 и битом SPI INT FLAG (SPISTS.6), совместно используют одинаковый вектор прерывания.

0 = Запрещение прерываний бита флага RECEIVER OVERRUN.

1 = Разрешение прерываний бита флага RECEIVER OVERRUN.

14.5.2.3.4 Бит флага **RECEIVER OVERRUN (SPISTS.7)**

Бит флага RECEIVER OVERRUN устанавливается всякий раз, когда новый символ был принят и загружен в SPIBUF перед чтением предыдущего принятого символа из SPIBUF. Бит флага RECEIVER OVERRUN должен быть очищен программно.

14.5.2.4 Формат данных

Три бита (SPICCR.2-0) определяют количество бит (от одного до восьми) в символе данных. Эти биты дают указание логике управления считать количество принятых или переданных бит, чтобы определить, когда полный символ был обработан. Следующего применяется для символов с количеством бит менее восьми:

– Данные должны быть выровнены по левому краю, когда записываются в SPIDAT.

– Данные, считываемые из SPIBUF, выровнены по правому краю.

– SPIBUF содержит самый последний принятый символ, выровненный по правому краю, и какие - либо биты, оставшиеся от предыдущей передачи, которые были сдвинуты влево (показано на примере 11).

Пример 11 – Перенос бита из SPIBUF

Условия:

1 Длина передаваемого символа = 1 бит (определяется битами SPICCR.2-0).

2 Текущее значение SPIDAT = 07Bh



Примечание – $x = 1$, если данные SPISOMI в высоком состоянии; $x = 0$, если данные SPISOMI в низком состоянии; предполагается режим ведущего (Master).

14.5.2.5 Скорость двоичной передачи и тактовые схемы

Модуль SPI поддерживает 125 различных скоростей двоичной передачи и четыре тактовые схемы. В зависимости от того находится тактовый сигнал SPI в режиме ведомого (Slave) или ведущего (Master), ввод SPICLK может получать внешний тактовый сигнал SPI или обеспечивать тактовый сигнал SPI, соответственно.

В режиме ведомого (Slave) тактовый сигнал SPI принимается на ввод SPICLK от внешнего источника и может быть не более, чем деленная на 8 частота SYSCLK.

В режиме ведущего (Master) тактовый сигнал SPI формируется SPI и выводится на контакт SPICLK.

14.5.2.5.1 Определение скорости двоичной передачи

Ниже приведены равенства, позволяющие определить скорость двоичной передачи SPI:

– Для SPIBRR = от 3 до 127:

$$\text{Скорость двоичной передачи SPI} = \frac{\text{SYSCLK}}{(\text{SPIBRR} + 1)}.$$

– Для = 0, 1 или 2:

$$\text{Скорость двоичной передачи SPI} = \frac{\text{SYSCLK}}{4},$$

где: SYSCLK = Частота системного тактового сигнала устройства,

SPIBRR = Содержимое SPIBRR в устройстве ведущего (Master) SPI.

Для определения значения, загруженного в SPIBRR, нужно знать частоту системного тактового сигнала (SYSCLK) (которая определяется устройством или пользователем) и скорость двоичной передачи, на которой будет работать устройство.

На примере 12 показано, как определить максимальную скорость двоичной передачи, на которой ИМС 1867ВЦ5Т может передавать информацию. Предполагается, что SYSCLK = 10 МГц.

Пример 12 – Вычисление максимальной скорости двоичной передачи

$$\text{Скорость передачи} = \frac{\text{SYSCLK}}{(\text{SPIBRR} + 1)} = \frac{10 \times 10^6}{(\text{SPIBRR} + 1)} = \frac{10 \times 10^6}{(3 + 1)} = \frac{10 \times 10^6}{4} = 2,5 \times 10^6 = 2,5 \text{ Мбит/с}$$

Максимальная скорость двоичной передачи ведущего (Master) SPI будет 2,5 Мбит/с. Однако, скорость двоичной передачи ведомого (Slave) SPI будет SYSCLK/8.

14.5.2.5.2 Тактовые схемы SPI

Биты CLOCK POLARITY (SPICCR.6) и CLOCK PHASE (SPICTL.3) управляют четырьмя различными тактовыми схемами на вводе SPICLK. Бит CLOCK POLARITY выбирает активный фронт тактового сигнала, или передний или задний. Бит CLOCK PHASE выбирает задержку тактового сигнала в половину периода. Четыре различные тактовые схемы описаны ниже:

- Задний фронт без задержки. SPI передает данные на заднем фронте SPICLK и принимает данные на переднем фронте SPICLK.
 - Задний фронт с задержкой. SPI передает данные на полпериода раньше заднего фронта сигнала SPICLK и принимает данные на заднем фронте SPICLK.
 - Передний фронт без задержки. SPI передает данные на переднем фронте SPICLK и принимает данные на заднем фронте SPICLK.
 - Передний фронт с задержкой. SPI передает данные на полпериода раньше переднего фронта сигнала SPICLK и принимает данные на переднем фронте SPICLK.
- Процедура выбора тактовой схемы SPI показана в таблице 80. Примеры этих четырёх тактовых схем, относительно переданных и принятых данных, показаны на рисунке 117.

Таблица 80 – Выбор тактовой схемы SPI

Схема SPICLK	CLOCK POLARITY (SPICCR.6)	CLOCK PHASE (SPICTL.3)
Передний фронт без задержки	0	0
Передний фронт с задержкой	0	1
Задний фронт без задержки	1	0
Задний фронт с задержкой	1	1




Рисунок 117 - Условия сигнала SPICLK

Для SPI симметрия SPICLK выдерживается только когда результат (SPIBRR+1) является четным значением. Когда (SPIBRR + 1) является нечетным значением и SPIBRR

больше чем 3, SPICLK становится асимметричным. Низкий уровень SPICLK на один SYSCLK длиннее, чем высокий уровень, когда бит CLOCK POLARITY очищен (0), как показано на рисунке 118. Когда бит CLOCK POLARITY установлен в 1, высокий уровень SPICLK на один SYSCLK длиннее, чем низкий уровень, как показано на рисунке 118.




Рисунок 118 – SPI: SPICLK-SYSCLK характеристика, когда значение $(BRR + 1)$ нечетное, $BRR > 3$ и $CLOCK POLARITY = 1$

14.5.2.6 Инициализация во время сброса

Системный сброс принуждает периферийный модуль SPI возвратиться к стандартной конфигурации:

- Блок сконфигурирован как модуль ведомого (Slave) ($MASTER/SLAVE = 0$).
- Запрещена возможность передачи ($TALK = 0$).
- Данные защелкиваются на входе при заднем фронте сигнала SPICLK.
- Длина символа принимается за один бит.
- Прерывания SPI запрещены.
- Данные в SPIDAT сбрасываются до 00h.
- Функции вводов выбраны как универсальные входы.

Для изменения этой конфигурации SPI требуется:

- 1 Установить бит SPI SW RESET (SPICCR.7) в 1.
- 2 Инициализировать конфигурацию, формат, скорость двоичной передачи и функции вводов SPI как требуется.
- 3 Очистить бит SPI SW RESET (SPICCR.7).

Примечание – Для предотвращения нежелательных и непредсказуемых событий, возникающих во время или в результате изменений инициализации, нужно устанавливать бит SPI SW RESET (SPICCR.7) перед введением изменений инициализации, а затем очистить этот бит после завершения инициализации.

4 Записать данные в SPIDAT (это иницирует процесс коммуникации в ведущем (Master)).

5 Считать SPIBUF после окончания передачи данных ($SPISTS.6 = 1$) для определения: какие данные были приняты.

14.5.2.7 Пример передачи данных

Две временные диаграммы, рисунки 119 и 120, иллюстрируют передачу данных между двумя устройствами, используя длину символа в пять бит с симметричным SPICLK.

Временная диаграмма с несимметричным SPICLK (рисунок 118) имеет одинаковые характеристики, что и на рисунках 119 и 120, за исключением того, что передача данных на один SYSCLK длиннее на каждый бит во время низкого уровня (CLOCK POLARITY = 0) или высокого уровня (CLOCK POLARITY = 1) сигнала SPICLK.




Рисунок 119 – Сигналы к процессору ведущего (Master)




Рисунок 120 – Временная диаграмма передачи данных.

- A. Ведомый (Slave) записывает 0D0h в SPIDAT и ждет ведущего (Master) для сдвига данных наружу.
- B. Ведущий (Master) устанавливает сигнал ведомого (Slave) SPISTE в низкий (активный) уровень.
- C. Ведущий (Master) записывает 058h в SPIDAT, который запускает процедуру передачи.
- D. Первый байт завершен и устанавливаются флаги прерывания.
- E. Ведомый (Slave) считывает 0Bh из его SPIBUF (выровненные по правому краю).
- F. Ведомый (Slave) записывает 04Ch в SPIDAT и ждет ведущего (Master) для сдвига данных наружу.
- G. Ведущий (Master) записывает 06Ch в SPIDAT, который запускает процедуру передачи.
- H. Ведущий (Master) считывает 01Ah из SPIBUF (выровненные по правому краю).
- I. Второй байт завершен и устанавливает флаги прерывания.
- J. Ведущий (Master) считывает 89h и ведомый (Slave) считывает 8Dh из их соответствующего SPIBUF. После программного снятия масок с неиспользуемых бит ведущий (Master) принимает 09h, и ведомый (Slave) принимает 0Dh.
- K. Ведущий (Master) очищает высокий (пассивный) сигнал ведомого (Slave) SPISTE.

14.5.3 Управляющие регистры SPI

SPI управляет и получает доступ через регистры в файле управляющего регистра. Эти регистры показаны на рисунке 121 и описываются ниже.

Адрес	Регистр	Номер бита							
		7	6	5	4	3	2	1	0
7040h	SPICCR	SPI SW RESET	CLOCK POLARITY	Зарезервировано			SPI CHAR2	SPI CHAR1	SPI CHAR0
7041h	SPICTL	Зарезервировано			OVERRUN INT ENA	CLOCK PHASE	MASTER/SLAVE	TALK	SPI INT ENA
7042h	SPISTS	RECEIVER OVERRUN	SPI INT FLAG	Зарезервировано					
7043h	—	Зарезервировано							
7044h	SPIBRR	Зарезервировано	SPI BIT RATE 6	SPI BIT RATE 5	SPI BIT RATE 4	SPI BIT RATE 3	SPI BIT RATE 2	SPI BIT RATE 1	SPI BIT RATE 0
7045h	—	Зарезервировано							
7046h	SPIEMU	ERCVD7	ERCVD6	ERCVD5	ERCVD4	ERCVD3	ERCVD2	ERCVD1	ERCVD0
7047h	SPIBUF	RCVD7	RCVD6	RCVD5	RCVD4	RCVD3	RCVD2	RCVD1	RCVD0
7048h	—	Зарезервировано							
7049h	SPIDAT	SDAT7	SDAT6	SDAT5	SDAT4	SDAT3	SDAT2	SDAT1	SDAT0
704Ah	—	Зарезервировано							
704Bh	—	Зарезервировано							
704Ch	—	Зарезервировано							
704Dh	SPIPC1	SPISTE DATA IN	SPISTE DATA OUT	SPISTE FUNCTION	SPISTE DATA DIR	SPICLK DATA IN	SPICLK DATA OUT	SPICLK FUNCTION	SPICLK DATA DIR
704Eh	SPIPC2	SPISIMO DATA IN	SPISIMO DATA OUT	SPISIMO FUNCTION	SPISIMO DATA DIR	SPISOMI DATA IN	SPISOMI DATA OUT	SPISOMI FUNCTION	SPISOMI DATA DIR
704Fh	SPIPRI	Зарезервировано	SPI PRIORITY	SCI ESPEN	Зарезервировано				

Рисунок 121 – Управляющие регистры SPI

14.5.3.1 Регистр управления конфигурацией SPI (SPICCR)

SPICCR управляет установкой SPI для работы. Описание бит SPICCR показано на рисунке 122.

7	6	5-3	2	1	0		
SPI SW RESET	CLOCK POLARITY	Зарезервировано			SPI CHAR2	SPI CHAR1	SPI CHAR0
RW-0	RW-0	RW-0			RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 122 – Регистр управления конфигурацией SPI (SPICCR) – адрес 7040h

- Бит 7 SPI SW RESET. Программный сброс SPI. При изменении конфигурации нужно установить этот бит перед внесением изменений и очистить этот бит перед возвращением к работе.
 1 = Инициализирует флаги работы SPI в состояние сброса.
 В частности, бит флага RECEIVER OVERRUN (SPISTS.7) и бит SPI INT FLAG (SPISTS.6) очищаются. Конфигурация SPI остается неизменной. Если модуль работает как ведущий (Master), выход сигнала SPICLK возвращается к своему пассивному уровню.
 0 = SPI готов передавать или принимать следующий символ.
 Когда бит SPI SW RESET в 1, символ, записанный в передатчик, не будет сдвинут наружу, когда этот бит очищен. Новый символ должен быть записан в последовательный регистр данных.
- Бит 6 CLOCK POLARITY. Изменение полярности тактового сигнала. Этот бит управляет полярностью сигнала SPICLK. CLOCK POLARITY и CLOCK PHASE (SPICTL.3), управляют четырьмя тактовыми схемами на вводе SPICLK.
 0 = Пассивный уровень является низким.
 Входные и выходные фронты данных зависят от значения бита CLOCK PHASE (SPICTL.3) как показано ниже:
 – CLOCK PHASE = 0: Данные выводятся на переднем фронте SPICLK; входные данные защелкиваются на заднем фронте SPICLK.
 – CLOCK PHASE = 1: Данные выводятся на полпериода раньше первого переднего фронта SPICLK и последующих задних фронтов сигнала SPICLK; входные данные защелкиваются на переднем фронте сигнала SPICLK.
 1 = Пассивный уровень является высоким.
 Входные и выходные фронты данных зависят от значения бита CLOCK PHASE (SPICTL.3) как показано ниже:
 – CLOCK PHASE = 0: Данные выводятся на заднем фронте SPICLK; входные данные защелкиваются на переднем фронте SPICLK.
 – CLOCK PHASE = 1: Данные выводятся на полпериода раньше первого заднего фронта SPICLK и последующих передних фронтов сигнала SPICLK; входные данные защелкиваются на заднем фронте сигнала SPICLK.
- Биты 5-3 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.
- Биты 2-0 SPI CHAR2–SPI CHAR0. Управляющие биты длины символа 2-0. Эти три бита определяют количество бит, которые будут сдвинуты внутрь или наружу, как единичный символ во время одной последовательности сдвига. В таблице 81 представлена длина символа, выбираемая значениями бит.

Таблица 81 – Длина символа значения управляющих бит

SCI CHAR2	SCI CHAR1	SCI CHAR0	Длина символа
0	0	0	1
0	0	1	2
0	1	0	3
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

14.5.3.2 Регистр управления работой SPI (SPICTL)

Регистр управления работой SPI (SPICTL) управляет передачей данных, возможностью SPI формировать прерывания, фазой SPICLK и режимом работы (ведомый (Slave) или ведущий (Master)). Описание бит SPICTL показано на рисунке 123.

7-5	4	3	2	1	0
Зарезервировано	OVERRUN INT ENA	CLOCK PHASE	MASTER/ SLAVE	TALK	SPI INT ENA
	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 123 – Регистр управления работой SPI (SPICTL) – адрес 7041h

Биты 7-5 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

Бит 4 OVERRUN INT ENA. Разрешение прерывания перегрузки. Установка этого бита (OVERRUN INTERRUPT ENABLE) вызывает прерывание, формируемое, когда бит флага RECEIVER OVERRUN (SPISTS.7) установлен аппаратно. Прерывания, формируемые битом флага RECEIVER OVERRUN и битом SPI INT FLAG (SPISTS.6), имеют один и тот же вектор прерывания.

0 = Запрещение прерываний бита флага RECEIVER OVERRUN (SPISTS.7).

1 = Разрешение прерываний бита флага RECEIVER OVERRUN (SPISTS.7).

- Бит 3 CLOCK PHASE. Выбор фазы тактового сигнала SPI. Этот бит управляет фазой сигнала SPICLK.
 0 = Нормальная тактовая схема SPI, зависящая от бита CLOCK POLARITY (SPICCR.6)
 1 = Сигнал SPICLK задерживается на полпериода, полярность определяется битом CLOCK POLARITY.
 Биты CLOCK PHASE и CLOCK POLARITY делают возможными четыре различные тактовые схемы. Когда работа осуществляется при высоком уровне CLOCK PHASE, SPI (ведущий (Master) или ведомый (Slave)) делает первый бит данных доступным, после записи SPIDAT и перед передним фронтом сигнала SPICLK, независимо от используемого режима SPI.
- Бит 2 MASTER/SLAVE. Управление режимом сети SPI. Этот бит определяет, является ли сеть SPI ведущим (Master) или ведомым (Slave). Во время инициализации сброса, SPI автоматически конфигурируется как ведомый (Slave) сети.
 0 = SPI сконфигурирован как ведомый (Slave).
 1 = SPI сконфигурирован как ведущий (Master).
- Бит 1 TALK. Разрешение передачи ведущего (Master)/ведомого (Slave). Бит TALK может запретить передачу данных (ведущий (Master) или ведомый (Slave)) помещением последовательного выхода данных в высокоимпедансное состояние. Если этот бит запрещен во время передачи, сдвиговый регистр передачи продолжает работать, пока предыдущий символ не будет сдвинут наружу. Когда бит TALK запрещен, SPI всё еще способен принимать символы, обновлять статусные флаги. TALK очищается (запрещается) системным сбросом.
 0 = Запрещает передачу.
 Работа в режиме ведомого (Slave): если не был предварительно сконфигурирован как универсальный ввод - вывод, ввод SPISOMI будет установлен в высокоимпедансное состояние.
 Работа в режиме ведущего (Master): если не был предварительно сконфигурирован как универсальный ввод - вывод, ввод SPISIMO будет установлен в высокоимпедансное состояние.
 1 = Разрешает передачу.
 Для условия четырёхконтактности, гарантирует разрешение ввода приёмника SPISTB.
- Бит 0 SPI INT ENA. Разрешение прерывания SPI. Этот бит управляет возможностью SPI формировать прерывание. Бит SPI INT FLAG (SPISTS.6) не затрагивается этим битом.
 0 = Запрещает прерывание.
 1 = Разрешает прерывание.

14.5.3.3 Статусный регистр SPI (SPISTS)

SPISTS содержит биты буфера приёма. Описание бит SPISTS показано на рисунке 124.

7	6	5-0
RECEIVER OVERRUN	SPI INT FLAG	Зарезервировано
RC-0	R-0	

R – доступ чтения, C – очистка, -0 – значение после сброса

Рисунок 124 – Статусный регистр SPI (SPISTS) – адрес 7042h

Бит 7 RECEIVER OVERRUN. Флаг перегрузки приёмника SPI. Этот бит считывает/очищает только флаг. SPI устанавливает этот бит аппаратно, когда операция передачи или приёма завершается перед чтением предыдущего принятого символа из буфера. Бит указывает, что последний принятый символ был перезаписан и, таким образом, утерян. SPI запрашивает одну последовательность прерываний каждый раз, когда этот бит устанавливается, если бит OVERRUN INT ENA (SPICTL.4) установлен в высокое состояние. Этот бит очищается одним из трех путей:

- записью 0 в этот бит;
- записью 1 в SPI SW RESET (SPICCR.7);
- сбросом системы.

Если бит OVERRUN INT ENA (SPICTL.4) установлен, SPI запрашивает одно прерывание каждый раз, когда происходит условие перегрузки. Другими словами, если бит флага RECEIVER OVERRUN остается установленным (не очищен) обслуживающей программой прерывания, другое прерывание перегрузки не будет немедленно введено заново, когда обслуживающая программа прерывания завершится. Прерывание запрашивается каждый раз, когда происходит условие перегрузки, если бит OVERRUN INT ENA разрешен, независимо от предыдущего состояния бита флага RECEIVER OVERRUN.

Однако бит флага RECEIVER OVERRUN должен быть очищен во время выполнения обслуживающей программы прерывания, потому что бит флага RECEIVER OVERRUN и SPI INT FLAG имеют один и тот же вектор прерывания. Это позволяет уменьшить возможную неопределенность при выборе источника прерывания, когда принят следующий байт.

Бит 6 SPI INT FLAG. Флаг прерывания SPI. SPI INT FLAG имеет доступ только для чтения. Этот бит устанавливается аппаратно для указания, что SPI завершил пересылку или приём последнего бита и готов к обслуживанию. Принятый символ помещается в буфер приёмника во время установления этого бита. Этот флаг вызывает запрашивание прерывания, если бит SPI INT ENA (SPICTL.0) установлен. Этот бит очищается одним из трех путей:

- записью 0 в этот бит;
- записью 1 в SPI SW RESET (SPICCR.7);
- сбросом системы.

Биты 5-0 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

14.5.3.4 Регистр скорости двоичной передачи SPI (SPIBRR)

SPIBRR содержит биты, используемые для вычисления скорости двоичной передачи. Описание бит SPIBRR показано на рисунке 125.

7	6	5	4	3	2	1	0
Зарезервировано	SPI BIT RATE 6	SPI BIT RATE 5	SPI BIT RATE 4	SPI BIT RATE 3	SPI BIT RATE 2	SPI BIT RATE 1	SPI BIT RATE 0
	RW-0	RW-0	RW-0	RS-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, S – только установка, -0 – значение после сброса

Рисунок 125 – Регистр скорости двоичной передачи SPI (SPIBRR) – адрес 7044h

Бит 7 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

Бит 6-0 SPI BIT RATE 6 – SPI BIT RATE 0. Управление скоростью двоичной передачи SPI. Эти биты определяют скорость двоичной передачи, если SPI является ведущим (Master) сети. Существует 125 различных скоростей двоичной передачи (каждая является функцией системного тактового сигнала), которые могут быть выбраны. Один бит данных сдвигается за один период SPICLK.

Если SPI является ведомым (Slave) сети, модуль принимает тактовый сигнал на вводе SPICLK от ведущего (Master) сети, а значит, эти биты не влияют на сигнал SPICLK. Частота входного тактового сигнала от ведущего (Master) не должна превышать деленный на 8 сигнал SPICLK ведомого (Slave) SPI.

В режиме ведущего (Master) тактовый сигнал SPI формируется SPI и выводится на контакт SPICLK. Скорость двоичной передачи SPI определяется равенствами, которые приведены ниже:

– Скорость двоичной передачи SPI для SPIBRR = от 3 до 127:

$$\text{Скорость двоичной передачи SPI} = \frac{\text{SYSCLK}}{(\text{SPIBRR} + 1)}.$$

– Скорость двоичной передачи SPI для = 0, 1 или 2:

$$\text{Скорость двоичной передачи SPI} = \frac{\text{SYSCLK}}{4},$$

где: SYSCLK = Частота системного тактового сигнала устройства,
SPIBRR = Содержимое SPIBRR в устройстве ведущего (Master) SPI.

14.5.3.5 Регистр буфера эмуляции SPI (SPIEMU)

SPIEMU содержит принятые данные. Чтение SPIEMU не очищает бит SPI INT FLAG (SPISTS.6). Описание бит SPIEMU показано на рисунке 126.

7	6	5	4	3	2	1	0
ERCVD7	ERCVD6	ERCVD5	ERCVD4	ERCVD3	ERCVD2	ERCVD1	ERCVD0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

R – доступ чтения, -n – значение после сброса (x = неопределённый)

Рисунок 126 – Регистр буфера эмуляции SPI (SPIEMU) – адрес 7046h

Биты 7-0 ERCVD7–ERCVD0. Полученные данные буфера эмуляции SPI. Функции SPIEMU идентичны функциям SPIBUF, за исключением того, что чтение из SPIEMU не очищает бит SPI INT FLAG (SPISTS.6). Как только SPIDAT получил полный символ, символ передается в SPIEMU и SPIBUF, где он может быть считан. В то же время устанавливается SPI INT FLAG.

Этот зеркальный регистр создан для поддержки эмуляции. Чтение SPIBUF очищает бит SPI INT FLAG (SPISTS.6). При нормальной работе эмулятора управляющие регистры считываются для постоянного обновления содержимого этих регистров на экране дисплея. Эмулятор может считывать регистр SPIEMU и правильно обновлять его содержимое на экране дисплея. Чтение из SPIEMU не очищает бит SPI INT FLAG (SPISTS.6), но чтение SPIBUF очищает этот флаг. Другими словами, SPIEMU разрешает эмулятору имитировать работу SPI более точно. Рекомендуется считывать SPIBUF в нормальном режиме запуска эмулятора.

14.5.3.6 Последовательный входной буферный регистр SPI (SPIBUF)

SPIBUF содержит принятые данные. Чтение SPIBUF очищает бит SPI INT FLAG (SPISTS.6). Описание бит SPIBUF показано на рисунке 127.

7	6	5	4	3	2	1	0
RCVD7	RCVD6	RCVD5	RCVD4	RCVD3	RCVD2	RCVD1	RCVD0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

R – доступ чтения, -n – значение после сброса (x = неопределённый)

Рисунок 127 – Последовательный входной буферный регистр SPI (SPIBUF) – адрес 7047h

Биты 7-0 RCVD7–RCVD0. Принятые данные. Как только SPIDAT получил полный символ, символ передается SPIBUF, где он может быть считан. В то же время устанавливается бит SPI INT FLAG (SPISTS.6). Как только данные сдвинуты сначала внутрь старшего разряда SPI, они хранятся в этом регистре с выравниванием по правому краю.

Примечание - Чтение SPIBUF очищает бит SPI INT FLAG (SPISTS.6).

14.5.3.7 Последовательный регистр данных SPI (SPIDAT)

SPIDAT - это сдвиговый регистр приёма передачи. Данные, записанные в SPIDAT, сдвигаются наружу (старший разряд) в последующие периоды SPICLK. Каждый бит, сдвинутый наружу (старший разряд) SPI, сдвигается внутрь младшего разряда другого конца сдвигового регистра. Описание бит SPIDAT показано на рисунке 128.

7	6	5	4	3	2	1	0
SDAT7	SDAT6	SDAT5	SDAT4	SDAT3	SDAT2	SDAT1	SDAT0
RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x

R – доступ чтения, W – доступ записи, -n – значение после сброса (x = неопределённый)

Рисунок 128 – Последовательный регистр данных SPI (SPIDAT) – адрес 7049h

Биты 7-0 SDAT7–SDAT0. Последовательные данные. Запись в SPIDAT выполняет две функции:

- предоставляет возможность выхода данных на последовательном выводе данных, если установлен бит TALK (SPICTL.1);
 - когда SPI работает как ведущий (Master), запускается передача данных. При запуске передаче нужно использовать биты CLOCK POLARITY (SPICCR.6) и CLOCK PHASE (SPICTL.3) для необходимых условий.
- Запись пустых данных в SPIDAT инициирует последовательность приёмника. Если данные не аппаратно выровнены для символов короче чем 8 бит, передаваемые данные должны быть записаны в выровненной по левому краю форме, а принимаемые данные в выровненной по правому краю форме.

14.5.3.8 Управляющий регистр порта SPI 1 (SPIPC1)

SPIPC1 управляет функциями выводов SPISTE и SPICLK. Описание бит SPIPC1 показано на рисунке 129.

7	6	5	4	3	2	1	0
SPISTE DATA IN	SPISTE DATA OUT	SPISTE FUNCTION	SPISTE DATA DIR	SPICLK DATA IN	SPICLK DATA OUT	SPICLK FUNCTION	SPICLK DATA DIR
R-x	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса (x = неопределённый)

Рисунок 129 – Управляющий регистр порта SPI 1 (SPIPC1) – адрес 704Dh

Бит 7 SPISTE DATA IN. Флаг разрешения передачи входных данных ведомого (Slave). Этот бит содержит текущее значение на вводе SPISTE, независимо от режима. Запись в этот бит не имеет эффекта.

- Бит 6 SPISTE DATA OUT. Флаг разрешения передачи выходных данных ведомого (Slave). Этот бит содержит выходные данные на вводе SPISTE (в зависимости от режима работы), если выполнены следующие условия:
- Режим ведущего (Master) (SPICTL.2 = 1):
 - Бит SPISTE DATA DIR (SPIPC1.4) = 1.
 - Бит SPISTE FUNCTION (SPIPC1.5) = x (не определён).
 - Режим ведомого (Slave) (SPICTL.2 = 0):
Обычно, ввод SPISTE в режиме ведомого (Slave) выступает как выбор модуля SPI (SPIPC1.5 = 1); когда это происходит, не происходит попыток считывания значений с ввода SPISTE. Однако, ввод SPISTE может быть использован как универсальный цифровой ввод - вывод в режиме ведомого (Slave), если выполнены следующие условия:
 - Бит SPISTE DATA DIR (SPIPC1.4) = x (1 = выход; 0 = вход).
 - Бит SPISTE FUNCTION (SPIPC1.5) = 1.
- Бит 5 SPISTE FUNCTION. Флаг разрешения выбора функций ввода передачи ведомого (Slave). Этот бит выбирает функции ввода SPISTE (в зависимости от режима работы), если выполнены следующие условия:
- Режим ведущего (Master) (SPICTL.2 = 1):
 - Бит SPISTE FUNCTION не влияет на ввод SPISTE в режиме ведущего (Master).
 - Ввод SPISTE всегда функционирует как универсальный ввод - вывод.
 - Режим ведомого (Slave) (SPICTL.2 = 0):
 - Ввод SPISTE функционирует как универсальный цифровой ввод-вывод.
 - Ввод SPISTE функционирует как ввод выбора модуля SPI.
- Бит 4 SPISTE DATA DIR. Флаг разрешения направления данных ввода передачи ведомого (Slave). Этот бит определяет направление данных на вводе SPISTE, если бит SPISTE FUNCTION = 0 или если SPI работает в режиме ведущего (Master) (SPICTL.2 = 1).
- 0 = SPISTE сконфигурирован как ввод.
1 = SPISTE сконфигурирован как вывод.
- Бит 3 SPICLK DATA IN. Флаг ввода порта входных данных SPICLK. Этот бит содержит текущее значение на вводе SPICLK, независимо от режима. Запись в этот бит не имеет эффекта.
- Бит 2 SPICLK DATA OUT. Флаг вывода порта входных данных SPICLK. Этот бит содержит выходные данные на вводе SPICLK, если выполнены следующие условия:
- Ввод SPICLK определён как универсальный цифровой ввод - вывод (SPICLK FUNCTION = 0).
 - Ввод направления данных SPICLK определён как вывод (SPICLK DATA DIR = 1).

Бит 1 SPICLK FUNCTION. Выбор функций ввода SPICLK. Этот бит определяет функции ввода SPICLK.
 0 = SPICLK является универсальным цифровым вводом - выводом.
 1 = SPICLK содержит тактовый сигнал SPI.

Бит 0 SPICLK DATA DIR. Направление данных SPICLK. Этот бит определяет направление данных на вводе SPICLK, если SPICLK был определен как универсальный цифровой ввод - вывод (SPICLK FUNCTION = 0).
 0 = SPICLK является вводом.
 1 = SPICLK является выводом.

14.5.3.9 Управляющий регистр порта SPI 2 (SPIPC2)

SPIPC1 управляет функциями выводов SPISOMI и SPISIMO. Описание бит SPIPC2 показано на рисунке 130.

7	6	5	4	3	2	1	0
SPISIMO DATA IN	SPISIMO DATA OUT	SPISIMO FUNCTION	SPISIMO DATA DIR	SPISOMI DATA IN	SPISOMI DATA OUT	SPISOMI FUNCTION	SPISOMI DATA DIR
R-x	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса (x = неопределённый)

Рисунок 130 – Управляющий регистр порта SPI 2 (SPIPC2) – адрес 704Eh

Бит 7 SPISIMO DATA IN. Флаг ввода входных данных SPISIMO. Этот бит содержит текущее значение на вводе SPISIMO, независимо от режима. Запись в этот бит не имеет эффекта.

Бит 6 SPISIMO DATA OUT. Флаг вывода выходных данных SPISIMO. Этот бит содержит выходные данные на вводе SPISIMO, если выполнены оба следующих условия:
 – Ввод SPISIMO определён как универсальный цифровой ввод - вывод (SPISIMO FUNCTION = 0).
 – Ввод направления данных SPISIMO определён как вывод (SPISIMO DATA DIR = 1).

Бит 5 SPISIMO FUNCTION. Выбор функций ввода SPISIMO. Этот бит определяет функции ввода SPISIMO.
 0 = SPISIMO является универсальным цифровым вводом - выводом.
 1 = SPISIMO содержит данные SPI.

Бит 4 SPISIMO DATA DIR. Направление данных SPISIMO. Этот бит определяет направление данных на вводе SPISIMO, если этот ввод был определен как универсальный цифровой ввод - вывод (SPISIMO FUNCTION = 0).
 0 = SPISIMO является вводом.
 1 = SPISIMO является выводом.

- Бит 3 SPISOMI DATA IN. Флаг ввода входных данных SPISOMI. Этот бит содержит текущее значение на вводе SPISOMI, независимо от режима. Запись в этот бит не имеет эффекта.
- Бит 2 SPISOMI DATA OUT. Флаг вывода выходных данных SPISOMI. Этот бит содержит выходные данные на вводе SPISOMI, если выполнены оба следующих условия:
- Ввод SPISOMI определён как универсальный цифровой ввод - вывод (SPISOMI FUNCTION = 0).
 - Ввод направления данных SPISOMI определён как вывод (SPISOMI DATA DIR = 1).
- Бит 1 SPISOMI FUNCTION. Выбор функций ввода SPISOMI. Этот бит определяет функции ввода SPISOMI. Когда SPISOMI является входным сигналом и SPISOMI FUNCTION и SPISOMI DATA DIR запрещены, сигнал SPICLK тактирует внутренние цепи.
- 0 = SPISOMI является универсальным цифровым вводом - выводом.
 - 1 = SPISOMI содержит данные SPI.
- Бит 0 SPISOMI DATA DIR. Направление данных SPISOMI. Этот бит определяет направление данных на вводе SPISOMI, если этот ввод был определен как универсальный цифровой ввод - вывод (SPISOMI FUNCTION = 0).
- 0 = SPISOMI является вводом.
 - 1 = SPISOMI является выводом.

14.5.3.10 Регистр приоритета SPI (SPIPRI)

SPIPRI выбирает уровень приоритета прерывания SPI и управляет работой SPI при XDS эмуляторе во время приостановок программы. Описание бит SPIPRI показано на рисунке 131.

	7	6	5	4-0
Зарезервировано	SPI PRIORITY	SCI ESPEN	Зарезервировано	
	RW-0	RW-0		

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 131 – Регистр приоритета SPI (SPIPRI) – адрес 704Fh

- Бит 7 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.
- Бит 6 SPI PRIORITY. Выбор приоритета прерывания. Этот бит определяет уровень приоритета прерывания SPI.
- 0 = Прерывания запрашиваются с высоким приоритетом.
 - 1 = Прерывания запрашиваются с низким приоритетом.

Бит 5 SPI ESPEN. Разрешение приостановки эмулятора. Этот бит не вызывает эффекта, когда программа отлаживается с помощью XDC эмулятора; в этом случае этот бит определяет работу SPI, когда программа приостановлена неким действием, таким как аппаратное и программное введение точки прерывания.
 0 = Когда эмулятор приостановлен, SPI продолжает операцию пока, не завершится текущая последовательность передачи - приёма.
 1 = Когда эмулятор приостановлен, состояние SPI замораживается, таким образом он может быть исследован в точке приостановки эмуляции.

Биты 4-0 Зарезервировано. Чтения неопределенны, записи не имеют эффекта.

14.5.4 Примеры инициализации в режимах работы

Пример 13 показывает программу инициализации SPI в режиме ведомого (Slave), а пример 14 - программу инициализации SPI в режиме ведущего (Master).

Пример 13 – Программа инициализации SPI в режиме ведомого (Slave)

```

;*****
; Имя файла: SPI.asm пример кода для режима ведомого (Slave)
;
; пример кода #2: Условие четырёх выводов SPI
;             - режим ведомого (Slave)
;             - прерывания разрешены
;             - # переданных байт данных - 7h
;             - # принятых байт данных - 8h
;
;*****
;Операторы SET для устройств ИС 1867ВЦ5Т зависят от этих устройств.
;Адреса SET используемые в этом примере справедливы для устройств с
;одним модулем SPI. Для нахождения точных адресов модулей в ячейках
;памяти нужно обратиться к спецификации устройств.
;
.include "1867wc5treg.h" ; содержит список операторов SET для всех
;регистров 1867ВЦ5Т.
;Следующие операторы SET для SPI содержатся в 1867wc5treg.h.
; Регистры последовательного периферийного интерфейса (SPI)
;~~~~~
SPICCR .set 07040h ; Регистр управления конфигурацией SPI
SPICTL .set 07041h ; Регистр управления работой SPI
SPISTS .set 07042h ; Статусный регистр SPI
SPIBRR .set 07044h ; Регистр скорости двоичной передачи SPI
SPIEMU .set 07046h ; Регистр буфера эмуляции SPI
SPIBUF .set 07047h ; Последовательный входной буферный регистр SPI
SPIDAT .set 07049h ; Регистр данных SPI
SPIPC1 .set 0704Dh ; Управляющий регистр порта SPI #1
SPIPC2 .set 0704Eh ; Управляющий регистр порта SPI #2
SPIPRI .set 0704Fh ; Регистр приоритета SPI
;-----

```

```

;-----
; Описание постоянных
;-----
LENGTH .set 08h      ; Длина передаваемого потока данных
                        ;передаваемая/принимаемая SEND_ALL
DECODE .set 01h      ; Декодирование значение используемое для
                        ;разрешения передачи ведомого (Slave).
;-----
; Описание переменных
;-----
;-----
; Расположения буфера приёма и передачи указаны ниже.
; Фактическое расположение .bss будет требоваться для описания в
; управляющем файле редактора связей.
        .bss DATAOUT, LENGTH ;Расположение байта LENGTH
                        ;передаваемого подпрограммой SEND_ALL.
        .bss DATAIN, LENGTH ;Расположение байта LENGTH
                        ;принимаемого подпрограммой SEND_ALL.
;-----
;-----
; Определение макрокоманд
;-----
KICK_DOG .macro                ; Макрокоманда сброса сторожевой схемы
        LDP #00E0h
        SPLK #05555h, WD_KEY
        SPLK #0AAAAh, WD_KEY
        LDP #0h
        .endm
;=====
; Инициализированные данные для подпрограммы SEND_ALL
;=====
        .data
TXDATA      .word 0FDh, 0FBh, 0F7h, 0EFh, 0DFh, 0BFh, 07Fh
;=====
; Векторы прерывания и сброса
;=====
        .sect ".vectors"
RSVECT     B      START      ; PM 0   Вектор сброса                1
INT1       B      INT1_ISR   ; PM 2   Уровень прерывания 1        4
INT2       B      PHANTOM    ; PM 4   Уровень прерывания 2        5
INT3       B      PHANTOM    ; PM 6   Уровень прерывания 3        6
INT4       B      PHANTOM    ; PM 8   Уровень прерывания 4        7
INT5       B      PHANTOM    ; PM A   Уровень прерывания 5        8
INT6       B      PHANTOM    ; PM C   Уровень прерывания 6        9
RESERVED   B      PHANTOM    ; PM E   (Анализ прерывания)      10
SW_INT8    B      PHANTOM    ; PM 10  Программное прерывание        -
SW_INT9    B      PHANTOM    ; PM 12  Программное прерывание        -
SW_INT10   B      PHANTOM    ; PM 14  Программное прерывание        -
SW_INT11   B      PHANTOM    ; PM 16  Программное прерывание        -
SW_INT12   B      PHANTOM    ; PM 18  Программное прерывание        -

```

```

SW_INT13 B      PHANTOM ; PM 1A Программное прерывание -
SW_INT14 B      PHANTOM ; PM 1C Программное прерывание -
SW_INT15 B      PHANTOM ; PM 1E Программное прерывание -
SW_INT16 B      PHANTOM ; PM 20 Программное прерывание -
TRAP      B      PHANTOM ; PM 22 Вектор сист. прерывания -
NMI       B      PHANTOM ; PM 24 Не маскированное прерывание 3
EMU_TRAP  PHANTOM ; PM 26 Сист. прерывание эмулятора 2
SW_INT20 B      PHANTOM ; PM 28 Программное прерывание -
SW_INT21 B      PHANTOM ; PM 2A Программное прерывание -
SW_INT22 B      PHANTOM ; PM 2C Программное прерывание -
SW_INT23 B      PHANTOM ; PM 2E Программное прерывание -
; Начало инициализации сброса ...

```

```
.text
```

```
START:
```

```

        CLRC SXM          ;Очистка режима расширения знака
        CLRC OVM          ;Сброс режима переполнения
* Установка указателя страницы данных на страницу 1 периферийного фрейма
        LDP #DP_PF1      ;Страница DP_PF1 включает фреймы WET до EINT
* Инициализация WDT регистров
        SPLK #06Fh, WDTCR ;Очистка WDFLAG, запрещение WDT, установка
                        ;WDT на 1 секунду переполнения (max)
        SPLK #07h, RTICR ;Очистка флага RTI, установка RTI на 1
                        ;секунду переполнения (max)
* Формирование PLL для 4 МГц xtal, 10 МГц SYSCLK и 20 МГц CPUCLK
        SPLK #00E4h, CKCR1 ;CLKIN(XTAL)=4 МГц, CPUCLK=20 МГц
        SPLK #0043h, CKCR0 ;CLKMD=PLL запрещен, SYSCLK=CPUCLK/2,
        SPLK #00C3h, CKCR0 ;CLKMD=PLL разрешен, SYSCLK=CPUCLK/2,
* Очистка битов флагов сброса в SYSSR (PORRST, PLLRST, ILLRST, SWRST, WDRST)
        LACL SYSSR      ;ACCL <= SYSSR
        AND #00FFh      ;Очистка 8 старших бит SYSSR
        SACL SYSSR      ;Загрузка нового значения в SYSSR
* Инициализация ввода IOP20/CLKOUT для использования как выхода так-
тового сигнала процессора
        SPLK #40C8h, SYSCR ;Нет сброса, CLKOUT=CPUCLK, VCCA включен
* Инициализация B2 RAM в нули.
        LAR AR1, #B2_SADDR;AR1 <= B2 стартовый адрес
        MAR *, AR1      ;Использование стартового адреса B2 для
                        ;следующего
        ZAC              ;ACC <= 0
        RPT #1fh        ;Установка счетчика повтора для 1fh+1=20h
                        ;или 32 циклов
        SACL *+         ;запись нулей в B2 RAM
* Инициализация DATAOUT передаваемыми данными.
        LAR AR1, #DATAOUT ;AR1 <= DATAOUT начальный адрес
        RPT #06h        ;Установка счетчика повтора для 6h+1=7h
                        ;или 7 циклов
        BLPD #TXDATA, *+ ;Загрузка 60h - 67h с TXDATA
        CALL INIT_SPI
* Инициализация ЦПОС для прерываний
        LAR AR6, #IMR    ;

```

```

LAR AR7, #IFR ;
MAR *, AR6
LACL #01h ;
SACL *, AR7 ;Разрешение только 1 прерываний
LACL * ;Очистка IFR чтением и записью содержимого
;обратно в себя

SACL *, AR2
CLRC INTM ;Разрешение прерываний ЦПОС
; Основная программа.
MAIN: ;Основная часть кода начинается здесь
;ввести адресные коды

NOP
NOP
NOP
; . . . ;ввести адресные коды
B MAIN ;Основная часть кода завершена в один
;проход, возвращение обратно для
;продолжения.
*****
* Подпрограммы *
*****
; Имя программы: INIT_SPI тип программы: SR
;
; Описание: Эта SR инициализирует SPI для передачи потока данных к
;ведущему (Master) SPI. 1867ВЦ5Т SPI сконфигурирован для 8-битных
;передач как ведомый (Slave).
;=====
INIT_SPI:
* Инициализация SPI в режиме ведомого (Slave)
SPLK #008Fh, SPICCR ;Сброс SPI записью 1 to SWRST
SPLK #0008h, SPICTL ;Запрещение прерываний & TALK, нормального
;тактового сигнала, режима ведомого (Slave)
SPLK #000Eh, SPIBRR ;Установка скорости передачи в 'наивысшую'
; Примечание - Скорость передачи должна быть насколько возможно
;быстрой для связи между двумя и более SPI. Расхождения в выборе
;скорости передачи указывают на различие максимальных скоростей
;ведущего (Master) и ведомого (Slave), и на меньший порядок
;тактовой скорости каждого устройства. Для контроллеров ЦПОС и
;устройств PRISM это определяется SYSCLK.
;
; Значение '0Eh' в SPIBRR гарантирует быструю возможную скорость
;передачи для устройств ведущего (Master) и ведомого (Slave)
;(Полагая что два контроллера ЦПОС осуществляют связь с одинаковым
;SYSCLK). Это случай, когда ведущий (Master) SPI использует
;программу опроса для определения, когда передавать следующий байт.
SPLK #0022h, SPIPC1 ;Разрешение функций вводов SPISTE и
;SPICLK. SPISTE будет работать как вход разрешения передачи для
;модуля ведомого (Slave) SPI.
SPLK #0022h, SPIPC2 ;Установка функций SIMO & SOMI в
;последовательный ввод/вывод

```

```

    SPLK #0000h, SPIPRI ;Установка высокого приоритета прерывания
;SPI. Для целей эмуляции, позволяет SPI продолжать после приостановки
XDS. Не действует на фактическое устройство.
    SPLK #0000h, SPISTS ;Очистка статусных бит прерывания SPI
    SPLK #0007h, SPICCR ;Освобождение SWRST, clock polarity 0, 8 бит
    SPLK #0009h, SPICTL ;Запрещение TALK & RCV прерывания, фазы 1
;тактового сигнала CLK, режим ведомого (Slave)
* Инициализация вспомогательных регистров для приёма ISR SPI
    LAR AR1, #LENGTH-1 ;Загрузка длины потока данных в AR1 и
;использование для счетчика цикла приёма/передачи.
    LAR AR2, #DATAOUT ;Загрузка расположения передаваемого
;потока данных в AR2.
    LAR AR3, #DATAIN ;Загрузка расположения принимаемого потока
;данных в AR3.
RET ;Возврат к основной программе.
*****
* ISR *
*****
;=====
; I S R - INT1 обслуживающая программа прерывания
;
; Описание: Это осуществления метода 3: ISR для единичного события
;на каждый уровень прерывания.
;
; Эта ISR выполняет первичный приём байта DECODE от ведущего
;(Master) SPI. Этот байт проверяется для определения, если ведущий
;(Master) запрашивает данные от этого SPI, и если это так,
;устанавливает бит TALK для разрешения передачи и записывает байт в
;SPIDAT из DATAOUT. Количество принятых байт управляется константой
;LENGTH, которая определена ранее.
; Бит TALK очищается после LENGTH # байт было получено и указатели
;вспомогательных регистров перезагружены для подготовки к следующей
;передаче.
;=====
INT1_ISR ;Обслуживающая программа прерывания 1
    MAR *, AR3 ;Использование расположения DATAIN для
;следующих косвенных адресаций
    LACL SPIBUF ;ACC <= SPI буферный регистр
    SACL *+, AR2 ;хранить значение в B2 и DATAIN,
;использовать адрес DATAOUT для следующих косвенных адресаций
    XOR #DECODE ;Сравнение принятого байта для
;определения, если выбран ведомый
(Slave)SPI.
    BCND SKIP, NEQ
    SPLK #000Bh, SPICTL;Разрешение TALK & RCV прерывания, фазы 1
тактового сигнала CLK, режим ведомого
; (Slave)
;SKIP
    LACL *+, AR1 ;ACC <= байт для передачи
;Приращение AR2 на 1 для указания на

```

```

;следующий байт в потоке данных. Использование # байт оставленных
;для TX для следующего косвенного адреса
    SACL SPIDAT          ;Хранение переданного байта в SPIDAT и
;ожидание тактового сигнала ведущего (Master).
    BANZ SKIP2, AR2     ;Ссылка на SKIP2 если AR1 не в нуле,
;уменьшение AR1 на 1, использование адреса DATAOUT для следующего
;адреса
* Повторная инициализация вспомогательных регистров для ISR приёма SPI
    LAR AR1, #LENGTH-1;Загрузка длины потока данных в AR1 и
;использование для счетчика цикла приёма/передачи.
    LAR AR2, #DATAOUT  ;Загрузка расположения передаваемого
;потока данных в AR2.
    LAR AR3, #DATAIN   ;Загрузка расположения принимаемого потока
;данных в AR3.
* Запрещение связи после LENGTH # передач.
    SPLK #0009h, SPICTL;Запрещение TALK & RCV прерывания, фазы 1
                                ;тактового сигнала CLK, режим ведомого
                                ;(Slave)

SKIP2
    CLRC INTM          ;Разрешение прерываний ЦПОС
    RET                ;Возврат от прерывания

;=====
; I S R - PHANTOM
;
; Описание: Пустая ISR, используется для захвата ложных прерываний.
;
;=====
PHANTOM
END    B    END    ;
    .end

```

Пример 14 – Программа инициализации SPI в режиме ведущего (Master)

```

;*****
; Имя файла: пример кода для режима ведущего (Master)
; пример кода #1: Условие четырёх выводов SPI
;
;             - режим ведущего (Master)
;             - прерывания опрошены
;             - # переданных байт данных - 8h
;             - # принятых байт данных - 8h
;
;*****
;Операторы SET для устройств 1867ВЦ5Т зависят от этих устройств. Адреса
;SET используемые в этом примере справедливы для устройств с одним
;модулем SPI. Для нахождения точных адресов модулей в ячейках
;памяти нужно обратиться к спецификации устройств.
.include "1867wc5treg.h" ; содержит список операторов SET для всех
;регистров 1867ВЦ5Т.
;Следующие операторы SET для SPI содержатся в 1867wc5treg.h.
;Регистры последовательного периферийного интерфейса (SPI)
;~~~~~

```



```

;~~~~~
SPICCR .set 07040h ; Регистр управления конфигурацией SPI
SPICTL .set 07041h ; Регистр управления работой SPI
SPISTS .set 07042h ; Статусный регистр SPI
SPIBRR .set 07044h ; Регистр скорости двоичной передачи SPI
SPIEMU .set 07046h ; Регистр буфера эмуляции SPI
SPIBUF .set 07047h ; Последовательный входной буферный регистр SPI
SPIDAT .set 07049h ; Регистр данных SPI
SPIPC1 .set 0704Dh ; Управляющий регистр порта SPI #1
SPIPC2 .set 0704Eh ; Управляющий регистр порта SPI #2
SPIPRI .set 0704Fh ; Регистр приоритета SPI
;-----
; Описание постоянных
;-----
LENGTH .set 08h ; Длина передаваемого потока данных
; передаваемая/принимаемая SEND_ALL
;-----
; Описание переменных
;-----
;-----
; Расположения буфера приёма и передачи указаны ниже.
; Фактическое расположение .bss будет требоваться для описания в
; управляющем файле редактора связей.
;
    .bss DATAOUT, LENGTH ;Расположение байта LENGTH
                           ;передаваемого подпрограммой
                           ;SEND_ALL.
    .bss DATAIN, LENGTH ;Расположение байта LENGTH
                           ;принимаемого подпрограммой SEND_ALL.
;-----
SPI_DONE .set 070h ;Определяет В2 RAM расположение '70h'
                ;как расположение статуса передачи
                ;SPI. 1=полный, 0=не полный
;-----
; Определение макрокоманд
;-----
KICK_DOG .macro ;Макрокоманда сброса сторожевой схемы
    LDP #00E0h
    SPLK #05555h, WD_KEY
    SPLK #0AAAAh, WD_KEY
    LDP #0h
    .endm
;=====
; Инициализированные данные для подпрограммы SEND_ALL
;=====
.data
TXDATA .word 01h, 02h, 04h, 08h, 10h, 20h, 40h, 80h
;=====
; Векторы прерывания и сброса
;=====

```

```

;=====
                .sect ".vectors"
RSVECT        B        START        ; PM 0  Вектор сброса                1
INT1          B        INT1_ISR     ; PM 2  Уровень прерывания 1        4
INT2          B        PHANTOM      ; PM 4  Уровень прерывания 2        5
INT3          B        PHANTOM      ; PM 6  Уровень прерывания 3        6
INT4          B        PHANTOM      ; PM 8  Уровень прерывания 4        7
INT5          B        PHANTOM      ; PM A  Уровень прерывания 5        8
INT6          B        PHANTOM      ; PM C  Уровень прерывания 6        9
RESERVED      B        PHANTOM      ; PM E  (Анализ прерывания)      10
SW_INT8       B        PHANTOM      ; PM 10 Программное прерывание    -
SW_INT9       B        PHANTOM      ; PM 12 Программное прерывание    -
SW_INT10      B        PHANTOM      ; PM 14 Программное прерывание    -
SW_INT11      B        PHANTOM      ; PM 16 Программное прерывание    -
SW_INT12      B        PHANTOM      ; PM 18 Программное прерывание    -
SW_INT13      B        PHANTOM      ; PM 1A Программное прерывание    -
SW_INT14      B        PHANTOM      ; PM 1C Программное прерывание    -
SW_INT15      B        PHANTOM      ; PM 1E Программное прерывание    -
SW_INT16      B        PHANTOM      ; PM 20 Программное прерывание    -
TRAP          B        PHANTOM      ; PM 22 Вектор сист. прерывания    -
NMI           B        PHANTOM      ; PM 24 Не маскированное прерывание 3
EMU_TRAP      PHANTOM      ; PM 26 Сист. прерывание эмулятора      2
SW_INT20      B        PHANTOM      ; PM 28 Программное прерывание    -
SW_INT21      B        PHANTOM      ; PM 2A Программное прерывание    -
SW_INT22      B        PHANTOM      ; PM 2C Программное прерывание    -
SW_INT23      B        PHANTOM      ; PM 2E Программное прерывание    -
; Начало инициализации сброса ...
                .text
START:
                CLRC SXM            ;Очистка режима расширения знака
                CLRC OVM            ;Сброс режима переполнения
*Установка указателя страницы данных на страницу 1 периферийного фрейма
                LDP #DP_PF1         ;Страница DP_PF1 включает фреймы WET до EINT
*Инициализация WDT регистров
                SPLK #06Fh, WDTCR ;Очистка WDFLAG, запрещение WDT, установка
;WDT на 1 секунду переполнения (max)
                SPLK #07h, RTICR ;Очистка флага RTI, установка RTI на 1
;секунду переполнения (max)
*Формирование PLL для 4 МГц xtal, 10 МГц SYSCLK и 20 МГц CPUCLK
                SPLK #00E4h, CKCR1;CLKIN(XTAL)=4 МГц, CPUCLK=20 МГц
                SPLK #0043h, CKCR0;CLKMD=PLL запрещен, SYSCLK=CPUCLK/2,
                SPLK #00C3h, CKCR0;CLKMD=PLL разрешен, SYSCLK=CPUCLK/2,
*Очистка битов флагов сброса в SYSSR (PORRST, PLLRST, ILLRST, SWRST, WDRST)
                LACL SYSSR          ;ACCL <= SYSSR
                AND #00FFh          ;Очистка 8 старших бит SYSSR
                SACL SYSSR          ;Загрузка нового значения в SYSSR
*Инициализация ввода IOP20/CLKOUT для использования как выход такто-
вого сигнала процессора
                SPLK #40C8h, SYSCR;Нет сброса, CLKOUT=CPUCLK, VCCA включен
*Инициализация B2 RAM в нули.

```

```

LAR AR1, #B2_SADDR; AR1 <= B2 стартовый адрес
MAR *, AR1 ;Использование стартового адреса B2 для
;следующего
ZAC ;ACC <= 0
RPT #1fh ;Установка счетчика повтора для 1fh+1=20h
;или 32 циклов
SACL *+ ;запись нулей в B2 RAM
* Инициализация DATAOUT передаваемыми данными.
LAR AR1, #DATAOUT ;AR1 <= DATAOUT начальный адрес
RPT #06h ;Установка счетчика повтора для 7h+1=8h
;или 8 циклов
BLPD #TXDATA, *+ ;Загрузка 60h - 68h с 01, 02, 04, ... ,
;40, 80h
CALL INIT_SPI
;Основная программа. Когда бы поток данных, ранее загруженный в
;расположение DATAOUT, не требовался для передачи, вызывается
;подпрограмма SEND_ALL.
MAIN: ;Основная часть кода начинается здесь
;вести адресные коды
CALL SEND_ALL ;Вызов подпрограммы SEND_ALL и когда
;она завершится продолжить с основных циклом.
;
;.... ;вести адресные коды
В MAIN ;Основная часть кода завершена в один
;проход, возвращение обратно для продолжения.
*****
* Подпрограммы *
*****
;=====
; Имя программы: INIT_SPI тип программы: SR
;
; Описание: Эта SR инициализирует SPI для передачи потока данных к
;подчиненному SPI. 1867ВЦ5Т SPI сконфигурирован для 8-битных
;передач как ведущий (Master).
;=====
INIT_SPI:
* Инициализация SPI в режиме ведущего (Master)
SPLK #008Fh, SPICCR ;Сброс SPI записью 1 to SWRST
SPLK #0008h, SPICTL ;Запрещение прерываний & TALK,
;нормального тактового сигнала, режима ведомого (Slave)
SPLK #000Eh, SPIBRR ;Установка скорости передачи в 'наивысшую'
;Примечание - Скорости передачи должна быть насколько возможно
;быстрой для связи между двумя и более SPI. Расхождения в выборе
;скорости передачи указывают на различие максимальных скоростей
;ведущего (Master) и ведомого (Slave), и на меньший порядок
;тактовой скорости каждого устройства. Для контроллеров ЦПОС и
;устройств PRISM это определяется SYSCLK.
;
;Значение '0Eh' в SPIBRR гарантирует быструю возможную скорость
;передач для устройств ведущего (Master) и ведомого (Slave)
;(Полагая что два контроллера ЦПОС осуществляют связь с одинаковым

```

```

;SYSClk). Это случай, когда ведущий (Master) SPI использует
;программу опроса для определения, когда передавать следующий байт.
    SPLK #0052h, SPIPC1 ;Разрешение функций ввода SPICLK. SPISTE
;всегда будет универсальным вводом/выводом, когда SPI находится в
;режиме ведущего (Master), независимо от состояния бита функции.
;Установка SPISTE как высокий уровень выхода - запрещает выход
;приёмника SPI.
    SPLK #0022h, SPIPC2 ;Установка функций SIMO & SOMI в
;последовательный ввод/вывод
    SPLK #0000h, SPIPRI ;Установка высокого приоритета прерывания
;SPI. Для целей эмуляции, позволяет SPI продолжать после
;приостановки XDS. Не действует на фактическое устройство.
    SPLK #0000h, SPISTS ;Очистка статусных бит прерывания SPI
    SPLK #0007h, SPICCR ;Освобождение SWRST, clock polarity 0,8 бит
    SPLK #0009h, SPICTL ;Разрешение TALK & RCV прерывания, фазы
;фазы 1 тактового сигнала CLK, режим ведущего (Master)
    RET ;Возврат к основной программе.
;=====
; Имя программы: SEND_ALL тип программы: SR
;
; Описание: Эта SR выполняет передачу потока данных. Передаваемые
;данные содержатся в DATAOUT.Полученные данные хранятся в DATAIN.
;Эта программа опрашивает бит SPI INT FLAG, SPISTS.6, для
;определения, когда завершилась передача каждого байта. Количество
;передаваемых байт управляется константой LENGTH, которая ;определена
ранее.
;=====
SEND_ALL:
    LAR AR1, #LENGTH-1 ;Загрузка длины потока данных в AR1 и
;использование для счетчика цикла приёма/передачи.
    LAR AR2, #DATAOUT ;Загрузка расположения передаваемого
;потока данных в AR2.
    LAR AR3, #DATAIN ;Загрузка расположения принимаемого потока
;данных в AR3.
    MAR *, AR2 ;Использование расположения DATOUT для
;следующего косвенного адреса
;Выполнение чтения-изменения-записи на
;SPIPC1 для установки ввода SPISTE в активный низкий уровень и
;разрешения ведомого (Slave) SPI.
    LACL SPIPC1 ;Загрузка содержимого SPIPC1 в ACC.
    AND #0BFh ;Очистка SPIPC1.6 для установки ввода SPISTE
;в активный низкий уровень.
    SACL SPIPC1 ;Хранение ACC вне SPIPC1.
LOOP
;Запуск передачи записью байта в SPIDAT.
    LACL *+, AR3 ;ACC <= байт для передачи
;Приращение AR2 на 1 для указания на
;следующий байт в потоке данных. Использование DATAIN для следующего
;косвенного адреса
    SACL SPIDAT ;Передача байта

```

```

POLL LACL SPISTS          ;Опрос бита флага INT для определения,
;когда начинать следующую передачу
    AND #040h             ;Очистка всех бит кроме SPI INT FLAG
    XOR #040h             ;ACC=0 если бит установлен
    BCND POLL, NEQ        ;продолжить опрос если ACC != 0.
    LACL SPIBUF           ;Загрузит полученный байт в ACC.
    SACL *+, AR1          ;Сохранить полученный байт в DATAIN
                           ;Приращение AR3 на один указатель до
;следующего расположения DATAIN. Использование AR1, # байт,
;оставленных для передачи, для следующего косвенного адреса
    BANZ LOOP, AR2        ;Ссылка на LOOP если AR1 не в нуле,
;уменьшение AR1 на 1, использование адреса DATAOUT для следующего
;адреса
                           ;Секция дополнительного кода: Этот код
;загружает значение в B2 RAM для информирования основной программы,
;что передача потока данных завершена.
    LAR AR4, #SPI_DONE;Загрузка адреса размещения статуса SPI вAR4
    MAR *, AR4            ;Использование размещения статуса SPI для
;следующего косвенного адреса
    SPLK #01h, *          ;Запись '01h' в размещения статуса для
;определения, что передача потока данных завершена.
                           ;Выполнение чтения-изменения-записи на
SPIPC1 для установки ввода SPISTE в активный высокий уровень и
;запрещения ведомого (Slave)SPI.
    LACL SPIPC1           ;Загрузка содержимого SPIPC1 в ACC.
    OR #040h              ;Установка SPIPC1.6 для установки ввода
;SPISTE в активный высокий уровень
    SACL SPIPC1           ;Хранение ACC вне SPIPC1.
    RET                    ;Возврат к основной программе.
*****
* ISR *
*****
;=====
; I S R - PHANTOM
;
; Описание: Пустая ISR, используется для захвата ложных прерываний.
;
;=====
PHANTOM
END B END ;

```

.end

14.6 Модуль сторожевого таймера (Watchdog (WD)) и блока прерываний реального времени (Real-Time Interrupt (RTI))

Модуль сторожевого таймера (WD) и блока прерываний реального времени (RTI) контролирует аппаратную и программную работу процессора, обеспечивает прерывания на программируемых интервалах и осуществляет функции системного сброса при про-

цессорном сбое. Если программа осуществляет неразрешенный цикл, или процессор становится временно недоступным, сторожевой таймер переполняется для выполнения системного сброса.

Большинство условий, которые временно нарушают работу кристалла и блокируют правильную работу процессора, могут быть очищены и сброшены функцией сторожевого таймера. Сторожевой таймер повышает надежность системы, обеспечивая непрерывную работу процессора, тем самым гарантируя целостность системы.

Примечание – Этот модуль соединён с 16-битной периферийной шиной как 8-битная периферия. Поэтому, при чтении битов 15-8 их значение не определено; запись в эти биты не имеет эффекта.

14.6.1 Обзор сторожевого таймера (WD) и блока прерываний реального времени (RTI)

14.6.1.1 Характеристики

Модуль WD/RTI имеет следующие характеристики:

– Сторожевой таймер (WD):

— 8-битный WD счетчик, который формирует системный сброс при переполнении.

— 7-битный автономный счетчик, который подает на контакт WD счетчика делитель WD счетчика.

— Регистр ключа сброса WD (WDKEY), который очищает WD счетчик, когда записана корректная комбинация значений, и формирует сброс, если в регистр записано не корректное значение.

— Бит флага WD (WD FLAG), который указывает, будет ли сторожевой таймер инициировать системный сброс.

— Биты проверки WD, которые инициируют системный сброс, если сторожевой таймер повреждён.

— Автоматическая активация сторожевого таймера при освобождении системного сброса.

— Делитель WD с выбором из шести значений из 7-битного автономного счетчика и два (одинаковых) входа сигнала WDCLK.


– Таймер прерываний реального времени (RTI):

— Делитель RTI, который выбирается из четырёх отводов 8-битного счетчика реального времени и четырёх отводов 7-битного автономного счетчика.

— Операция прерывания или опроса (программный бит разрешает/ запрещает прерывания RTI).

— Бит флага RTI (RTI FLAG), который указывает, будет ли счетчик RTI (RTICNTR) переполнен.

На рисунке 132 представлена структурная схема модуля WD/RTI.



1) Запись в биты WDCR.5-3 в конфигурации, отличающейся от нормальной (101) формирует системный сброс.

2) Эти значения делителя взяты относительно сигнала WDCLK.

Рисунок 132 – Структурная схема модуля сторожевого таймера (WD) и блока прерываний реального времени (RTI)

14.6.1.2 Управляющие регистры

Пять регистров управляют операциями WD/RTI:

- Регистр счетчика RTI (RTICNTR) содержит значение счетчика RTI.
- Регистр счетчика WD (WDCNTR) содержит значение счетчика WD.

– Регистр ключа сброса WD (WDKEY) очищает WDCNTR, когда значение 55h, следующее за значением AAh, записывается в WDKEY.

– Управляющий регистр RTI (RTICR) содержит следующие управляющие биты, используемые для конфигурирования RTI:

- бит флага RTI;
- бит разрешения RTI;
- биты выбора делителя RTI.

– Управляющий регистр WD (WDCR) содержит следующие управляющие биты, используемые для конфигурирования WD:

- бит флага WD;
- биты проверки WD;
- биты выбора делителя WD.

В таблице 82 представлены адреса регистров WD/RTI.

Таблица 82 – Адреса регистров модуля WD/RTI

Адрес	Регистр	Имя
7020h	—	Зарезервировано
7021h	RTICNTR	Регистр счетчика RTI
7022h	—	Зарезервировано
7023h	WDCNTR	Регистр счетчика WD
7024h	—	Зарезервировано
7025h	WDKEY	Регистр ключа сброса WD
7026h	—	Зарезервировано
7027h	RTICR	Управляющий регистр RTI
7028h	—	Зарезервировано
7029h	WDCR	Управляющий регистр WD
702Ah	—	Зарезервировано
702Bh	—	Зарезервировано ¹⁾
702Ch	—	Зарезервировано
702Dh	—	Зарезервировано ¹⁾
702Eh	—	Зарезервировано
702Fh	—	Зарезервировано

¹⁾ Зарезервировано для управляющих регистров модуля PLL тактового сигнала.

14.6.2 Функционирование таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)

14.6.2.1 Таймер WD

Таймер WD является 8-битным возрастающим счетчиком со сбросом, который тактируется выходом делителя. Таймер защищает от системных программных сбоев и сбоев процессора обеспечением системного сброса, когда WDKEY не использован перед переполнением сторожевой схемы. Этот сброс возвращает систему к известному на-

чальному значению. Затем программа очищает WDCNTR записью корректных данных в логику ключа WD.

Разделённый внутренний тактирующий сигнал (WDCLK) формируется модулем тактовой частоты и является активным во всех режимах работы, за исключением режима пониженного потребления генератора. WDCLK разрешает функционирование WD таймера, независимо от состояния каких либо бит(а) регистра на кристалле, за исключением работы в режиме пониженного потребления генератора, которые запрещают сигнал WDCLK. Обычно частота WDCLK равна 16384 Гц. Текущее состояние WDCNTR может быть считано в любое время во время его работы.

Обычная частота WDCLK в 16384 Гц получается от двух тактовых частот (например 4,194 МГц, 8,389 МГц).

14.6.2.1.1 Выбор делителя WD

8-битный WDCNTR может тактироваться непосредственно сигналом WDCLK или через один из шести отводов автономного счетчика. 7-битный автономный счётчик постоянно увеличивается через интервал, обеспечиваемый WDCLK (обычно 16384 Гц или 32768 Гц, в зависимости от специфики устройств). Функции WD разрешены, пока WDCLK поступает в модуль. Любой из первых шести отводов или непосредственный вход от WDCLK могут быть выбраны делителем WD (биты WDPC2-0), как вход для оси времени WDCNTR. Этот делитель обеспечивает выбираемые коэффициенты переполнения сторожевой схемы от 15,63 мс до 1 с для WDCLK в 16384 Гц. Пока кристалл находится в нормальном режиме работы, автономный счетчик не может быть остановлен или сброшен, за исключением возникновения системного сброса. Очистка или RTICNTR или WDCNTR не очищает автономный счетчик.

14.6.2.1.2 Обслуживание WD таймера

WDCNTR сбрасывается, когда правильная последовательность записана в WDKY перед переполнением WDCNTR. WDCNTR разрешен для сброса, когда значение 55h записывается в WDKY. Когда следующее AAh значение записывается в WDKY, WDCNTR сбрасывается. Любое другое значение, записанное в WDKY и отличающееся от 55h или AAh, вызывает системный сброс. Любая последовательность значений 55h и AAh может быть записана в WDKY без вызова системного сброса; только запись 55h следующей за записью AAh в WDKY сбрасывает WDCNTR.

В таблице 83 показана типичная последовательность, записанная в WDKY после включения питания.

Таблица 83 – Типичная последовательность, записанная в регистр WDKY после включения питания

Последовательный шаг	Значение записанное в WDKY	Результат
1	AAh	Нет действия
2	AAh	Нет действия
3	55h	WDCNTR разрешен для сброса следующим AAh

Окончание таблицы 83

Последовательный шаг	Значение записанное в WDKEY	Результат
4	55h	WDCNTR разрешен для сброса следующим AAh
5	55h	WDCNTR разрешен для сброса следующим AAh
6	AAh	WDCNTR сброшен
7	AAh	Нет действия
8	55h	WDCNTR разрешен для сброса следующим AAh
9	AAh	WDCNTR сброшен
10	55h	WDCNTR разрешен для сброса следующим AAh
11	23h	Система сброшена из-за неправильного значения записанного в WDKEY

Шаг 3 в таблице 83 является первым действием для разрешения сброса WDCNTR. Фактически WDCNTR не сбрасывается до шага 6. Шаг 8 повторно разрешает сброс WDCNTR и шаг 9 сбрасывает WDCNTR. Шаг 10 опять повторно разрешает сброс WDCNTR. Запись неверного значения ключа в WDKEY в шаге 11 вызывает системный сброс.

Переполнение WDCNTR или неверное значения ключа, записанное в WDKEY управляют флагом WD (WDFLAG). После сброса программа считывает этот флаг для определения источника сброса. После сброса WDFLAG должен быть программно очищен для разрешения определения источника последовательных WD сбросов. WD сбросы не предотвращены, когда установлен флаг.

14.6.2.1.3 Сброс WD

Когда WDCNTR переполняется, WD таймер формирует системный сброс. Сброс возникает на один WDCNTR тактовый период (любой из WDCLK или WDCLK, разделенные значением делителя) позже. Сброс не может быть запрещен при нормальной работе, пока действует WDCLK. WD таймер, однако, запрещен в режиме пониженного потребления генератора, когда WDCLK не активен.

14.6.2.1.4 Запрещение WD

Для целей разработки WD таймер может быть запрещен подачей 5 В на ввод V_{CCP} во время последовательности сброса устройства и установкой бита WDDIS в управляющем регистре WD (WDCR.6). Однако, если эти аппаратные и программные условия не выполняются, то WD таймер не будет запрещен.

14.6.2.1.5 Логика проверки битов сброса 5WD

Биты проверки WD (WDCR.5-3) постоянно сравниваются со значением постоянной (101_2). Если биты проверки WD не совпадают с этим значением, формируется системный сброс. Это функционирует как логическая проверка, в случае если программа сделала неверную запись в WDCR, или если внешние воздействия (такие как броски напряжения, электромагнитные помехи или другие разрушающие источники) повреждают содержимое WDCR. Запись в биты WDCR.5-3 любого значения, кроме правильной конфигурации (101_2), формирует системный сброс.

Примечание – Любые значения, записанные в WDCR, должны включать значение 101_2 , записанное в биты 5-3 (WDCHK2 – WDCHK0).

14.6.2.1.6 Установка WD

WD таймер работает независимо от процессора и всегда разрешен. Он не требует для работы, какой либо инициализации от процессора. Когда происходит системный сброс, WD таймер возвращается к тактированию на самой большой частоте WD таймера (15,63 мс для 16384 Гц сигнала WDCLK). Как только сброс прекращается, то процессор начинает выполнять программный код и WD таймер начинает увеличиваться. Это означает, что для предотвращения преждевременного сброса, установку WD/RTI необходимо произвести раньше, чем произойдет сброс или последовательность запускающая сброс.

14.6.2.1.7 RTI Таймер

RTI таймер является 8-битным счетчиком, который может быть запрограммирован на формирование периодических прерываний на программно выбираемой частоте. Восемь отводов четыре от счетчика RTI (RTICNTR) и четыре от автономного счетчика могут быть выбраны через мультиплексор 8 в 1 для формирования частоты периодических запросов прерываний. Прерывания разрешаются и запрещаются программно. RTICNTR может быть считан или очищен в любой момент времени. 7-битный автономный счетчик, однако, не может быть очищен, за исключением очищения системным сбросом.

Расположение вектора прерывания RTI таймера приведено в кратком описании на ИМС 1867ВЦ5Т.

14.6.2.1.8 Выбор делителя RTI

RTICNTR использует отвод автономного счетчика с делением на 128 как вход для формирования четырёх выходных отводов. Эти четыре отвода и четыре дополнительных отвода, получаемые от автономного счетчика, могут быть выбраны через мультиплексор 8 в 1, который управляется тремя битами выбора делителя управляющего регистра RTI (RTICR.2-0). Этот делитель обеспечивает выбираемые значения прерываний от 1 до 4096 прерываний в секунду (для WDCLK в 16384 Гц). RTICNTR тактируется сигналом WDCLK. RTICNTR может быть сброшен до 00h в любой момент времени в течение

нормальной работы. Работа RTI таймера разрешена во всех режимах, кроме режима останова.

Программная очистка RTICNTR не очищает автономный счетчик, который обеспечивает деление RTICNTR. Поэтому, после очистки RTICNTR, измерения синхронизации этого счетчика вступают в 1-битную неопределенность.

14.6.2.1.9 Разрешение RTI

RTI может быть разрешен или запрещен битом разрешения RTI (RTI ENA), который является 6 битом управляющего регистра RTI (RTICR.6). Когда RTI разрешен, он позволяет формироваться прерыванию, когда происходит выбранное переполнение. Логика прерывания формирует только одно прерывание для каждого переключения на выбранном отводе.

Из-за того, что автономный счетчик не может быть очищен программно, программная логика полагает, что указанный период времени вычисляется между последовательными переполнениями RTICNTR. Поэтому синхронизация первого прерывания не может быть спрогнозирована. Ожидание, пока RTI FLAG (RTICR.7) подтвердит приём первого переполнения перед разрешением прерывания, обеспечивает правильную синхронизацию.

14.6.2.1.10 Флаг RTI

Бит флага RTI (RTIFLAG) указывает на то, что произошло переполнение. Это седьмой бит управляющего регистра RTI (RTICR.7). Этот бит может быть очищен обслуживающей программой RTI таймера. Очистка этого бита не требуется для формирования прерывания, а программная установка бита не формирует прерывание.

14.6.3 Управляющие регистры таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)

Управляющие регистры модуля WD/RTI показаны на рисунке 133 и описываются ниже.

Адрес	Регистр	Номер бита							
		7	6	5	4	3	2	1	0
7020h	—	Зарезервировано							
7021h	RTICNTR	D7	D6	D5	D4	D3	D2	D1	D0
7022h	—	Зарезервировано							
7023h	WDCNTR	D7	D6	D5	D4	D3	D2	D1	D0
7024h	—	Зарезервировано							
7025h	WDKEY	D7	D6	D5	D4	D3	D2	D1	D0
7026h	—	Зарезервировано							
7027h	RTICR	RTI FLAG	RTI ENA	Зарезервировано			RTIPS2	RTIPS1	RTIPS0
7028h	—	Зарезервировано							
7029h	WDCR	WD FLAG	Зарезерв.	WDCHK2	WDCHK1	WDCHK0	WDPS2	WDPS1	WDPS0
702Ah	—	Зарезервировано							
702Bh	—	Зарезервировано ¹⁾							
702Ch	—	Зарезервировано							
702Dh	—	Зарезервировано ¹⁾							
702Eh	—	Зарезервировано							
702Fh	—	Зарезервировано							

¹⁾ Зарезервированы для управляющих регистров модуля ФАПЧ тактового сигнала

Рисунок 133 – Управляющие регистры модуля WD/RTI

14.6.3.1 Регистр счетчика прерывания реального времени (RTICNTR)

8-битный регистр счетчика прерывания реального времени (RTICNTR) содержит значение счетчика реального времени. Он постоянно увеличивается, используя деленное на 128 переполнение от автономного счетчика. Несмотря на то, что это 8-битный счетчик, фактически только 7 бит требуется для работы RTI. Восьмой бит (бит 7) может быть считан и использован как бит расширения RTI. RTICNTR не останавливается, пока устройство находится в нормальном режиме работы, режиме idle 1, режиме idle 2 или режиме пониженного потребления PLL. Описание бит RTICNTR показано на рисунке 134.

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
RC-0	RC-0	RC-0	RC-0	RC-0	RC-0	RC-0	RC-0

R – доступ чтения, C – Очистка, -0 – значение после сброса

Рисунок 134 – Регистр счетчика прерывания реального времени (RTICNTR) – адрес 7021h

Биты 7-0 D7–D0. Значения данных. Эти, доступные только для чтения, биты данных содержат значение 8-битного счетчика RTI. Запись любого значения в этот регистр очищает их до 0.

Примечание – Автономный счетчик, который делит RTICNTR, не очищается во время очистки RTICNTR. Это приводит к накопительному максимуму неопределённости одного бита RTICNTR, когда RTICNTR используется для временных измерений.

14.6.3.2 Регистр счетчика WD (WDCNTR)

8-битный регистр счетчика WD (WDCNTR) содержит текущее значение счетчика WD. Он постоянно увеличивается на значение, выбираемое из управляющего регистра WD. Когда этот регистр переполняется, дополнительная однопериодная (либо WDCLK либо WDCLK, деленный масштабирующим значением) задержка возникает перед утверждением системного сброса. Это позволяет RTI таймеру и WD таймеру быть запрограммированными в одинаковом периоде, пока даётся программное время на запись правильной последовательности WD ключа. Запись правильной последовательности в регистр ключа сброса WD очищает WDCNTR и предотвращает системный сброс; однако, это не очищает автономный счетчик. Описание бит WDCNTR показано на рисунке 135.

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

R – доступ чтения, -0 – значение после сброса

Рисунок 135 – Регистр счетчика WD (WDCNTR) – адрес 7023h

Биты 7-0 D7–D0. Значения данных. Эти, доступные только для чтения, биты данных содержат значение 8-битного счетчика WD. Запись в этот регистр не имеет эффекта.

14.6.3.3 Регистр ключа сброса WD (WDKEY)

Регистр ключа сброса WD (WDKEY) очищает WDCNTR когда значение 55h, следующее за значением AAh, записывается в WDKEY. Разрешена любая комбинация 55h и AAh, но только запись 55h, следующего за AAh в WDKEY, сбрасывает счетчик. Любые другие значения вызывают системный сброс. Описание бит WDKEY показано на рисунке 136.

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 136 – Регистр ключа сброса WD (WDKEY) – адрес 7025h

Биты 7-0 D7–D0. Значения данных. Эти, доступные только для записи, биты содержат 8-битное значение ключа сброса WD. Когда считывается, WDKEY не возвращает последнее значение ключа, но возвращает содержимое WDCR.

14.6.3.4 Управляющий регистр RTI (RTICR)

Описание бит RTICR показано на рисунке 137.

7	6	5-3	2	1	0
RTI FLAG	RTI ENA	Зарезервировано	RTIPS2	RTIPS1	RTIPS0
RW-0	RW-0		RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 137 – Управляющий регистр RTI (RTICR) – адрес 7027h

- Бит 7** RTI FLAG. Бит флага прерывания реального времени. Этот статусный бит устанавливается при возникновении переполнения. Бит может быть очищен обслуживающей программой RTI (запись 0 очищает бит). Очистка этого бита не требуется для формирования прерывания. Установка бита не формирует прерывание.
0 = Переполнения не произошло.
1 = Произошло переполнение.
- Бит 6** RTI ENA. Бит разрешения прерывания реального времени. Этот бит позволяет прерываниям формироваться, когда происходит выбранное переполнение. Очистка этого бита очищает любые незавершенные и еще не утвержденные запросы прерывания. Прерывание выпускается, основываясь на значении автономного счетчика (и RTICNTR при частотах 64 Гц и ниже). Только единичное прерывание запрашивается на лидирующем фронте переполнения.
0 = Очищает любые незавершенные и еще не утвержденные запросы прерывания и запрещает будущие прерывания RTI.
1 = Разрешает формирование прерываний, когда RTI FLAG определяет переполнение.
Примечание – Значение автономного счетчика программно независимо. Программа должна полагать, что временной период определен только при измерении между последовательными прерываниями. Программа не может предсказать, когда произошло первое прерывание, исключая вычисленное от системного сброса.
- Биты 5-3** Зарезервировано. Запись в эти биты не имеет эффекта. Эти биты всегда считываются как 0.
- Биты 2-0** RTIPS2–RTIPS0. Биты выбора делителя прерывания реального времени. Эти биты выбирают разделяющий отвод, используемый для формирования прерывания. В таблице 84 показаны временные данные с предположением, что WDCLK работает на нормальных частотах 16384 или 15625 Гц.

Таблица 84 – Выбор прерываний реального времени

Биты выбора делителя RTI			Делитель WDCLK	16384 Гц WDCLK ¹⁾		15625 Гц WDCLK ²⁾	
RTIPS2	RTIPS1	RTIPS0		Частота, Гц	Время переполнения	Частота, Гц	Время переполнения
0	0	0	4	4096	244,14 мкс	3906,25	256 мкс
0	0	1	16	1024	976,56 мкс	976,56	1,024 мс
0	1	0	64	256	3,91 мс	244,14	4,096 мс
0	1	1	128	128	7,81 мс	122,07	8,192 мс
1	0	0	256	64	15,63 мс	61,04	16,384 мс
1	0	1	512	32	31,25 мс	30,52	32,768 мс
1	1	0	2048	8	125,00 мс	7,63	131,072 мс
1	1	1	16 384	1	1,0 с	0,95	1,049 с

¹⁾ Может быть сформировано 4,194 МГц кварцем.

²⁾ Может быть сформировано 4,00 МГц кварцем.

14.6.3.5 Управляющий регистр WD (WDCR)

Описание бит WDCR показано на рисунке 138.

7	6	5	4	3	2	1	0
WD FLAG	WDDIS	WDCHK2	WDCHK1	WDCHK0	WDPS2	WDPS1	WDPS0
RW-x		RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -n – значение после сброса (x = неопределённый)

Рисунок 138 – Управляющий регистр WD (WDCR) – адрес 7029h

Примечание – Любые значения, записанные в WDCR, должны включать значение 101₂, записанное в биты 5-3 (WDCHK2 – WDCHK0).

Бит 7 WD FLAG. Бит флага сторожевой схемы. Этот бит указывает, был ли системный сброс утвержден WD таймером. Бит устанавливается в 1 WD-формируемым сбросом. Он не затрагивается любым другим типом системного сброса.

0 = Указывает, что WD таймер не утвердил сброс со времени последней очистки бита.

1 = Указывает, что WD таймер утвердил сброс со времени последней очистки бита.

Бит 6 WDDIS. Запрещение сторожевой схемы. Этот бит действителен (доступен для пользователя) только когда бит HP0 в SYSCR(управляющий регистр системы) установлен. Это происходит только если ввод V_{CCP} находится в 5 В во время последовательности сброса устройства.

0 = Сторожевая схема разрешена.

1 = Сторожевая схема запрещена.

- Бит 5 WDCNK2. Бит проверки сторожевой схемы 2. Этот бит должен быть записан как 1, когда данные записываются в WDCR, иначе будет утверждён системный сброс. Этот бит всегда считывается как 0.
0 = Утверждён системный сброс.
1 = Нормальная работа продолжается, если биты проверки записаны корректно.
- Бит 4 WDCNK1. Бит проверки сторожевой схемы 1. Этот бит должен быть записан как 0, когда данные записываются в WDCR, иначе будет утверждён системный сброс. Этот бит всегда считывается как 0.
0 = Нормальная работа продолжается, если биты проверки записаны корректно.
1 = Утверждён системный сброс.
- Бит 3 WDCNK0. Бит проверки сторожевой схемы 0. Этот бит должен быть записан как 1, когда данные записываются в WDCR, иначе будет утверждён системный сброс. Этот бит всегда считывается как 0.
0 = Утверждён системный сброс.
1 = Нормальная работа продолжается, если биты проверки записаны корректно.
- Биты 2-0 WDPS2–WDPS0. Биты выбора делителя сторожевой схемы. Эти биты выбирают отвод переполнения счетчика, который формирует сброс. Каждая выборка устанавливает максимальное время, проходящее перед обслуживанием логики ключа WD. Все временные выборки предполагают, что WDCLK работает на 16384 Гц. Из-за того, что WD таймер считает на 257 тактов перед переполнением, время дано как минимальное для переполнения (сброса). Максимальный простой может быть вплоть до 1/256 длиннее, чем времена, указанные в таблице 85, из-за добавленной неопределённости, возникающей при отсутствии очистки делителя.

Таблица 85 – Выбор переполнения (простоя) WD

Биты выбора делителя RTI			Делитель WDCLK	16384 Гц WDCLK ²⁾		15625 Гц WDCLK ³⁾	
WDPS2	WDPS1	WDPS0		Частота, Гц	Время переполнения	Частота, Гц	Время переполнения
0	0	X ¹⁾	1	64	15,63 мс	61,04	16,38 мс
0	1	0	2	32	31,25 мс	30,52	32,77 мс
0	1	1	4	16	62,50 мс	15,26	65,54 мс
1	0	0	8	8	125,00 мс	7,63	131,07 мс
1	0	1	16	4	250,00 мс	3,81	262,14 мс
1	1	0	32	2	500,00 мс	1,91	524,29 мс
1	1	1	64	1	1,0 с	0,95	1,05 с

¹⁾ X = не важно.

²⁾ Может быть сформировано 4,194 МГц кварцем.

³⁾ Может быть сформировано 4,00 МГц кварцем.

14.6.4 Программы таймера сторожевой схемы (WD) и блока прерываний реального времени (RTI)

Пример 15 показывает программу разрешения WD/RTI, а пример 16 - программу запрещения WD/RTI SPI для контроллера ЦПОС.

Пример 15 – Программа разрешения сторожевой схемы (WD) и блока прерываний реального времени (RTI)

```
;*****  
; Имя файла: Пример кода разрешения сторожевой схемы  
;  
; Описание: Этот пример кода демонстрирует программу требуемую для  
;разрешения сторожевой схемы с временем переполнения в 1,05 с.  
;Счетчик сторожевой схемы должен быть сброшен перед переполнением,  
;для предотвращения сброса сторожевой схемы. Макрокоманда KICK_DOG  
;используется для сброса счетчика сторожевой схемы. Эта ;макрокоманда  
должна быть помещена в тело основной программы для ;гарантии, что  
счетчик, в самом деле, сбрасывается.  
;  
; Примечание - Код, указанный ниже не является законченной  
;программой. Он только указывает шаги необходимые для разрешения  
;сторожевой схемы.  
;-----  
; Описание макрокоманд  
;-----  
KICK_DOG .macro ;Макрокоманда сброса сторожевой схемы  
LDP #00E0h  
SPLK #05555h, WDKEY  
SPLK #0AAAAh, WDKEY  
LDP #0h  
.endm  
;=====  
; Основной код  
;=====  
.text  
START: LDP #00E0h  
SPLK #002Fh, WDCR ;Разрешение сторожевой схемы с  
;максимальным переполнением  
KICK_DOG ;Сброс счетчика сторожевой схемы  
;=====  
; Основная программа  
;=====  
MAIN: ;Основная часть кода начинается здесь  
; ... ;вести адресные коды  
KICK_DOG ;Сброс счетчика сторожевой схемы  
; .... ;вести адресные коды  
KICK_DOG ;Сброс счетчика сторожевой схемы  
В MAIN ;Основная часть кода завершена в один  
;проход, возвращение обратно для продолжения.
```

Пример 16 – Программа запрещения сторожевой схемы (WD) и блока прерываний реального времени (RTI)

```
;*****
; Имя файла: Пример кода запрещения сторожевой схемы
;
; Описание: Этот пример кода демонстрирует программу, требуемую для
;запрещения сторожевой схемы, когда на ввод VCCP устройства
;приложено 5 В. После запрещения сторожевой схемы, Счетчик
;сторожевой схемы должен быть сброшен для очистки выполняемого
;прерывания. Макрокоманда KICK_DOG используется для сброса
;счетчика сторожевой схемы.
;
; Примечание – Код, указанный ниже не является законченной
;программой. Он только указывает шаги необходимые для запрещения
;сторожевой схемы.
;-----
; Описание макрокоманд
;-----
KICK_DOG .macro ;Макрокоманда сброса сторожевой схемы
        LDP #00E0h
        SPLK #055h, WDKEY
        SPLK #0AAh, WDKEY
        LDP #0h
        .endm
;=====
; Основной код
;=====
        .text
START:   LDP #00E0h
        SPLK #006Fh, WDCR ;Запрещение сторожевой схемы, если
                        ;VCCP=5 В
        KICK_DOG ;Сброс счетчика сторожевой схемы
;=====
; Основная программа
;=====
MAIN:   ;Основная часть кода начинается здесь
        ;ввести адресные коды
        NOP
        NOP
        NOP
;
        . . . . ;ввести адресные коды
        В MAIN ;Основная часть кода завершена в один
;проход, возвращение обратно для продолжения.
```

14.7 Модуль флэш-памяти

В этой главе описывается, как используется модуль флэш ЭСППЗУ и как стирать и программировать флэш - массив. В этом описании флэш ЭСППЗУ может быть указан

как просто флэш или флэш модуль. Термин флэш - массив обозначает фактический массив памяти внутри модуля флэш.

Модуль флэш ЭСППЗУ обеспечивает привлекательную альтернативу ПЗУ с масочным программированием памяти программ. Как и ПЗУ, флэш ЭСППЗУ так же является энергонезависимым типом памяти, однако она имеет преимущество в «целевом» перепрограммировании на низком и высоком уровнях. Полная информация о флэш-памяти ЭСППЗУ и алгоритмах работы с ней содержится в разделе 13 «Встроенная flash память ЭСППЗУ».

14.7.1 Обзор флэш ЭСППЗУ

Этот подраздел описывает доступные возможности и свойства одиночного блока модуля флэш. Для устройств 1867ВЦ5Т со специальной реализацией может быть использован более чем один блок для обеспечения большего общего объема флэш-памяти. Свойства блока модуля флэш:

- Структура: 16К.
- Словная (× 16-бит) реализация.
- Постраничная (32 слова в странице) для выборочного стирания.
- Режим пониженного потребления питания.
- Частота обращения поддерживает 50 нс машинный такт без режимов ожидания.
- Хранение данных: 10 лет при 55 °С.
- Износостойкость записи/стирания распределяется пропорционально для малых размеров массива приложений пространства данных.
- Запись/стирание осуществляется ядром ЦПОС.

Модуль флэш ЭСППЗУ содержит 16К × 16-бит электрически стираемой, электрически программируемой памяти с доступом только для чтения. Она может быть использована для замены ПЗУ с масочным программированием или ОЗУ однократного программирования в пространстве программ. Флэш реализована и в блоки шириной в машинное слово (× 16).

Модуль флэш стирается и программируется ядром ЦПОС. Это позволяет коду приложения управлять использованием флэш-памяти без внешнего программирующего оборудования. Начальное программирование флэш может быть осуществлено с использованием XDS510 для запуска алгоритма стирания/ программирования и передачи данных во внутреннем ОЗУ 1867ВЦ5Т. Постраничная структура флэш позволяет стирать части блока памяти, пока сохраняется оставшаяся часть запрограммированных данных. Модуль разделён на восемь индивидуально стираемых и перепрограммируемых сегментов. Однако составные сегменты, когда это требуется, могут так же быть стерты.

Модуль флэш соединяется с регулярным интерфейсом памяти ЦПОС. Это позволяет использовать преимущества увеличения производительности, обеспечиваемые Гарвардской архитектурой ядра 1867ВЦ5Т ЦПОС.

Модуль флэш включает в себя и флэш – массив, и необходимые управляющие регистры для стирания и программирования массива.

14.7.2 Основные понятия

Стирание битов флэш завершается управлением зарядом на всех битах массива (или сегмента) до уровня, на котором они считываются как «1». Запись битов завершается управлением зарядом на индивидуальных битах до уровня, на котором они считываются как «0». Несмотря на то, что операция записи добавляет заряд, записанный бит считывается как «0».

Стирание является блоковой операцией. Оно одновременно стирает все биты внутри выбранной страницы массива. Стирание завершается, когда все биты стираются до точки, в которой программа может последовательно считать их как «1».

Биты флэш адресованы на словные границы с учетом операции записи и стирания, для разрешения различным структурам слова быть загруженными во флэш.

14.7.2.1 Стирание

Основной ход операции стирания включает в себя следующие шаги:

- Стирание массива страниц флэш.
- Верификация стирания (при необходимости).

14.7.2.2 Запись

Биты записываются в каждом из шагов кодирования постранично.

14.7.3 Регистры флэш

Модуль флэш включает четыре регистра, которые используются для управления стиранием, программированием и тестированием массива флэш. Ядро ЦПОС имеет доступ к этим регистрам по тем же шинам, что и для доступа к массиву флэш. Доступ к регистрам флэш (режим доступа к регистрам) разрешается выполнением команды OUT. Команда OUT FF0Fh делает регистры флэш доступными для чтений и/или записей. После выполнения OUT FF0Fh, регистры становятся доступны в пространстве памяти, декодированном для модуля флэш, и массив флэш становится недоступным. Четыре регистра повторяют каждые четыре размещения адреса внутри декодированного диапазона флэш модулей. После завершения всех необходимых чтений и/или записей в управляющие регистры выполняется команда IN FF0Fh для помещения массива флэш в режим доступа к массиву. После выполнения IN FF0Fh, массив флэш становится доступным в декодированном пространстве памяти и регистры флэш становятся недоступными. Четыре регистра описаны в таблице 86.

Таблица 86 – Адреса регистров модуля флэш ЭСППЗУ

Адрес	Регистр	Имя	Описание
0	SEG_CTR	Управляющий регистр сегмента флэш	8 старших разрядов разрешают специальные сегменты для стирания и программирования. Установка бита в 1 разрешает блок. 8 младших разрядов управляют программированием и стиранием.

Окончание таблицы 86

Адрес	Регистр	Имя	Описание
1	TST	Регистр теста флэш	Зарезервирован для теста и недоступен в нормальных режимах работы.
2	WADRS	Регистр записи адреса	Удерживает адрес для операции записи.
3	WDATA	Регистр записи данных	Удерживает данные для операции записи.

14.7.3.1 Управляющий регистр сегмента флэш (SEG_CTR)

SEG_CTR является 16-битным регистром, используемым для управления программированием и стиранием массива флэш. Этот регистр включает сигналы, необходимые для запуска активных операций (WRITE, ERASE и EXE) и для защиты (KEY0, KEY1 и SEG7–SEG0). Сигнал PWR_RST очищает все биты SEG_CTR до 0.

Сигнал WRITE запускает операцию программирования. Однако, модификация массива данных флэш ЭСППЗУ не запускается, пока деактивирован сигнал EXE и KEY1 и активирован сигнал KEY0. WRITE, KEY1 и соответствующие SEG0–7 сигналы должны быть установлены в высокое состояние, пока все другие сигналы установлены в низкое состояние для начала операции программирования.

Операция ERASE осуществляется тем же способом за исключением того, что сигнал ERASE в высоком состоянии, а сигнал WRITE в низком состоянии. Работа во FLASH–WRITE требует, чтобы сигналы WRITE и ERASE были в активном высоком состоянии.

Как только бит EXE становится активным, все биты регистра, в отличие от управляющих бит, защелкиваются и защищаются. Пользователю нужно деактивировать бит EXE для изменения бит SEG0–7. Это защищает массив от случайного изменения защищенных сегментов. Однако, это так же означает, что незащищенные сегменты не могут быть маскированы в одной загрузке регистра с деактивацией EXE.

SEG_CTR показан на рисунке 139, и его биты описываются далее.

15	14	13	12	11	10	9	8	7	6	5	4	3	2-1	0
SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1	SEG0	Заре- зерв.	KEY1	KEY0	VER0	VER1	WRITE/ ERASE	EXE
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0		RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – чтение, W – запись, -0 – значение после сброса

Рисунок 139 – Управляющий регистр сегмента флэш (SEG_CTR)

Биты 15-8 SEG7–SEG0. Биты разрешения сегмента флэш. Каждый бит разрешения сегмента используется для защиты или разрешения операций записи и стирания для каждого сегмента флэш массива.

Биты SEG7–SEG0								Разрешенные сегменты массива флэш ¹⁾	
15	14	13	12	11	10	9	8		
0	0	0	0	0	0	0	1	0000 – 07FFh	(сегмент 0)
0	0	0	0	0	0	1	0	0800 – 0FFFh	(сегмент 1)
0	0	0	0	0	1	0	0	1000 – 17FFh	(сегмент 2)
0	0	0	0	1	0	0	0	1800 – 1FFFh	(сегмент 3)
0	0	0	1	0	0	0	0	2000 – 27FFh	(сегмент 4)
0	0	1	0	0	0	0	0	2800 – 2FFFh	(сегмент 5)
0	1	0	0	0	0	0	0	3000 – 37FFh	(сегмент 6)
1	0	0	0	0	0	0	0	3800 – 3FFFh	(сегмент 7)

¹⁾ Любое количество сегментов (от 1 до 8 или в другой комбинации) может быть разрешено за один раз.

Бит 7 Зарезервировано.

Биты 6-5 KEY1, KEY0. Биты ключей выполнения. Эти биты должны быть записаны как 1 0 в одном цикле доступе ядра ЦПОС с установкой бита EXE для начала модификации матрицы флэш. Эти биты используются для дополнительной защиты против случайного программирования или стирания флэш. Эти биты инициализируются как нули после сброса.

Биты 4-3 VER0. VER1. Не используются

Биты 2-1 WRITE/ERASE. Возможные режимы для бит 2 и 1:
 0 0 = Не определен.
 0 1 = ERASE.
 1 0 = WRITE.
 1 1 = Запрещён.

Бит 0 EXE. Бит выполнения. Этот бит запускает и останавливает программирование и стирание массива флэш. Бит EXE и биты KEY0/1 должны быть записаны в одном цикле доступе записи. Когда время программирования кончилось, бит EXE должен быть очищен в одном цикле доступе записи с битами KEY0/1. Защелки данных и адреса закрыты каждый раз, когда установлен бит EXE, и все попытки чтения и/или записи в массив игнорируются (чтение данных будет неопределенным).

14.7.3.2 Регистр теста флэш (TST)

Регистр теста флэш (TST) является 5-битным регистром, используемым для тестирования массива флэш. Детали тестовых операций не относятся к возможностям разработчика проекта ЦПОС и теста и поэтому не рассматриваются. Этот регистр недоступен для ядра ЦПОС, пока ядро ЦПОС находится в режиме теста.

14.7.3.3 Регистр записи адреса (WADRS)

Регистр записи адреса (WADRS) является 16-битным регистром, который содержит защелкнутый адрес записи для операции программирования. Этот регистр загружается значениями на адресной шине, когда значение данных записывается в модуль флэш, в режиме доступа к массиву. Он так же может быть загружен записью в этот регистр в режиме доступа к регистру.

14.7.3.4 Регистр записи данных (WDATA)

Регистр записи данных (WDATA) является 16-битным регистром, который содержит защелкнутый адрес записи для операции программирования. Этот регистр может быть загружен записью значения данных в модуль флэш в режиме доступа к массиву или записью в этот регистр в режиме доступа к регистру. WDATA должен быть загружен любым значением перед началом операции стирания. Если регистр не загружен никаким значением, операции стирания может не произойти.

14.7.4 Программирование массива флэш

Массив флэш программируется кодом запущенным в ядре ЦПОС. Этот код может исходить от внекристальной памяти, внутрикристального ПЗУ или быть загруженным во внутрикристальное ОЗУ. Ядро ИМС 1867ВЦ5Т включает внутрикристальное ОЗУ для удержания программирующего кода. Эмулятор XDS510 может быть использован для просмотра программирующего кода в ОЗУ ядра ЦПОС.

Процедура программирования модуля флэш управляется SEG_CTR. Бит EXE запускает операцию программирования, когда установлен в 1, и запрещает операцию программирования, когда очищен до 0.

После программирования программист должен подождать τ_t перед попыткой чтения флэш. На втором проходе программирования, уже запрограммированные биты должны быть маскированы «1», и оставшиеся биты программируются.

Примечание – В случае ошибки верификации, алгоритм требует, чтобы успешно запрограммированные биты были маскированы перед попыткой перепрограммирования ошибочных бит. Это гарантирует равномерное программирование слова.

Последовательность, используемая для программирования массива флэш, показана в таблице 87. Последовательность допускает, что элементы массива, готовые для программирования, в настоящее время стерты. Если дело обстоит не так, данные массива должны быть проверены на соответствие программируемым битам для маскирования уже запрограммированных бит. Это гарантирует равномерное программирование слова, так что если слово должно быть стерто, оно будет стерто равномерно. Слова программируются в один байт за раз. Операция программирования ускорена специальной проверкой слов и использованием двух проходов программирования только там, где это необходимо.

Таблица 87 – Шаги для программирования массива флэш

Шаг	Действие	Описание
1	Перегрузка терминала V_{CCP}	Для чтения массива не требуется подключения терминала V_{CCP} . При нормальной работе можно отключить этот терминал для защиты массива от случайного программирования или стирания. Однако, можно оставить этот сигнал соединенным, в этом случае этот шаг не нужен.
2	Загрузка регистров данных и адреса	Используется один из двух методов: а) Если модуль флэш в режиме доступа к массиву (следует команде IN FF0Fh), программируемые данные записываются в их адрес; или, б) Если модуль флэш в режиме доступа к регистрам (следует команде OUT FF0Fh), загружаются индивидуальные регистры.
3	Разрешение специального сегмента	Установка соответствующего бита в SEG_CTR для сегмента, где хранится запрограммированное слово.
4	Активация режима WRITE	Установка бита WRITE в SEG_CTR. Примечание – Шаги 3 и 4 могут быть осуществлены за одну процессорную операцию записи в SEG_CTR. Например, загрузка в SEG_CTR значения 0104h запустит генератор накачки заряда записи и разрешит сегмент 0.
5	Ожидание времени накачки заряда записи	Процессор выполняет цикл задержки для периода времени в t_s .
6	Активация режима EXEBIN	Загрузка бит EXE, KEY1 и KEY0 значениями 1, 1, 0 соответственно. Все три бита должны быть загружены за одну операцию записи. Примечание – Биты разрешения сегмента и бит WRITE так же должны быть удержаны. Например, загрузка в SEG_CTR значения 0145h удержит биты сегмента и WRITE, а так же запустит выполнение записи.
7	Задержка на время выполнения операции записи	Процессор выполняет цикл задержки для периода времени в t_w .
8	Деактивация режимов WRITE и EXEBIN	Очистка бит WRITE и EXE в SEG_CTR. Например, загрузка в SEG_CTR значения 0100h деактивирует эти два сигнала.
9	Задержка на время стабилизации массива	Процессор выполняет цикл задержки для периода времени в t_{disk} .
10	Задержка для стабилизации режима чтения	Процессор выполняет цикл задержки для периода времени в t_r .
11	Чтение позиции для проверки операции записи	Процессор считывает запрограммированную позицию. Модуль флэш должен находиться в режиме доступа к массиву (следовать команде IN FF0Fh).

Окончание таблицы 87

Шаг	Действие	Описание
12	Проверка запрограммированных данных	<p>Вариант 1: Если проверка не прошла. Если данные, считанные в процессе проверки 0, не являются ожидаемыми запрограммированными значениями, алгоритм программирования должен маскировать правильно запрограммированные биты и начать заново с шага 4. Алгоритм программирования может иметь счетчик сбоев программы и перехватывать для подпрограммы ошибок слишком большое количество программных сбоев.</p> <p>Вариант 2: Если проверка прошла, программирование следующего слова. Если данные, считанные в процессе проверки 0, являются правильными, алгоритм программирования проверяется, чтобы узнать есть ли ещё слова для программирования. Если есть, выбирается следующее значение и алгоритм возвращается к шагу 2.</p> <p>Вариант 3: Если проверка прошла, сохранение слова. Если данные, считанные в процессе проверки 0, являются правильными, алгоритм программирования проверяется, чтобы узнать есть ли ещё слова для программирования. Если нет, бит разрешения сегмента может быть очищен записью 0 в SEG_CTR.</p>
Примечание – Значения временных параметров указаны в таблице 89.		

14.7.5 Стирание массива флэш

Массив флэш стирается кодом, запущенным в ядре ЦПОС. Этот код может исходить от внекристальной памяти, внутрикристального ПЗУ или быть загруженным во внутрикристальное ОЗУ. Ядро ИМС 1867ВЦ5Т включает внутрикристальное ОЗУ для удержания стирающего кода. Эмулятор XDS510 может быть использован для просмотра стирающего кода в ОЗУ ядра ЦПОС.

Перед тем, как массив флэш может быть стерт, во все байты произвольной страницы флэш необходимо записать произвольные данные (важен сам факт записи). Далее страницы стираются импульсами, пока все биты не сотрутся. После стирания страницы памяти, новые данные могут быть запрограммированы, как описано выше. Последовательность, используемая для стирания массива флэш, показана в таблице 88.

Таблица 88 полагает, что массив был заранее очищен (запрограммирован в нули). Устройства стираются перед отправкой. Поэтому можно проверить на стирание перед началом операции стирания. Последовательность операции стирания следующая:

- 1 Проверка на стирание, используя нормальный режим чтения. Если стерто, перейти к шагу 3.
 - 2 Запрограммировать все биты в 0, как описано в подразделе 14.7.4 «Программирование массива флэш».
 - 3 Стереть массив, как описано в таблице 88.
- Операция стирания включает проверку на стирание.

Типичные значения временных параметров для операций программирования и стирания массива флэш указаны в таблице 89.

Таблица 88 – Шаги для стирания массива флэш

Шаг	Действие	Описание
1	Перегрузка терминала V_{CCP}	Для чтения массива не требуется подключения терминала V_{CCP} . При нормальной работе можно отключить этот терминал для защиты массива от случайного программирования или стирания. Однако можно оставить этот сигнал соединенным, в этом случае этот шаг не нужен.
2	Разрешение специального сегмента	Осуществляется установкой соответствующего бита в SEG_CTR для сегмента, где хранится запрограммированное слово.
3	Загрузка страницы флэш любыми данными (обязательна только для первого цикла)	Неопределённые данные могут привести к сбою при стирании.
4	Активация режима ERASE	Осуществляется установкой бита ERASE в SEG_CTR . Шаги 2 и 4 могут быть осуществлены за одну процессорную операцию записи в SEG_CTR . Например, загрузка в SEG_CTR значения 0102h запустит операции установки стирания и разрешит сегмент 0.
5	Ожидание времени установки стирания	Процессор выполняет цикл задержки для периода времени в τ_s .
6	Активация режима EXEBIN	Осуществляется загрузкой бит EXE, KEY1 и KEY0 значениями 1, 1, 0 соответственно. Все три бита должны быть загружены за одну операцию записи. Примечание – Биты разрешения сегмента и бит ERASE так же должны быть удержаны. Например, загрузка в SEG_CTR значения 0143h, удержит биты сегмента и ERASE, а также запустит выполнение стирания.
7	Задержка на время выполнения операции стирания	Процессор выполняет цикл задержки для периода времени в τ_w .
8	Деактивация незавершенного командного режима	Осуществляется очисткой всех управляющих бит в SEG_CTR . Например, загрузка в SEG_CTR значения 0100h деактивирует эти два сигнала.
9	Задержка на время стабилизации массива	Процессор выполняет цикл задержки для периода времени в τ_{disk} .
10	Активация режима чтения	Очистка младшего байта SEG_CTR регистра.
11	Задержка для стабилизации напряжения обратного стирания	Процессор выполняет цикл задержки для периода времени в τ_r .

Окончание таблицы 88

Шаг	Действие	Описание
12	Чтение позиции для проверки операции стирания	Процессор считывает стёртую страницу. Модуль флэш должен находиться в режиме доступа к массиву (следовать команде IN FF0Fh).
13	Проверка стирания данных	<p>Вариант 1: Если проверка не прошла. Если данные, считанные в процессе проверки, имеют «0», необходимо начать заново с шага 4. Алгоритм программирования может иметь счетчик сбоев программы и перехватывать для подпрограммы ошибок слишком большое количество программных сбоев.</p> <p>Вариант 2: Если проверка прошла – стирание следующей страницы. Если данные, считанные в процессе проверки 0, являются правильными, алгоритм программирования проверяется, чтобы узнать есть ли ещё страницы для стирания. Если есть, в WADRS заносится адрес следующей страницы и алгоритм возвращается к шагу 4.</p>
14	Проверка стертых данных: проверка прошла	Если данные, считанные в процессе проверки 1, являются правильными, операция стирания завершается. Бит разрешения сегмента может быть очищен записью 0 в SEG_CTR.

Таблица 89 – Временные параметры для операций программирования и стирания массива флэш

Обозначение	Описание	Ограничение
τ_{clk}	Период CLKOUT	от 100 нс до 5 мкс
τ_s	Время стабилизации генератора высокого напряжения	не менее 100 мкс
τ_{disk}	Время стабилизации после окончания режима ERASE/WRITE	не менее 90 τ_{clk}
τ_w	Время стирания/записи	от 1,5 мс до 3,5 мс
τ_r	Время между выключением источника высокого напряжения и началом чтения данных матрицы ЭСППЗУ	не менее 10 мкс

14.7.6 Чтение из массива флэш

Однажды запрограммированный, массив флэш считывается тем же способом, что и другая память в интерфейсе памяти ЦПОС. Он оперирует с нулевыми режимами ожидания. При чтении модуля флэш, биты управляющего регистра должны быть нулями и массив флэш должен находиться в режиме доступа к массиву, выполняя команду IN FF0Fh.

Массив флэш может быть защищен от случайных записей использованием любого из следующих механизмов:

- Регистры разрешения сегментов.
- Биты E_{XE}, KEY₀, KEY₁.
- Соединение ввода V_{CCP} с 0 В.

SEG_CTR может блокировать записи или стирания для данного сегмента очисткой соответствующего бита защиты. Все биты сегмента очищаются сбросом при включении питания. Операции записи или очистки массива флэш запускаются установкой подходящих значений в биты E_{XE}, KEY₀ и KEY₁ регистра SEG_CTR. Если это не сделано, массив не будет записан. Генераторы накачки напряжения питаются от ввода V_{CCP}. Если этот ввод в низком уровне, массив может быть считан, но не может быть стерт или запрограммирован.

14.8 Внешний интерфейс памяти

14.8.1 Внешний интерфейс к памяти программ

ИМС 1867ВЦ5Т может адресовать до 64К слов памяти программ. Пока 1867ВЦ5Т организует доступ к внутрикристальным блокам памяти программ, сигналы внешней памяти PS и STRB находятся в высокоимпедансном состоянии. Внешние данные и адресная шина активны только когда 1867ВЦ5Т выполняет доступ к ячейкам внутри диапазона адресов, картированных в области внешней памяти. В таблице 90 показаны ключевые сигналы для связи с внешней памятью.

Таблица 90 – Ключевые сигналы для внешней связи с памятью программ

Сигнал	Описание
A15–A0	16-битная двунаправленная адресная шина
BR	Запрос шины
D15–D0	16-битная двунаправленная шина данных
\overline{PS}	Выбор памяти программ
READY	Память готова для завершения периода
R/ \overline{W}	Сигнал чтение/нет запись
\overline{STRB}	Активный строб доступа внешней памяти
\overline{WE}	Сигнал разрешения записи
W/ \overline{R}	Сигнал запись/нет чтение

Рисунок 140 показывает пример минимального интерфейса внешней памяти программ. На этом рисунке устройство 1867ВЦ5Т соединяется с двумя 16К×8-битными одиночными ОЗУ. Две памяти шириной в 8 бит используются для обеспечения 16-битной ширины слова, требуемой для 1867ВЦ5Т. Несмотря на то, что на рисунке 140 показаны одиночные ОЗУ, интерфейс в равной степени действителен для ЭСППЗУ при удалении сигнала разрешения записи \overline{WE} .

Интерфейс, показанный на рисунке 140, полагает, что период чтения/записи режима ожидания равен нулю, то есть время доступа к памяти было выбрано правильно.

Если используется более медленная память, внутрикристальный генератор периодов ожидания может быть использован для включения одного периода ожидания в цикл

обращения. Если требуется больше одного периода ожидания, требуется внешняя логика периода ожидания, которая использует сигнал READY для расширения периода шины на требуемое количество периодов ожидания.

Сигнал выбора программы (\overline{PS}) напрямую соединен с выбором кристалла (\overline{CS}) для выбора памяти при любом доступе внешней программы. Память адресована в любой из 16К блоков адресов в пространстве программ. Если в пространстве программ соединено несколько блоков памяти, дешифратор, который содержит \overline{PS} и соответствующие биты адреса, может быть использован для управления выбором блока памяти кристалла.

Сигнал W/\overline{R} связан напрямую с выводом разрешения памяти \overline{OE} . Сигнал \overline{OE} решает выходные драйверы памяти. Драйверы отключаются на время, для гарантии, что не возникнет конфликта шины данных при внешней записи устройством 1867ВЦ5Т.

1867ВЦ5Т требуется два периода на все внешние записи, включая полпериода перед тем, как \overline{WE} перейдет в низкий уровень и полпериода после того, как \overline{WE} перейдет в высокий уровень. Это предотвращает конфликты буфера на внешних шинах.




Рисунок 140 – Интерфейс к внешней памяти программ

14.8.2 Внешний интерфейс к локальной памяти данных

Устройство 1867ВЦ5Т может адресовать до 32К слов внекристальной локальной памяти данных. Таблица 91 показывает ключевые сигналы для этого интерфейса.

Таблица 91 – Ключевые сигналы для внешней связи с локальной памятью данных

Сигнал	Описание
A15–A0	16-битная двунаправленная адресная шина
BR	Запрос шины
D15–D0	16-битная двунаправленная шина данных
\overline{DS}	Выбор памяти данных
READY	Память готова для завершения периода
R/\overline{W}	Сигнал чтение/нет запись
\overline{STRB}	Активный строб доступа внешней памяти
\overline{WE}	Сигнал разрешения записи
W/\overline{R}	Сигнал запись/нет чтение

Пока 1867ВЦ5Т организует доступ к внутрикристальным блокам памяти данных, внешние сигналы \overline{DS} и \overline{STRB} находятся в высокоимпедансном состоянии. Внешняя шина данных активна только когда 1867ВЦ5Т организует доступ к позициям внутри диапазона адресов, картированных во внешнюю память, 8000h–FFFFh. Активный сигнал \overline{DS} указывает, что внешние шины используются для памяти данных. Всякий раз, когда внешние шины активны (когда идет доступ к внешней памяти), 1867ВЦ5Т устанавливает сигнал \overline{STRB} в низкий уровень.

Для быстрой связи важно выбрать внешнюю память с быстрым временем доступа. Если быстрый доступ к памяти не требуется, можно использовать сигнал READY и/или внутрикристальный генератор периодов ожидания для формирования периодов ожидания для связи с медленными устройствами внешней памяти.

На рисунке 141 показан пример внешнего интерфейса ОЗУ. На этом рисунке устройство 1867ВЦ5Т соединяется с двумя 16К×8-битными ОЗУ. Сигнал выбора памяти данных (\overline{DS}) напрямую соединен с выбором кристалла (\overline{CS}) устройств. Это означает, что блок ОЗУ будет адресован в любой из двух 16К банков данных пространства локальных данных 8000h–FFFFh. Если существуют дополнительные банки внекристальной памяти данных, дешифратор, который содержит \overline{DS} и соответствующие биты адреса, может быть использован для управления установкой кристалла блока памяти.

Сигнал W/\overline{R} связан напрямую с выводом разрешения ОЗУ \overline{OE} . Этот сигнал разрешает выходные драйверы ОЗУ и отключает их на время для предотвращения конфликтов шины данных при внешней записи устройством 1867ВЦ5Т. Сигнал \overline{WE} ОЗУ соединен с сигналом \overline{WE} 1867ВЦ5Т. 1867ВЦ5Т требуется как минимум два периода на внешние записи, включая полпериода перед тем, как \overline{WE} перейдет в низкий уровень и полпериода после того, как \overline{WE} перейдет в высокий уровень. Это предотвращает конфликты буфера на внешних шинах. Дополнительный период ожидания может быть сформирован программным генератором периодов ожидания.




Рисунок 141 – Интерфейс к внешней памяти данных

14.8.3 Интерфейс к пространству ввода - вывода

Доступ к пространству ввода - вывода отличается от доступа памяти данных и программ установлением \overline{IS} в низкий уровень. Все 64К слов (внешние порты ввода - вывода и внутрикристальные регистры ввода - вывода) имеют доступ через выполнение команд IN и OUT. Это показано в примерах 17 и 18 соответственно.

Пример 17 – Доступ к внешнему порту ввода – вывода

```
IN DAT7, 0AFEEh ; Чтение данных в память данных от
                ; внешнего устройства на порте 45038.
OUTDAT7, 0CFEFh ; Запись данных в память данных от
                ; внешнего устройства на порте 53231.
```

Пример 18 – Доступ к регистру ввода – вывода

```
IN DAT7, FFFFh ; Чтение данных в память данных от
                ; 1867ВЦ5Т в управляющий регистр
                ; генератора периодов ожидания
OUTDAT8, FFFFh ; Запись данных в память данных от
                ; 1867ВЦ5Т в управляющий регистр
                ; генератора периодов ожидания
```

Доступ к внешним параллельным портам ввода - вывода осуществляется по тем же адресным шинам и шинам данных, что и для доступа к памяти данных и программ. Шина данных имеет ширину в 16 бит; однако, если используется 8-битная периферия, можно использовать либо младший, либо старший байты шины данных для соответствия конкретному приложению.

W/\overline{R} может быть использован с логикой выбора кристалла для формирования сигнала разрешения выхода для внешней периферии. Сигнал \overline{WE} может быть использован с логикой выбора кристалла для формирования сигнала разрешения выхода для внешней периферии. На рисунке 142 показан пример схемы интерфейса для 16 портов ввода - вывода. Следует отметить, что секция декодирования может быть упрощена, если используется меньшее количество портов ввода - вывода.




Рисунок 142 – Интерфейс порта ввода - вывода

14.8.4 Временные диаграммы интерфейса памяти

На рисунке 143 показаны сигналы чтения интерфейса памяти, а на рисунке 144 показаны сигналы записи интерфейса памяти. Оба рисунка используются только для демонстрации. Для точных временных параметров следует обратиться к спецификации 1867ВЦ5T.




Рисунок 143 – Сигналы чтения интерфейса памяти




Рисунок 144 – Сигналы записи интерфейса памяти

14.8.5 Генератор периодов ожидания

Периоды ожидания могут быть сформированы при организации доступа к медленным внешним устройствам. Периоды ожидания работают на границах машинного цикла и запускаются либо использованием сигнала готовности, либо использованием программного генератора периодов ожидания. READY может быть использован для формирования любого числа периодов ожидания.

14.8.5.1 Формирование периодов ожидания с помощью сигнала READY

Установкой сигнала READY в высокий уровень внешнее устройство показывает, что оно готово для завершения обращения к памяти. Если внешнее устройство не готово, оно может удерживать READY в низком уровне так долго, как это требуется. Когда READY в низком уровне, 1867ВЦ5Т ждёт один CLKOUT1 и снова проверяет READY. ИМС 1867ВЦ5Т не будет продолжать выполнение, пока READY установлен в высокий уровень, поэтому, если сигнал READY не используется, он должен быть установлен в высокий уровень во время организации внешних и внутренних обращений.

Ввод READY может быть использован для формирования любого числа периодов ожидания. Однако когда 1867ВЦ5Т работает на полной скорости, то ИМС может не ус-

петь обеспечить периоды ожидания, основанные на READY для первого периода. Для абсолютной уверенности, что периоды ожидания будут сформированы немедленно, необходимо использовать сначала внутрикристальный генератор периодов ожидания, а затем дополнительные периоды ожидания, которые могут быть сформированы с помощью сигнала READY.

14.8.5.2 Формирование периодов ожидания с помощью генератора периодов ожидания

Генератор периодов ожидания может быть запрограммирован для формирования первого периода ожидания для данного внекристального пространства памяти (данные программы или ввод - вывод), независимо от состояния сигнала READY. Для управления генератором периодов ожидания, требуемых для записи или чтения, нужно запрограммировать управляющий регистр генератора периодов ожидания (WSGR), картированный в области памяти ввода - вывода по адресу FFFFh. На рисунке 145 показано распределение бит этого регистра.

15-4	3	2	1	0
Зарезервировано	AVIS	ISWS	DSWS	PSWS
0	W-1	W-1	W-1	W-1

W – запись, 0 – чтение устройством как нули, -1 – значение после сброса

Рисунок 145 – Управляющий регистр генератора периодов ожидания (WSGR)

Биты 15-4 Зарезервировано. Всегда считывается как 0.

Бит 3 AVIS. Режим видимости адреса. При сбросе этот бит установлен в 1. AVIS не формирует каких - либо периодов ожидания.
 0 = Очищен; уменьшает питание и шумы (для производственных систем).
 1 = Разрешает режим видимости адреса устройства. В этом режиме устройство обеспечивает метод трассировки операции внутреннего кода: он передает внутренний адрес программы в шину адреса, когда эта шина не используется для внешнего доступа.

Бит 2 ISWS. Бит периода ожидания пространства ввода - вывода. При сбросе этот бит, установлен в 1.
 0 = Не формируется никаких периодов ожидания для внекристального пространства ввода - вывода.
 1 = Один период ожидания будет применён ко всем чтениям из внекристального пространства памяти ввода/вывода. (Записи всегда занимают два периода, независимо от PSWS или READY.)

- Бит 1 DSWS. Бит периода ожидания пространства данных. При сбросе этот бит установлен в 1.
 0 = Не формируется никаких периодов ожидания для внекристального пространства данных.
 1 = Один период ожидания будет применён ко всем чтениям из внекристального пространства памяти данных. (Записи всегда занимают два периода, независимо от DSWS или READY.)
- Бит 0 PSWS. Бит периода ожидания пространства программ. Этот бит устанавливает конец аналогово-цифрового преобразования (одиночный или вдвоенный канал). При сбросе, этот бит установлен в 1.
 0 = Не формируется никаких периодов ожидания для внекристального пространства программ.
 1 = Один период ожидания будет применён ко всем чтениям из внекристального пространства памяти программ. (Для предотвращения конфликтов шины, запись всегда занимает два периода, независимо от PSWS или READY.)

Генератор периодов ожидания вносит период ожидания в данное пространство памяти (данные программы или ввод - вывод), если соответствующий бит в WSGR установлен в 1, независимо от состояния сигнала READY. Сигнал READY может быть использован для продолжения периодов ожидания. Все биты WSGR при сбросе устанавливаются в 1, таким образом, устройство может работать от медленной памяти после сброса. Для предотвращения конфликтов шины, записи от генератора периодов ожидания всегда занимают два CLKOUT1 (внутренний тактовый сигнал) периода каждый.

14.9 Цифровые порты ввода - вывода

14.9.1 Обзор цифровых портов ввода - вывода

Модуль цифровых портов ввода - вывода обеспечивает гибкую схему для управления специальными вводами - выводами (внутренние и внешние к 1867ВЦ5Т) и общими функциями выводов. Все функции ввода - вывода и общая функция вывода управляются использованием 16-битных регистров, картированных внутри периферийной области. Эти регистры разделены на три типа:

- Управляющие регистры вывода – используются для прямого управления ввода - вывода или для внутреннего осуществления функции управления кристаллом.
- Статусные регистры ввода – используются для прямого слежения за состоянием ввода - вывода или для внутреннего слежения за статусом событий и состоянием кристалла.
- Управляющие регистры данных и направления - используются для управления данными и направлением данных для двунаправленных вводов - выводов. Эти регистры напрямую соединены с двунаправленными вводами - выводами.

Модуль цифровых портов ввода - вывода максимально разрешает 32 выходные/внутренние управляющие функции, 32 входные/внутренние статусные функции и 32 функции двунаправленных вводов - выводов. Общее число доступных цифровых вводов - выводов, функций управления/статуса и соответствующих регистров зависит от устройства.

14.9.2 Регистры цифровых портов ввода - вывода

В таблице 92 представлены регистры, доступные для модуля цифровых портов ввода - вывода. Как и другие периферийные устройства, регистры картированы в память пространства данных. В частности, эти регистры занимают периферийный блок от 7090h до 709Fh.

Таблица 92 – Адреса регистров цифровых портов ввода - вывода

Адрес	Регистр	Имя
7090h	OCRA	Управляющий регистр вывода А
7092h	OCRB	Управляющий регистр вывода В
7094h	ISRA	Статусный регистр ввода А
7096h	ISRB	Статусный регистр ввода В
7098h	PADATDIR	Управляющий регистр данных и направления порта А ввода - вывода
709Ah	PBDATDIR	Управляющий регистр данных и направления порта В ввода - вывода
709Ch	PCDATDIR	Управляющий регистр данных и направления порта С ввода - вывода
709Eh	PDDATDIR	Управляющий регистр данных и направления порта D ввода - вывода

14.9.2.1 Управляющий регистр вывода А (OCRA)

Описание бит OCRA показано на рисунке 146.

15	14	13	12	11	10	9	8
OPA15	OPA14	OPA13	OPA12	OPA11	OPA10	OPA9	OPA8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
OPA7	OPA6	OPA5	OPA4	OPA3	OPA2	OPA1	OPA0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 146 – Управляющий регистр вывода А (OCRA) – адрес 7090h

Биты 15-0 OPA15–OPA0

0 = Установка соответствующего вывода или внутренней шины управления в низкий уровень.

1 = Установка соответствующего вывода или внутренней шины управления в высокий уровень.

14.9.2.2 Управляющий регистр вывода В (OCRВ)

Описание бит OCRВ показано на рисунке 147.

15	14	13	12	11	10	9	8
OPB15	OPB14	OPB13	OPB12	OPB11	OPB10	OPB9	OPB8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
OPB7	OPB6	OPB5	OPB4	OPB3	OPB2	OPB1	OPB0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 147 – Управляющий регистр вывода В (OCRВ) – адрес 7092h

Биты 15-0 OPB15–OPB0

0 = Установка соответствующего вывода или внутренней шины управления в низкий уровень.

1 = Установка соответствующего вывода или внутренней шины управления в высокий уровень.

14.9.2.3 Статусный регистр ввода А (ISRA)

Описание бит ISRA показано на рисунке 148.

15	14	13	12	11	10	9	8
IPA15	IPA14	IPA13	IPA12	IPA11	IPA10	IPA9	IPA8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IPA7	IPA6	IPA5	IPA4	IPA3	IPA2	IPA1	IPA0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 148 – Статусный регистр ввода А (ISRA) – адрес 7094h

Биты 15-0 IPA15–IPA0

0 = Соответствующий ввод или внутренний сигнал в низком уровне.

1 = Соответствующий ввод или внутренний сигнал в высоком уровне.

14.9.2.4 Статусный регистр ввода В (ISRB)

Описание бит ISRB показано на рисунке 149.

15	14	13	12	11	10	9	8
IPB15	IPB14	IPB13	IPB12	IPB11	IPB10	IPB9	IPB8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IPB7	IPB6	IPB5	IPB4	IPB3	IPB2	IPB1	IPB0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 149 – Статусный регистр ввода В (ISRB) – адрес 7096h

Биты 15-0 IPB15–IPB0

0 = Соответствующий ввод или внутренний сигнал в низком уровне.

1 = Соответствующий ввод или внутренний сигнал в высоком уровне.

14.9.2.5 Управляющие регистры данных и направления

Описание бит PxDATDIR; x = A, B, C или D показано на рисунке 150.

15	14	13	12	11	10	9	8
x7DIR	x6DIR	x5DIR	x4DIR	x3DIR	x2DIR	x1DIR	x0DIR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IOPx7	IOPx6	IOPx5	IOPx4	IOPx3	IOPx2	IOPx1	IOPx0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения; W – доступ записи; -0 – значение после сброса; x – порты A, B, C и D; адреса каждого регистра даны в таблице 30

Рисунок 150 – Управляющие регистры данных и направления (PxDATDIR; x = A, B, C или D)

Биты 15-8 x7DIR–x0DIR

0 = Формирование соответствующего ввода как вход.

1 = Формирование соответствующего ввода как выход.

Биты 7-0 IOPx7–IOPx0

Если x_nDIR = 0, то:

0 = Соответствующий ввод – вывод считывается как низкий уровень.

1 = Соответствующий ввод – вывод считывается как высокий уровень.

Если x_nDIR = 1, то:

0 = Установка соответствующего ввода – вывода в низкий уровень.

1 = Установка соответствующего ввода – вывода в высокий уровень.

14.10 Модуль фазовой автоподстройки частоты (Phase Locked Loop (PLL))

В этой главе описаны архитектура, функции и программирование модуля PLL тактового сигнала.

Примечание – Этот модуль соединён с 16-битной периферийной шиной как 8-битная периферия. Поэтому, при чтении бит 15-8 их значения не определены, запись в эти биты не имеет эффекта.

14.10.1 Обзор модуля PLL тактового сигнала

Модуль PLL тактового сигнала обеспечивает устройство ИМС 1867ВЦ5Т необходимыми тактовыми сигналами.

Тактовый модуль связан с периферийной шиной и предоставляет все тактовые сигналы, требуемые для всего устройства (смотри рисунок 151). Существует четыре установки тактовых сигналов, работающих на разных частотах:

- CPUCLK – это тактовый сигнал с наивысшей частотой, предоставляемый модулем и используемый процессором, всеми блоками памяти и любыми периферийными устройствами, соединенными напрямую с процессорными шинами, включая, если используется, интерфейс внешней памяти. Все остальные тактовые сигналы получены делением этого тактового сигнала до меньших частот.

- SYSCLK – этот тактовый сигнал является деленным на 2 или на 4 сигналом CPUCLK. Он используется для тактирования всех периферийных устройств на шине периферии.

- ACLK – этот тактовый сигнал используется для тактирования аналоговых модулей и имеет номинальную частоту в $1,0 \text{ МГц} \pm 10 \%$, если используется одна из рекомендуемых входных частот и биты SKINF(3:0) запрограммированы правильно, и f_{CPUCLK} имеет четное количество МГц.

- WDCLK – этот низкочастотный тактовый сигнал используется модулем сторожевой схемы/прерываний реального времени. Он имеет номинальную частоту в 16 кГц с 25 % рабочим циклом.

Тактовый модуль работает с 4, 6 или 8 МГц опорным кварцем в соединении с собственной внутрикристальной цепью генератора, или внешним тактовым сигналом шунта генератора в диапазоне (2 – 32) МГц. PLL может умножать входную частоту на коэффициенты 1, 2, 3, 4, 5 и 9. Входной тактовый сигнал так же может быть делен на 2 перед умножением для получения дополнительных коэффициентов 1, 5, 2, 5 и 4, 5. Действующая частота тактового сигнала процессора выбирается программно от 2 МГц до максимальной рабочей частоты устройства. PLL так же может быть шунтирован с $1 \times$ или $2 \times$ (частота CPUCLK) тактовым входом.

Примечание – Если тактовый вход имеет частоту большую, нежели 32 МГц, частоты ACLK и WDCLK будут неправильными.

Тактовый модуль содержит все требуемые управляющие регистры. Он так же содержит управляющие биты режима пониженного потребления, которые определяют какой тактовый сигнал отключается, когда процессор переходит в режим простоя.




Рисунок 151 – Структурная схема модуля PLL тактового сигнала

Два регистра (показанные в таблице 93) управляют операциями модуля PLL тактового сигнала:

- CKCR0 (Управляющий регистр тактового сигнала 0). Этот регистр содержит биты, используемые для общего управления тактовым модулем, включая тактовый режим, выбор режима меньшего потребления, выбор делителя SYSCLK и статусные флаги.
- CKCR1 (Управляющий регистр тактового сигнала 1). Этот регистр определяет коэффициент умножения PLL (если разрешен) и частоту входного тактового сигнала.

Таблица 93 – Адреса управляющих регистров модуля PLL тактового сигнала

Адрес	Регистр	Имя
7020h	—	Зарезервировано ¹⁾
7022h	—	Зарезервировано ¹⁾
7024h	—	Зарезервировано ¹⁾
7026h	—	Зарезервировано ¹⁾
7028h	—	Зарезервировано ¹⁾
702Ah ¹⁾	CKCR0	Управляющий регистр тактового сигнала 0
702Ch ²⁾	CKCR1	Управляющий регистр тактового сигнала 1
702Eh	—	Зарезервировано

¹⁾ Зарезервировано для управляющих регистров модуля сторожевой схемы и прерываний реального времени.

²⁾ Каждый регистр так же появляется в следующем нечетном адресе, то есть CKCR0 появляется в 702Bh и CKCR1 появляется в 702Dh.

14.10.2 Функционирование PLL

В этом подразделе описывается работа и выполняемые функции модуля PLL, включая следующие пункты:

- Описание вводов.
- Режимы работы генератора.
- Режимы работы PLL.
- Выбор частоты тактового сигнала процессора (CPUCLK).
- Выбор делителя системного тактового сигнала (SYSCLK).
- 1 МГц тактовый сигнал аналогового модуля (ACLK).
- Тактовый сигнал счетчика сторожевой схемы (WDCLK).
- Запуск PLL.
- Режимы пониженного потребления.

14.10.2.1 Описание выводов

Модуль PLL имеет три вывода:

- $\overline{\text{OSCBYP}}$

Ввод шунта генератора ($\overline{\text{OSCBYP}}$) используется для выбора, шунтируется генерация от кварцевого резонатора или нет. Если устройство используется с внешним тактовым входом (то есть, не используется с опорным кварцем), этот сигнал должен быть соединен с 0 В для шунтирования цепи опорного кварцевого резонатора.

- XTAL1/CLKIN

Входной контакт кварцевого резонатора (XTAL1/CLKIN) обычно соединен с одним из контактов 4, 6 или 8 МГц опорного кварца. Этот вывод также может быть использован как тактовый ввод для генератора внешнего сигнала.

- XTAL2

Вывод кварцевого резонатора (XTAL2) является:

- соединенным с одним из контактов 4, 6 или 8 МГц опорного кварца, или
- остается открытым, когда внешний генератор формирует тактовый сигнал через XTAL1/CLKIN .

14.10.2.2 Режимы работы генератора

Гетеродин имеет два рабочих режима, режимы гетеродина и шунта гетеродина (тактового входа), как показано в таблице 94:

- Режим с кварцевым резонатором.

Это режим работы, когда используется внешний опорный кварц. Этот режим включается, когда ввод $\overline{\text{OSCBYP}}$ имеет высокий уровень (V_{IH}) и 4, 6 или 8 МГц опорный кварц соединен между XTAL1 и XTAL2 для обеспечения частоты опорного кварца. Запуск такого устройства занимает около 1 мс для запуска цепи опорного кварца и начала формирования правильного тактового сигнала.

- Режим внешнего тактового входа от генератора.

Можно шунтировать цепь кварцевого резонатора переводом ввода $\overline{\text{OSCBYP}}$ в низкий уровень (V_{IL}). Это позволяет устройству тактироваться от внешнего сигнала на входе XTAL1/CLKIN. Цепь кварцевого резонатора выключена, когда она шунтирована.

Таблица 94 – Выбор режима работы гетеродина

Уровни ввода $\overline{\text{OSCBYP}}$	Режим работы кварцевого резонатора
V_{IH}	Режим кварцевого резонатора
V_{IL}	Режим шунта кварцевого резонатора (тактового входа)

14.10.2.3 Режимы работы PLL

Тактовый модуль может работать с PLL, как с источником тактового сигнала или с деленным на 1 или с деленным на 2 параллельным тактовым сигналом.

Биты CLKMD(1:0) (СКCR0.7–6) устанавливают источник тактового сигнала, как показано далее:

CLKMD(1:0)	Режим
00	CLKIN / 2
01	CLKIN
10	PLL
11	PLL

PLL запущен, только когда разрешен, CLKMD(1) = 1.

Этот PLL имеет счетчик для гарантии того, что прошло достаточно времени, чтобы PLL зафиксировался на всех частотах, перед тем как устройство переключится для запуска от тактов PLL. Этот фиксирующий счетчик очищается начальным сбросом. Бит PLLLOCK(1) в СКCR0 указывает, что счетчик PLL переполнился, PLL зафиксирован и устройство запускается от тактов PLL.

Коэффициент умножения PLL может быть установлен для умножения на 1, 2, 3, 4, 5 и 9. Он управляется битами PLLFB(2:0) в СКCR1. Кроме того, тактовый вход к PLL может быть делен на 2 перед использованием для получения дополнительных коэффициентов умножения в 1, 5, 2, 5 и 4, 5. Это управляется битом PLLDIV2 в СКCR1.

14.10.2.4 Выбор частоты тактового сигнала процессора (CPUCLK)

Модуль PLL тактового сигнала дает возможность для формирования одного из многих возможных программно выбираемых частот CPUCLK тактовых сигналов процессора для данного кварца или частоты тактового входа. Выбор фактической частоты CPUCLK управляется четырьмя битами в управляющем регистре СКCR1:

- Биты выбора коэффициента умножения PLL, PLLFB(2:0) (СКCR1.2–0). Эти биты управляют коэффициентом умножения PLL.
- Управляющий бит деленного на 2 входа PLL, PLLDIV2 (СКCR1.3). Этот бит управляет тем, что будет ли тактовый вход PLL делен на 2 или нет.

Следующая формула может быть использована для расчета частоты тактового сигнала процессора для данной частоты кварца и значений регистров:

$$f_{\text{CPUCLK}} = f_{\text{CKIN}} \times (\text{Коэффициент умножения PLL}) / 2^{\text{PLLDIV2}},$$

где 2 МГц < f_{CKIN} < 32 МГц.

В таблице 95 показаны все возможные фиксированные частоты тактового сигнала процессора с 16 различными частотами кварца или тактового входа (которая будет выдавать правильный 1 МГц аналоговый тактовый сигнал ACLK), использованием различных установок бита обратной связи. В зависимости от быстродействия конкретного устройства, некоторые значения таблицы будут не пригодны. То есть, устройство, описанное для запуска на 20 МГц или ниже, не должно использоваться с установками регистров и значениями кварца и тактового входа, которые вырабатывают частоты CPUCLK выше этого значения (затененные значения в таблице 95).

Таблица 95 – Выбираемые частоты тактового сигнала процессора в МГц

Частота кварца или тактового входа (МГц)	Коэффициент умножения PLL $\times 2^{\text{PLLDIV2}}$					
	1	2	3	4	5	9
2	2	4	6	8	10	18
4	4	8	12	16	20	36
6	6	12	18	24	30	54
8	8	16	24	32	40	72
10	10	20	30	40	50	90
12	12	24	36	48	60	108
14	14	28	42	56	70	126
16	16	32	48	64	80	144
18	18	36	54	72	90	162
20	20	40	60	80	100	180
22	22	44	66	88	110	198
24	24	48	72	96	120	216
26	26	52	78	104	130	234
28	28	56	84	112	140	252
30	30	60	90	120	150	270
32	32	64	96	128	160	288

14.10.2.5 Выбор частоты системного тактового сигнала (SYSCLK)

Частота системного тактового сигнала (SYSCLK) формируется делением CPUCLK на 2 или 4. Делитель SYSCLK управляется битом выбора деления, PLLPS (CKCR0.0). Этот бит управляет двумя возможными условиями деления, как показано в таблице 96.

Таблица 96 – Условия выбора деления PLL

PLLPS (CKCR0.0)	Условия выбора деления SYSCLK
0	CPUCLK деленный на 4
1	CPUCLK деленный на 2

14.10.2.6 1 МГц тактовый сигнал аналогового модуля (ACLK)

Тактовый модуль формирует тактовый сигнал аналогового модуля (ACLK) для некоторых аналоговых периферийных модулей. Этот тактовый сигнал имеет номинальную частоту в 1 МГц. ACLK формируется цепью делителя и управляется содержимым бит

PLLFB(2:0), PLLDIV2, SKINF(3:0), CLKMD(1:0) и PLLCK(1). Эта цепь корректирует деление частоты CPUCLK для создания ACLK как можно ближе к 1,0 МГц ± 10 %, независимо от выбранной частоты CPUCLK, но только пока используется одна из рекомендованных частот тактового входа.

ACLK синхронно запускается/останавливается в зависимости от CPUCLK, при входе - выходе из режимов низкого потребления. Во время приостановки эмулятором, ACLK продолжает работать, для предотвращения повреждений аналоговых блоков при нагрузке.

Существует бит управляющего регистра ACLKENA (СКCR0.1), который используется для включения и выключения ACLK. Это сделано для устройств, которые не требуют 1 МГц ACLK для уменьшения потребляемой мощности и электромагнитных излучений. Бит ACLKENA очищается до 0 после стартового сброса, который вызывает запуск устройства с выключенным 1 МГц тактовым сигналом.

Следует отметить, что если частота CPUCLK является нечетным числом мегагерц, ACLK будет фактически иметь частоту в 0,5 МГц.

14.10.2.7 Тактовый сигнал счетчика сторожевой схемы (WDCLK)

Модуль PLL тактового сигнала предоставляет тактовый сигнал счетчика сторожевой схемы (WDCLK) для WD/RTI (если он разрешен в устройстве). WDCLK формируется делением CPUCLK для выработки сигнала WDCLK примерно в 16384 Гц. WDCLK производится цепью делителя и управляется содержимым бит PLLFB(2:0), PLLDIV2, SKINF(3:0), CLKMD(1:0) и PLLCK(1). Если биты SKINF(3:0) запрограммированы не корректно, частота WDCLK будет неверной, также как и ACLK.

Следует отметить, что WDCLK равна 16384 Гц (2^{14} Гц) только когда CLKIN имеют степень 2 Гц, смотри таблицу 97.

Таблица 97 – Частоты тактового сигнала счетчика сторожевой схемы

CLKIN, (Гц)	WDCLK, (Гц)
4 000 000	15 625
4 194 304 (2^{22})	16 384
8 000 000	15 625
8 388 608 (2^{23})	16 384

Для получения больших или меньших частот WDCLK можно ввести неправильное значение в биты SKINF. Например, если CLKIN = 4,194304 МГц, но SKINF установлен в 1111 (2 МГц), WDCLK будет 32,768 кГц. Следует отметить, что будет затронут ACLK, а значит, такая техника не должна использоваться в устройствах, использующих ACLK.

14.10.2.8 Запуск PLL

Когда устройство в первый раз запускается, PLL выбирается незапущенным, устройство работает без деленных на 2 тактов кварцевого резонатора (или с шунтом кварцевого резонатора) (CLKMD = 00). Биты CLKMD(1:0) очищаются до 0 при начальном сбросе, так же как биты PLLFB(2:0) и PLLDIV2.

Если требуются такты PLL, биты PLLFB(2:0) и PLLDIV2 должны быть установлены в требуемые значения и бит CLKMD(1) установлен в 1. PLL запустится и начнет подстраивать частоту. Это занимает около 100 мкс. Устройство будет продолжать работать без деленных на 2 (или 1) тактов, пока фиксирующий счетчик PLL не переполнится, указывая, что PLL достиг фиксации с его новыми установками. В это время, тактовый модуль будет автоматически давать сбой при переключении на такты PLL. Если требуется предотвратить выполнение некоторого кода, перед тем как произошло переключение на такты PLL (более высокую частоту), бит PLOCK(1) в CKCR0 может быть опущен. Этот бит указывает, что PLL зафиксирован и устройство работает на тактах PLL.

Последующие изменения в битах PLLFB и DIV2 не будут сразу изменять работу PLL, если он выбран как источник тактового сигнала. Если эти биты изменены, то изменения не произойдут до тех пор, пока PLL не будет выбран очисткой бита CLKMD(1). Бит CLKMD(1) должен быть сразу же установлен обратно в 1, PLL снова запустится и начнет фиксироваться с новыми настройками. Устройство продолжит работать на тактах кварцевого резонатора. Когда PLL снова зафиксировается, устройство снова переключится на такты PLL.

14.10.2.9 Режимы пониженного потребления

Когда выполняется команда IDLE, энергопотребление уменьшается выключением некоторых или всех внутрикристалльных источников тактовых сигналов. Для целей режимов пониженного энергопотребления существуют три различных тактовых области, каждая из которых может выключаться независимо:

- Область тактового сигнала процессора. Все тактовые сигналы процессора, за исключением регистров прерывания.
- Область системного тактового сигнала. Все периферийные тактовые сигналы (CPUCLK или SYSCLK), тактовые сигналы для регистров прерывания процессора и ACLK.
- Тактовый сигнал сторожевой схемы. Тактовый сигнал номиналом в 16 кГц, используемый для приращения таймера сторожевой схемы (WDCLK).

Примечание – Термины CPUCLK и область тактового сигнала процессора, SYSCLK и область системного тактового сигнала не взаимозаменяемы.

Выполнение команды IDLE вызывает включение устройством одного из четырёх режимов пониженного потребления, каждый из которых зависит от бит PLLPM(1:0) (CKCR0.3–2). Выбор бит сведён в таблицы 98, 99.

Таблица 98 - Режимы пониженного потребления

Режим пониженного потребления	Биты PLLPM(1:0)	Область тактового сигнала процессора	Область системного тактового сигнала/ ACLK	WDCLK
X + not IDLE	XX	Вкл	Вкл	Вкл
0 + IDLE LPM0 (IDLE1)	00	Выкл	Вкл	Вкл

Окончание таблицы 98

Режим пониженного потребления	Биты PLLPM(1:0)	Область тактового сигнала процессора	Область системного тактового сигнала/ ACLK	WDCLK
1 + IDLE LPM1 (IDLE2)	01	Выкл	Выкл	Вкл
2 + IDLE LPM2 (Отключение PLL)	10	Выкл	Выкл	Вкл
3 + IDLE LPM3 (Отключение гетеродина)	11	Выкл	Вкл	Выкл

Таблица 99 – Режимы пониженного энергопотребления

Режим пониженного потребления	Состояние PLL ¹⁾	Состояние гетеродина ¹⁾	Условие выхода	Описание
X + not IDLE	Вкл	Вкл	—	Обычный режим работы
0 + IDLE LPM0 (IDLE1)	Вкл	Вкл	Прерывание, сброс	Idle1
1 + IDLE LPM1 (IDLE2)	Вкл	Вкл	Прерывание запуска, сброс	Idle2
2 + IDLE LPM2 (Отключение PLL)	Выкл	Вкл	Прерывание запуска, сброс	Отключение PLL
3 + IDLE LPM3 (Отключение гетеродина)	Выкл	Выкл	Прерывание запуска, сброс	Отключение гетеродина
¹⁾ Если разрешено.				

Режим пониженного потребления может быть возбужден сбросом или любым индивидуальным или общим прерыванием, которое выводит ИМС из состояния пониженного энергопотребления. Доступные действующие прерывания определяются 1867ВЦ5Т, но обычно включают прерывание реального времени (RTI) и внешние прерывания (XINTn). Для определения доступных прерываний запуска ИМС после Idle нужно обратиться к описанию на устройство.

При выходе из режимов LPM2 и LPM3 получается задержка до 100 мкс перед началом фиксации PLL, если PLL выбран. Кроме того, при выходе из режима LPM3 с генератором от кварца, будет задержка около 1 мс, пока генератор не запустится. Если генератор от кварца шунтирован, то дополнительной задержки не будет.

При входе в режим LPM3, WDCLK синхронно отключается. Здесь возможна задержка, пока устройство ожидает WDCLK для ввода своей основной фазы, перед тем как отключатся область тактового сигнала процессора и область системного тактового сигнала.

Режим LPM2 останавливает тактовые сигналы на всех модулях, за исключением того, что WDCLK всё еще активен. Это означает, что счетчик WD будет активен в режиме

LPM2. Как только процессор становится пассивным, WD перестает обслуживаться и эффективно выведет устройство из режима LPM2 сбросом от WD, когда произойдет переполнение WD. Если разрешен RTI, то он будет прерывать процессор прерыванием для старта ИМС, вызывая выход ИМС из режима ожидания. В это время WD может обслуживаться для предотвращения сброса устройства.

Режим LPM3 останавливает все внутренние тактовые сигналы и выключает и генератор от кварца. Это останавливает все модули, включая WD/RTI, что приводит к наименьшей возможной потребляемой мощности.

Примечание – Вход в режим LPM2 не имеет выполняется, если PLL не разрешен.

LPMODE 0 последовательность входа - выхода

При входе в этот режим:

- 1 Область тактового сигнала процессора выключается незамедлительно.
- 2 Все другие тактовые сигналы продолжают работать.

При выходе из этого режима:

- 1 Область тактового сигнала процессора снова запускается незамедлительно.

LPMODE 1 последовательность входа - выхода

При входе в этот режим:

- 1 Область тактового сигнала процессора выключается незамедлительно.
- 2 Ожидание пока область системного тактового сигнала и ACLK оба не будут в высоком состоянии, а затем остановка в этом состоянии.
- 3 WDCLK продолжает работать.

При выходе из этого режима при прерывании запуска или сбросе:

- 1 Внутренние тактовые сигналы тактового модуля запускаются незамедлительно.
- 2 Позже, на несколько периодов, снова запускаются область тактового сигнала процессора, область системного тактового сигнала и ACLK.

LPMODE 2 последовательность входа - выхода

При входе в этот режим:

- 1 Область тактового сигнала процессора выключается незамедлительно.
- 2 Ожидание пока домен системного тактового сигнала и ACLK оба не будут в высоком состоянии, а затем остановка в этом состоянии.
- 3 WDCLK продолжает работать.
- 4 Тактовые сигналы переключаются от PLL на 1 или на 2 режим.
- 5 PLL отключается.

При выходе из этого режима при прерывании запуска или сбросе:

- 1 PLL запускается, и фиксирующий счетчик начинает считать внутренние тактовые сигналы тактового модуля, запускаемые в 1 или во 2 режиме.
- 2 Снова запускается домен тактового сигнала процессора, область системного тактового сигнала и ACLK.
- 3 Когда PLL зафиксирован (фиксирующий счетчик переполнен), тактовые сигналы автоматически переключаются обратно на PLL.

LRMODE 3 последовательность входа - выхода

При входе в этот режим:

- 1 Домен тактового сигнала процессора выключается незамедлительно.
- 2 Ожидание пока домен системного тактового сигнала и ACLK оба не будут в высоком состоянии, а затем остановка в этом состоянии.
- 3 WDCLK продолжает работать.
- 4 Тактовые сигналы переключаются от PLL на 1 или на 2 режим.
- 5 PLL отключается.
- 6 WDCLK продолжает работать до тех пор, пока основная фаза внутреннего WDCLK в низком уровне.
- 7 Логика переключения тактового сигнала становится в состояние «всё выключено» - то есть, все внутренние тактовые сигналы останавливаются.
- 8 Кварцевый генератор (если используется) выключается.

При выходе из этого режима при прерывании для старта или сбросе:

- 1 Кварцевый генератор снова разрешается, но выход Кварцевый генератор непригоден для тактирования в течение 1 мс.
- 2 Логика переключения тактового сигнала переключается в состояние на 1 или на 2, в зависимости от значения бита СКМД(0).
- 3 PLL запускается и начинает фиксировать частоту.
- 4 Снова запускаются область тактового сигнала процессора, область системного тактового сигнала и ACLK.
- 5 Когда PLL зафиксирован (фиксирующий счетчик переполнен), тактовые сигналы автоматически переключаются обратно на PLL.

14.10.3 Управляющие регистры PLL тактового сигнала

Модуль PLL тактового сигнала управляет и организует доступ через управляющие регистры. Эти регистры показаны и описаны в этом подразделе.

Адрес, показанный для каждого регистра, это типичный адрес, используемый для таких модулей с начальным адресом 7020h. Другие начальные адреса могут быть использованы в некоторых устройствах, для детальной информации следует обратиться к спецификации устройства.

14.10.3.1 Управляющий регистр тактового сигнала 0 (СКCR0)

Описание бит СКCR0 показано на рисунке 152.

7	6	5	4	3	2	1	0
CLKMD(1)	CLKMD(0)	PLLOCK(1)	PLLOCK(0)	PLLPM(1)	PLLPM(0)	ACLKENA	PLLPS
RW-x	RW-x	R-x	R-x	RW-0	RW-0	RW-x	RW-0

R – доступ чтения, W – доступ записи, -x – не реагирует на системный сброс, очищается до нуля при начальном сбросе

Рисунок 152 – Управляющий регистр тактового сигнала 0 (СКCR0) – адрес 702Bh

Биты 7-6 CLKMD(1), CLKMD(0). Биты чтения/записи. Эти биты выбирают режим работы тактового модуля (таблица 100).

Таблица 100 – Тактовый режим в зависимости от бит CLKMD(1:0)

CLKMD(1:0)	Режим
00	CLKIN / 2
01	CLKIN
10	PLL разрешен
11	PLL разрешен

Если устройство входит в режим пониженного потребления, который выключает PLL, то при выходе из этого режима устройство будет работать на CLKIN/2, пока PLL не зафиксируется, если CLKMD = 00, или будет работать на CLKIN, если CLKMD = 01.

Биты 5-4 PLLCK(1), PLLCK(0). Биты только чтения. Эти биты определяют, когда PLL вошел в режим, выбранный битами CLKMD(1:0). Бит 0, в действительности, нужен только для теста устройства. Бит 1 может быть использован для определения фиксации PLL. Этот бит может быть программно опрошен, после того как PLL был разрешен, для предотвращения выполнения критичного кода перед переключением модуля на тактовые сигналы PLL. Этот бит не затрагивается системным сбросом и очищается сбросом при включении.
 0 = PLL не зафиксирован – работает вне тактового входа.
 1 = PLL зафиксирован и работает вне тактов PLL.

Биты 3-2 PLLPM(1), PLLPM(0). Биты чтения/записи. Эти биты определяют, какой режим пониженного потребления будет введен во время выполнения команды IDLE. Эти биты очищаются (00b) во время системного сброса и сброса при включении.

Бит 1 ACLKENA. Бит чтения/записи. Разрешает 1 МГц ACLK, если установлен в 1, останавливает ACLK, если очищен до 0. Этот бит не затрагивается системным сбросом и очищается сбросом при включении.
 0 = ACLK запрещен (остановлен).
 1 = ACLK разрешен.

Бит 0 PLLPS. Бит чтения/записи. Этот бит определяет, какое из двух значений делителя будет выбрано для системных тактовых сигналов. Этот бит очищается (0b) во время системного сброса и сброса при включении, делая CPUCLK/4 частотой по умолчанию системного тактового сигнала (SYSCLK)
 $0 = f(\text{SYSCLK}) = f(\text{CPUCLK}) / 4$
 $1 = f(\text{SYSCLK}) = f(\text{CPUCLK}) / 2$

14.10.3.2 Управляющий регистр тактового сигнала 1 (СКCR1)

Описание бит СКCR1 показано на рисунке 153.

7	6	5	4	3	2	1	0
СКINF(3)	СКINF(2)	СКINF(1)	СКINF(0)	PLLDIV(2)	PLLFB(2)	PLLFB(1)	PLLFB(0)
RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x

R – доступ чтения, W – доступ записи, -x – не реагирует на системный сброс, очищается до нуля при начальном сбросе

Рисунок 153 – Управляющий регистр тактового сигнала 1 (СКCR1) – адрес 702Dh

Биты 7-4 СКINF(3)–СКINF(0). Биты чтения/записи. Эти биты определяют используемую частоту кварца или частоту тактового входа (таблица 101). Это используется делителем ACLK для обеспечения формирования $1,0 \pm 10\%$ МГц тактов. Если ACLK не используется никаким модулем в устройстве, любые частоты могут быть использованы (внутри диапазона гетеродина), но если требуются 1 МГц такты, то одна из следующих частот кварца должна быть использована. Эти биты не затрагиваются системным сбросом и очищаются сбросом при включении.

Таблица 101 – Частота тактового входа в зависимости от бит СКINF(3:0)

СКINF(3:0)	Частота, МГц	СКINF(3:0)	Частота, МГц
0000	32	1000	16
0001	30	1001	14
0010	28	1010	12
0011	26	1011	10
0100	24	1100	8
0101	22	1101	6
0110	20	1110	4
0111	18	1111	2

Бит 3 PLLDIV(2). Бит чтения/записи. Этот бит определяет, будет ли вход PLL делен на 2. Запись в этот бит не дает эффекта на PLL пока биты CLKMD(1:0) не изменятся от 1 ×. Этот бит не затрагивается системным сбросом и очищается сбросом при включении.

0 = Не делить вход PLL.

1 = Делить вход PLL на 2.

Биты 2-0 PLLFB(2)–PLLFB(0). Биты чтения/записи. Эти биты определяют один из 6 возможных коэффициентов умножения (таблица 102). Запись в эти биты не дает эффекта на PLL, пока биты CLKMD(1:0) не изменятся от 1 ×. Эти биты не затрагиваются системным сбросом и очищаются сбросом при включении.

Таблица 102 – Коэффициент умножения в зависимости от бит PLLFB(2:0)

PLLFB(2:0)	Коэффициент умножения PLL
000	1
001	2
010	3
011	4
100	5
101	9
110	1
111	1

14.11 Контроллер ЦПОС 1867ВЦ5Т

14.11.1 Обзор контроллера ЦПОС 1867ВЦ5Т

Устройство 1867ВЦ5Т является первым представителем нового семейства контроллеров ЦПОС, основанном на 1867ВЦ2Т 16-битном цифровом сигнальном процессоре с фиксированной точкой. Единственным отличием между этими двумя устройствами является тип памяти программ (смотри таблицу 103): 1867ВЦ2Т содержит 16К слов ПЗУ и 1867ВЦ5Т содержит 16К слов флэш ЭСППЗУ. Это новое семейство оптимизировано для приложений цифрового управления двигателем и перемещением. Контроллеры ЦПОС объединяют улучшенную архитектуру ядра процессора 1867ВЦ2Т для недорогих высокоэффективных возможностей обработки и некоторых периферийных устройств, оптимизированных для приложений управления двигателем и перемещением. Эти периферийные устройства включают модуль менеджера событий, который предусматривает таймеры общего назначения и регистры сравнения для формирования до 12 PWM выходов, и сдвоенный 10-битный аналогово-цифровой преобразователь (АЦП), который осуществляет два одновременных преобразования за 10 мкс.

На рисунке 154 показаны сигналы 1867ВЦ5Т и 1867ВЦ2Т, а на рисунке 155 - расположение контактов микросхемы.

Таблица 103 – Характеристики контроллеров ЦПОС 1867ВЦ5Т и 1867ВЦ2Т

Устройства	Внутрикристальная память (слов)				Источник питания (В)	Период (нс)	Тип корпуса, кол-во контактов
	ОЗУ		ПЗУ	Флэш ЭСППЗУ			
	Данные	Данные/ программы					
1867ВЦ2Т	288	256	16К	0	5	50	4229.132-3
1867ВЦ5Т	288	256	0	16К	5	50	4229.132-3

NMI	Системный модуль	DARAM (B0) 256 слов	PLL тактового сигнала	OSC $\overline{\text{BYP}}$			
XINT1				XTAL1/CLKIN			
XINT2/IO				XTAL2			
XINT3/IO		Процессор 1867ВЦ2Т	DARAM (B1) 256 слов	Сдвоенный 10-битный АЦП	ADCIN0,1,8,9/IOPA0,1,3,2		
$\overline{\text{RS}}$					ADCIN2 – 7, 10 – 15		
CLKOUT/IOPC1					V_{CCA}		
PMTMODE			V_{SSA}				
PORESET			VREFHI				
V_{CCP}			VREFLO				
$\overline{\text{BIO}}$ /IOPC3			ADCSOC/IOPC0				
XF/IOPC2	SCIRXD/IO						
$\overline{\text{MC}}$ /MP	SCITXD/IO						
A0 – A15	Внешний интерфейс памяти		Флэш/ПЗУ 16К слов		SCI	SPICLK/IO	
D0 – D15		SPISTE/IO					
$\overline{\text{PS}}$, $\overline{\text{DS}}$, $\overline{\text{IS}}$		SPI					
R/ $\overline{\text{W}}$		WD/RTI					
W/ $\overline{\text{R}}$				Цифровой ввод/ вывод (Общий с другими выводами) Порт А-IOPAx Порт В-IOPBx Порт С-IOPCx			
READY		Менеджер событий (EM) • 4 × Вводов захвата • 9 × Выводов сравнения/ШИМ • 3 × GP таймер/ШИМ				Порт JTAG	TRST
$\overline{\text{STRB}}$				TDO			
$\overline{\text{WE}}$				TDI			
$\overline{\text{BR}}$				TMS			
PDPINT				TCK			
CAP1/QEP1/IOPC4	EMU0						
CAP2/QEP2/IOPC5	EMU1						
CAP3/IOPC6							
CAP4/IOPC7							
PWM1/CMP1							
PWM2/CMP2							
PWM3/CMP3							
PWM4/CMP4							
PWM5/CMP5							
PWM6/CMP6							
PWM7/CMP7/IOPB0	V_{DD} (8 выводов)						
PWM8/CMP8/IOPB1	V_{SS} (13 выводов)						
PWM9/CMP9/IOPB2							
T1PWM/T1CMP/IOPB3							
T2PWM/T2CMP/IOPB4							
T3PWM/T3CMP/IOPB5							
TMRCLKI/IOPB7							
TMRDIR/IOPB6							

Рисунок 154 – Обзор сигналов ИМС 1867ВЦ5Т и 1867ВЦ2Т




Рисунок 155 – Расположение контактов ИМС 1867ВЦ5Т

14.11.1.1 Особенности 1867ВЦ5Т

ИМС 1867ВЦ5Т, показанная на рисунке 155, разработана на базе высокоэффективной статической КМОП технологии.

Имеет процессорное ядро, которое совместимо по исходному коду с 1867ВМ1, 1867ВМ2, 1867ВЦ2Т.

Реализовано в 132-выводной корпус (4229.132-3).

Имеет время выполнения команд 50 нс.

Содержит внутрикристальную память:

- 544 слов × 16-бит ОЗУ данных/программ с доступом по двум каналам.
- 16К слов × 16-бит внутрикристальной программируемой флэш ЭСППЗУ.

Адресует 224К × 16-бит слов (64К слов программного пространства, 64К слов пространства данных, 64К слов пространства ввода - вывода, 32К слов глобального пространства памяти).

Содержит модуль управления событиями, включающий:

- 12 широтно-импульсно модулированных (PWM) каналов (9 независимых);
- три 16-битных универсальных таймера с шестью режимами, включающие непрерывное суммирование и непрерывное суммирование/вычитание;
- три 16-битных блока полного сравнения с возможностью задания «мертвого» времени,
- три 16-битных блока простого сравнения;
- четыре блока захвата, два из которых имеют интерфейс «квадратурной» обработки сигналов импульсного датчика положения.

ИМС 1867ВЦ5Т содержит:

- сдвоенный 10-битный аналогово-цифровой преобразователь;
- 28 индивидуально-программируемых, мультиплексированных выводов входа / выхода;
- модуль фазовой автоподстройки частоты тактового сигнала (PLL);
- модуль сторожевого таймера (WD) и блока прерываний реального времени (RTI);
- последовательный коммуникационный интерфейс (SCI);
- последовательный периферийный интерфейс (SPI).

Обеспечивает:

- шесть внешних прерываний: прерывание защиты электропитания, сброс, NMI и три маскируемых прерывания;
- четыре режима пониженного потребления энергии для снижения потребляемой мощности.

Включает:

- Сканирующий эмулятор;
- Доступные средства для разработки:
 - TI ANSI C компилятор, ассемблер/редактор и отладчик C-кода;
 - полный набор эмуляторов: собственная эмуляция (XDS510), замена ПЗУ (XDS511), точка прерывания, трассировка, синхронизация (XDS522A);
 - оценочный модуль с JTAG эмуляцией;
- библиотеки программ для управления двигателем и поддержка разработки приложений нечёткой логики.

14.11.1.2 Обзор архитектуры

Структурная схема функциональных блоков (рисунок 156) обеспечивает высокоуровневое описание каждого компонента контроллера ЦПОС 1867ВЦ5Т. Устройства 1867ВЦ5Т составлены из трёх основных функциональных блоков: ядро ЦПОС, внутренней памяти и периферийных устройств. В дополнение к этим трём функциональным

блокам существует несколько распределённых особенностей системного уровня 1867ВЦ5Т. Эти системные особенности включают карту памяти, сброс устройства, прерывания, цифровые входы - выходы, формирование тактового сигнала и работа с пониженным потреблением энергии.




Рисунок 156 – Структурная схема функциональных блоков 1867ВЦ5Т

14.11.2 Карта памяти

1867ВЦ5Т реализует три разделенных адресных пространства для памяти программ, памяти данных и ввода - вывода. Каждое пространство вмещает 64К 16-битных слов. Внутри 64К слов пространства данных, от 256 до 32К слов в верхней части диапазона адресов, могут быть определены как внешняя глобальная память с приращением по модулю два, как описано содержимым регистра размещения глобальной памяти (GREG). Доступ к глобальной памяти выбирается с использованием сигнала запроса шины глобальной памяти (\overline{BR}).

В ИС 1867ВЦ5Т первые 96 позиций памяти данных (0-5Fh) или распределены для картированных в память регистров или зарезервированы. Это пространство картированных в память регистров содержит различные управляющие и статусные регистры, включая регистры процессора.

Все внутрикристалльные периферийные устройства 1867ВЦ5Т картированы в пространство памяти данных. Доступ к этим регистрам осуществляется командами процессора, адресацией их позиций в памяти данных. На рисунке 157 представлена карта памяти.




Рисунок 157 – Карта памяти 1867ВЦ5Т и 1867ВЦ2Т

14.11.3 Периферийная карта памяти

Управляющие регистры системы и периферийных устройств содержат все биты данных, статуса и управления для работы с системными и периферийными модулями в устройстве (исключая менеджер событий). На рисунке 158 представлена периферийная карта памяти.

0000	Картированные в память регистры и резервная	Резервная	0000-0003
005F		Регистр маски прерывания	0004
0060	Внутрикристалльная DARAM B2	Регистр глобального размещения памяти	0005
007F		Регистр флага прерывания	0006
0080	Резервная	Регистры эмуляции и резервная	0007-005F
00FF			
0100	Внутрикристалльная DARAM B0 (CNF = 0) или резервная (CNF = 1)	Запрещено	7000-700F
01FF		Регистры управления и конфигурации системы	7010-701F
0200	Внутрикристалльная DARAM B0 (CNF = 0) или резервная (CNF = 1)	Регистры управления сторожевым таймером и PLL	7020-702F
02FF		АЦП	7030-703F
0300	Внутрикристалльная DARAM B1	SPI	7040-704F
03FF		SCI	7050-705F
0400	Внутрикристалльная DARAM B1	Запрещено	7060-706F
04FF		Регистры внешнего прерывания	7070-707F
0500	Резервная	Запрещено	7080-708F
07FF		Регистры управления цифровым вводом/выводом	7090-709F
0800	Запрещено	Запрещено	70A0-73FF
6FFF			
7000	Периферийный блок 1	Регистры таймера общего назначения	7400-740C
73FF		Регистры сравнения ШИМ и «мертвого» времени	740D-7416
7400	Периферийный блок 2	Регистры захвата и КОСИДП	7417-741C
743F		Резервная	741D-742B
7440	Резервная	Регистры маски вектора и флага прерывания	742C-7434
77FF		Резервная	7435-743F
7800	Запрещено		
7FFF			
8000	Внешняя		
FFFF			

Рисунок 158 – Периферийная карта памяти 1867ВЦ5Т и 1867ВЦ2Т

14.11.4 Функции цифровых вводов - выводов и общих выводов

ИМС 1867ВЦ5Т имеет 28 выводов общих для первичных функций и вводов - выводов. Эти выводы разделены на две группы:

- Группа 1 – первичные функции, объединенные с вводами – выводами, относящиеся к специализированным портам ввода - вывода, порт А, порт В и порт С.
- Группа 2 – первичные функции, относящиеся к периферийным модулям, которые так же имеют встроенную способность ввода - вывода как второстепенную функцию, например, внешние прерывания SCI, SPI и модуль PLL.

14.11.4.1 Описание группы 1 общих вводов - выводов

Управляющая структура для общих выводов группы 1 показана на рисунке 159. Единственным исключением в этой конфигурации является ввод CLKOUT/IOPC1, который описывается далее в этой главе. На рисунке 159 каждый вывод имеет три бита, которые определяют его работу:

- бит управления мультиплексированием – этот бит выбирает между первичной функцией (1) и функцией ввода - вывода (0) на выводе;
- бит направления ввода - вывода – если выбрана функция ввода - вывода (бит управления мультиплексированием установлен в 0), этот бит определяет, будет на этом выводе вход (0) или выход (1);
- бит данных ввода - вывода – если выбрана функция ввода - вывода (бит управления мультиплексированием установлен в 0) и направление установлено как вход, данные считываются из этого бита; если направление выбрано как выход, данные записываются в этот бит.




Рисунок 159 – Конфигурация общих выводов

Конфигурация вводов группы 1 и соответствующие биты показаны в таблице 104.

Таблица 104 – Конфигурация общих выводов 1867ВЦ5Т

Вывод	Регистр управления мультиплексированием (имя бит)	Выбранная функция вывода		Данные и направление порта ввода - вывода ¹⁾		
		CRx.n = 1	CRx.n = 0	Регистр	Бит данных	Бит направления
72	CRA.0	ADCIN0	IOPA0	PADATDIR	0	8
73	CRA.1	ADCIN1	IOPA1	PADATDIR	1	9
91	CRA.2	ADCIN9	IOPA2	PADATDIR	2	10
90	CRA.3	ADCIN8	IOPA3	PADATDIR	3	11
100	CRA.8	PWM7/CMP7	IOPB0	PBDATDIR	0	8
101	CRA.9	PWM8/CMP8	IOPB1	PBDATDIR	1	9
102	CRA.10	PWM9/CMP9	IOPB2	PBDATDIR	2	10
105	CRA.11	T1PWM/T1CMP	IOPB3	PBDATDIR	3	11
106	CRA.12	T2PWM/T2CMP	IOPB4	PBDATDIR	4	12
107	CRA.13	T3PWM/T3CMP	IOPB5	PBDATDIR	5	13
108	CRA.14	TMRDIR	IOPB6	PBDATDIR	6	14
109	CRA.15	TMRCLK	IOPB7	PBDATDIR	7	15
63	CRB.0	ADCSOC	IOPC0	PCDATDIR	0	8
64	SCR.7-6 ²⁾					
	00	IOPC1		PCDATDIR	1	9
	01	CLKOUT (такт WD)		—	—	—
	10	CLKOUT (SYSCLK)		—	—	—
	11	CLKOUT (CPUCLK)		—	—	—
65	CRB.2	IOPC2	XF	PCDATDIR	2	10
66	CRB.3	IOPC3	\overline{BIO}	PCDATDIR	3	11
67	CRB.4	CAP1/QEP1	IOPC4	PCDATDIR	4	12
68	CRB.5	CAP2/QEP2	IOPC5	PCDATDIR	5	13
69	CRB.6	CAP3	IOPC6	PCDATDIR	6	14
70	CRB.7	CAP4	IOPC7	PCDATDIR	7	15

¹⁾ Действительны только когда выбрана функция ввода – вывода.
²⁾ Биты 7 и 6 с регистре управления системой.

14.11.4.2 Описание группы 2 общих вводов - выводов

Группа 2 общих выводов относится к периферийным устройствам, которые имеют встроенную способность ввода - вывода общего назначения. Управление и конфигурация этих выводов осуществляется установкой соответствующих бит в регистрах управления и конфигурации периферийных устройств. В таблице 105 показаны общие выводы группы 2.

Таблица 105 – Группа 2 общих выводов

Вывод	Первичная функция	Периферийный модуль
43	SCIRXD	SCI
44	SCITXD	SCI
45	SPISIMO	SPI
48	SPISOMI	SPI
49	SPICLK	SPI
51	SPISTE	SPI
54	XINT2	Внешние прерывания
55	XINT3	Внешние прерывания

14.11.4.3 Управляющие регистры цифрового ввода - вывода

В таблице 106 представлены регистры, доступные для модуля цифрового ввода - вывода. Как и другие периферийные устройства, эти регистры картированы в памяти в пространстве данных.

Таблица 106 – Адреса управляющих регистров цифрового ввода - вывода

Адрес	Регистр	Имя
7090h	OCRA	Управляющий регистр мультиплексирования ввода-вывода А
7092h	OCRB	Управляющий регистр мультиплексирования ввода-вывода В
7098h	PADATDIR	Регистр данных и направления порта А ввода - вывода
709Ah	PBDATDIR	Регистр данных и направления порта В ввода - вывода
709Ch	PCDATDIR	Регистр данных и направления порта С ввода - вывода

14.11.4.3.1 Управляющие регистры мультиплексирования ввода/вывода

Описание бит OCRA показано на рисунке 160.

15	14	13	12	11	10	9	8
CRA.15	CRA.14	CRA.13	CRA.12	CRA.11	CRA.10	CRA.9	CRA.8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
Зарезервировано				CRA.3	CRA.2	CRA.1	CRA.0
RW-0				RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса


Рисунок 160 – Управляющий регистр мультиплексирования ввода - вывода (OCRA) – адрес 7090h

Конфигурация управляющего регистра мультиплексирования ввода - вывода (OCRA) представлена в таблице 107.

Таблица 107 – Конфигурация управляющего регистра мультиплексирования ввода - вывода (OCRA)

Бит	Имя.бит	Выбранные функции вывода	
		(CRA.n = 1)	(CRA.n = 0)
0	CRA.0	ADCIN0	IOPA0
1	CRA.1	ADCIN1	IOPA1
2	CRA.2	ADCIN9	IOPA2
3	CRA.3	ADCIN8	IOPA3
8	CRA.8	PWM7/CMP7	IOPB0
9	CRA.9	PWM8/CMP8	IOPB1
10	CRA.10	PWM9/CMP9	IOPB2
11	CRA.11	T1PWM/T1CMP	IOPB3
12	CRA.12	T2PWM/T2CMP	IOPB4
13	CRA.13	T3PWM/T3CMP	IOPB5
14	CRA.14	TMRDIR	IOPB6
15	CRA.15	TMRCLK	IOPB7

Описание бит OCRB показано на рисунке 161.



R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 161 – Управляющий регистр мультиплексирования ввода - вывода (OCRB) – адрес 7092h

Конфигурация управляющего регистра мультиплексирования ввода - вывода (OCRB) представлена в таблице 108.

Таблица 108 – Конфигурация управляющего регистра мультиплексирования ввода - вывода (OCRB)

Бит	Имя.бит	Выбранные функции вывода	
		(CRB.n = 1)	(CRB.n = 0)
0	CRB.0	ADCSOC	IOPC0
2	CRB.2	IOPC2	XF
3	CRB.3	IOPC3	\overline{BIO}
4	CRB.4	CAP1/QEP1	IOPC4
5	CRB.5	CAP2/QEP2	IOPC5
6	CRB.6	CAP3	IOPC6
7	CRB.7	CAP4	IOPC7

14.11.4.3.2 Регистры данных и направления порта ввода - вывода

Описание бит PADATDIR показано на рисунке 162.

15	14	13	12	11	10	9	8
Зарезервировано				A3DIR	A2DIR	A1DIR	A0DIR
				RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
Зарезервировано				IOPA3	IOPA2	IOPA1	IOPA0
				RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса, n= 0-3

Рисунок 162 – Регистр данных и направления порта A ввода - вывода (PADATDIR) – адрес 7098h

Биты 15-12 Зарезервировано.

Биты 11-8 A3DIR–A0DIR. Управляющие биты направления порта A
 0 = Формирование соответствующего вывода как вход.
 1 = Формирование соответствующего вывода как выход.

Биты 7-4 Зарезервировано.

Биты 3-0 IOPA3–IOPA0. Биты данных порта A
 Если AnDIR = 0, то:
 0 = Соответствующий ввод - вывод считывается как низкий уровень.
 1 = Соответствующий ввод - вывод считывается как высокий уровень.
 Если AnDIR = 1, то:
 0 = Установка соответствующего ввода - вывода в низкий уровень.
 1 = Установка соответствующего ввода - вывода в высокий уровень.

Описание бит PBDATDIR показано на рисунке 163.

15	14	13	12	11	10	9	8
B7DIR	B6DIR	B5DIR	B4DIR	B3DIR	B2DIR	B1DIR	B0DIR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IOPB7	IOPB6	IOPB5	IOPB4	IOPB3	IOPB2	IOPB1	IOPB0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса, n= 0-7

Рисунок 163 – Регистр данных и направления порта B ввода - вывода (PBDATDIR) – адрес 709Ah

Биты 15-8 B7DIR–B0DIR. Управляющие биты направления порта В
 0 = Формирование соответствующего вывода как вход.
 1 = Формирование соответствующего вывода как выход.

Биты 7-0 IOPB7–IOPB0. Биты данных порта В
 Если BnDIR = 0, то:
 0 = Соответствующий ввод - вывод считывается как низкий уровень.
 1 = Соответствующий ввод - вывод считывается как высокий уровень.
 Если BnDIR = 1, то:
 0 = Установка соответствующего ввода - вывода в низкий уровень.
 1 = Установка соответствующего ввода - вывода в высокий уровень.

Описание бит PCDATDIR показано на рисунке 164.

15	14	13	12	11	10	9	8
C7DIR	C6DIR	C5DIR	C4DIR	C3DIR	C2DIR	C1DIR	C0DIR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IOPC7	IOPC6	IOPC5	IOPC4	IOPC3	IOPC2	IOPC1	IOPC0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса, n= 0-7

Рисунок 164 – Регистр данных и направления порта С ввода - вывода (PCDATDIR) – адрес 709Ch

Биты 15-8 C7DIR–C0DIR. Управляющие биты направления порта В
 0 = Формирование соответствующего вывода как вход.
 1 = Формирование соответствующего вывода как выход.

Биты 7-0 IOPC7–IOPC0. Биты данных порта В
 Если CnDIR = 0, то:
 0 = Соответствующий ввод - вывод считывается как низкий уровень.
 1 = Соответствующий ввод - вывод считывается как высокий уровень.
 Если CnDIR = 1, то:
 0 = Установка соответствующего ввода - вывода в низкий уровень.
 1 = Установка соответствующего ввода - вывода в высокий уровень.

14.11.5 Сброс 1867ВЦ5Т и прерывания

Структура программируемых прерываний 1867ВЦ5Т поддерживает гибкую конфигурацию внутрикристалльных и внешних прерываний для требований приложений реального времени управляемых прерыванием. 1867ВЦ5Т распознает четыре вида источников прерывания:

– Сброс (вызываемый аппаратно или программно) не управляется процессором и занимает высший приоритет среди всех других выполняемых функций. Все маскируемые прерывания запрещены, пока обслуживающая программа сброса не разрешит их.

– Аппаратно формируемые прерывания запрашиваются внешними выводами или внутрикристальной периферией. Их существует два типа:

— Внешние прерывания формируются одним из пяти внешних выводов, соответствующих прерываниям XINT1, XINT2, XINT3, PDPINT и NMI. Первые четыре могут быть маскированы определенными битами разрешения и регистром маски прерывания процессора (IMR), который может маскировать каждую маскируемую шину прерывания в ядре ЦПОС. Немаскируемое NMI имеет высший приоритет среди прерываний периферии и программно формируемых прерываний. Оно может быть заблокировано только выполняемым NMI или сбросом.

— Периферийные прерывания вызываются внутренне следующими внутрикристальными периферийными модулями: менеджером событий, SPI, SCI, WD/RTI и АЦП. Они могут быть маскированы битами разрешения для каждого события в каждом периферийном устройстве и регистром маски прерывания процессора (IMR), который может маскировать каждую маскируемую шину прерывания в ядре ЦПОС.

– Программно формируемые прерывания для устройства 1867ВЦ5Т включают:

— Команда INTR. Эта команда позволяет инициализировать любое прерывание 1867ВЦ5Т программно. Её операнд указывает на какую позицию вектора прерывания переходит процессор. Эта команда глобально запрещает маскируемые прерывания (устанавливает бит INTM в 1).

— Команда NMI. Эта команда вызывает переход на позицию вектора прерывания 24h, такая же позиция используется для немаскируемого аппаратного прерывания NMI. NMI может быть запущена установкой вывода NMI в низкий уровень или выполнением команды NMI. Эта команда глобально запрещает маскируемые прерывания.

— Команда TRAP. Эта команда вызывает переход процессора на позицию вектора прерывания 22h. Команда TRAP не запрещает маскируемые прерывания (бит INTM не установлен в 1); таким образом, когда процессор переходит к обслуживающей программе прерывания, эта программа может быть прервана маскируемыми аппаратными прерываниями.

– Системное прерывание эмулятора. Это прерывание может быть сформировано или командой INTR или командой TRAP.

14.11.5.1 Сброс

Операция сброса гарантирует упорядоченную последовательность запуска ИМС. Существует четыре возможных причины сброса, как показано на рисунке 165. Три из этих причин формируются внутренне; четвертая, вывод RS, управляемый внешне.




Рисунок 165 – Сигналы сброса

Четыре возможных сигнала сброса формируются следующим образом:

- Сброс сторожевого таймера. Сформированный сторожевым таймером сброс происходит, если сторожевой таймер переполняется и неверное значение записано либо в регистр ключа сторожевого таймера либо в управляющий регистр сторожевого таймера. Следует отметить, что при включенном устройстве сторожевой таймер автоматически становится активным.

- Программно формируемый сброс. Он осуществляется системным управляющим регистром (SCR). Очистка бита RESET0 (бит 14) или установка бита RESET1 (бит 15) вызывает системный сброс.

- Недопустимый адрес. Карта адресов управляющих регистров системных и периферийных модулей содержит невыполнимые позиции адресов в диапазонах, отмеченных как зарезервировано. Любой доступ к адресам, расположенным в диапазонах «зарезервировано», будет формировать сброс недопустимого адреса.

- Активный вывод сброса. Для формирования внешнего импульса сброса на выводе \overline{RS} обычно используются импульсы малой длительности (до нескольких наносекунд); однако импульсы одного периода SYSCLK требуются для обеспечения того, что устройство распознает сигнал сброса. Обычная цепь сброса, требуемая для устройства 1867ВЦ5Т, состоит из 10 КОм повышающего резистора от вывода \overline{RS} до V_{CC} .

Как только активирован источник сброса, внешний вывод \overline{RS} переходит в низкий (активный) уровень, как минимум на восемь периодов SYSCLK. Это позволяет 1867ВЦ5Т сбрасывать внешние устройства, соединенные с выводом \overline{RS} . (Вывод \overline{RS} является вводом - выводом с открытым коллектором и должен иметь присоединенный повышающий резистор.) К тому же, если вывод \overline{RS} удерживается в низком уровне, логика сброса удерживает устройство в состоянии сброса на все время, пока вывод \overline{RS} удерживается в низком уровне.

Когда получен сигнал сброса, программа определяет источник сброса чтением содержимого системного статусного регистра (SSR). SSR содержит один статусный бит для каждого из четырех внутренних источников, вызывающих сброс. Во время сброса содержимое ОЗУ остается неизменным и все управляющие биты затрагиваемые сбросом, инициализируются.

14.11.5.2 Аппаратно формируемые прерывания

Все шины аппаратных прерываний ядра ЦПОС имеют ранг приоритета от 1 до 10 (1 – наивысший). Когда более чем одно из этих аппаратных прерываний продолжает

подтверждаться, то сперва подтверждается прерывание с более высоким рангом. Все остальные подтверждаются после него по порядку. Из этих десяти шин, шесть для маскируемых шин прерываний (INT1–INT6) и одна для немаскируемой шины прерывания (NMI). INT1–INT6 и NMI имеют приоритеты, показанные в таблице 109.

Таблица 109 – Приоритеты маскируемых прерываний на уровне ядра ЦПОС

Приоритет на ядре ЦПОС	Маскируемое прерывание
3	NMI
4	INT1
5	INT2
6	INT3
7	INT4
8	INT5
9	INT6

Входы к этим шинам управляются системным модулем и менеджером событий, как приведено в таблице 110 и показано на рисунке 166.

Таблица 110 – Шины прерываний, управляемые системным модулем и менеджером событий

Шина прерывания	Управляется
INT1	Системным модулем
INT5	
INT6	
NMI	
INT2	Менеджером событий
INT3	
INT4	




Рисунок 166 – Структура прерываний ЦПОС

На уровне системного модуля и менеджера событий, каждая шина маскируемых прерываний (INT1–INT6) соединена с несколькими источниками маскируемых прерываний. Источники, соединенные в шину прерывания INT1, называются прерываниями уровня 1; источники, соединенные в шину прерывания INT2, называются прерываниями уровня 2; и так далее. Для каждой шины прерываний, несколько источников так же имеют установку ранга приоритета. Ядро ЦПОС отвечает сначала на запрос прерывания от источника с более высоким приоритетом.

На рисунке 167 показаны источники и ранги приоритета для прерываний, управляемых системным модулем. Следует отметить, что для каждой цепочки прерываний, источник прерывания с высшим приоритетом находится наверху. Приоритет уменьшается от верха до низа цепочки. На рисунке 168 показаны источники и ранги приоритета для прерываний управляемых менеджером событий.




Рисунок 167 – Структура прерываний системного модуля




Рисунок 168 – Структура прерываний менеджера событий

Каждый источник прерывания имеет собственный управляющий регистр с битом флага и разрешения. Когда принят запрос прерывания, в соответствующем управляющем регистре устанавливается бит флага. Если так же установлен бит разрешения, сигнал посылается на арбитражную логику, которая может одновременно принимать одинаковые сигналы от ещё одного или более управляющего регистра. Арбитражная логика сравнивает уровень приоритета параллельных запросов прерывания и пропускает прерывание с более высоким приоритетом к процессору. Соответствующий флаг устанавливается в регистре флага прерывания (IFR), указывая, что прерывание выполняется. Затем процессор должен решить нужно ли подтверждать прерывание. Маскируемые аппаратные прерывания подтверждаются только после точного выполнения следующих условий:

- Наивысший приоритет. Когда больше чем одно аппаратное прерывание запрашивается в одно и то же время, 1867ВЦ5Т обслуживает их в соответствии с установленным рангом приоритета.

- Бит INTM в 0. Бит режима прерывания (INTM), бит 9 в статусном регистре ST0, разрешает или запрещает все маскируемые прерывания:

- Когда INTM = 0, все маскируемые прерывания разрешены.

- Когда INTM = 1, все маскируемые прерывания запрещены.

- INTM устанавливается в 1 автоматически, когда процессор подтверждает прерывание (за исключением запуска командой TRAP) и во время сброса. Он может быть установлен и очищен программно.

- Бит маски IMR в 1. Каждая шина маскируемых прерываний имеет бит маски в регистре маски прерывания (IMR). Для демаскирования шины прерываний нужно установить её бит IMR в 1.

Когда процессор подтверждает маскируемое аппаратное прерывание, он заполняет шину команд командой INTR. Эта команда переводит ПК на соответствующий адрес, с которого процессор выбирает программный вектор. Этот вектор приводит к выполнению обслуживающей программы прерывания.

Обычно, обслуживающая программа прерывания считывает начальный номер вектора адреса периферийного устройства из регистра вектора адреса периферийного устройства (см. таблицу 111) для перехода на код, предназначенный для специального источника прерывания, который вызывает запрос прерывания. ИС 1867ВЦ5Т включает начальный номер вектора фантома прерывания (0000h), который является функцией целостности системного прерывания, которая позволяет выполнять управляемый выход из некорректной последовательности прерываний. Если процессор подтверждает запрос от периферийного устройства, когда от периферийного устройства не поступало запроса прерывания, из регистра вектора прерывания считывается вектор фантома прерывания.

В таблице 111 приведены источники прерываний, общий приоритет, адрес/ начальный номер вектора, источник и функции каждого прерывания, доступного для 1867ВЦ5Т.

Таблица 111 – Размещение и приоритеты прерываний 1867ВЦ5Т и 1867ВЦ2Т

Общий приоритет	Имя прерывания	Прерывание ядра ЦПОС и адрес	Адрес периферийного вектора	Начальный адрес периферийного вектора	Маскируемое	Модуль 1867ВЦ5Т	Функция прерывания
1 (Высший)	RS	\overline{RS} 0000h			нет	Ядро, SD	Внешний системный сброс (RESET)
2	Зарезервир.	INT7 0026h			нет	Ядро ЦПОС	Сист. прер. эмулятора
3	NMI	NMI 0024h		0002h	нет	Ядро, SD	Внешнее прерывание пользователя
4	XINT1	INT1 0002h	SYSIVR	0001h	да	SD	Внешние прерывания пользователя с высоким приоритетом
5	XINT2			0011h	да		
6	XINT3			001Fh	да		
7	SPINT			0005h	да	SPI	Прерывание SPI с высоким приоритетом
8	RXINT			0006h	да	SCI	Прерывание приёмника SCI
9	TXINT			0007h	да	SCI	Прерывание передатчика SCI
10	RTINT	(сист.)	701Eh	0010h	да	WDT	Прерывание реального времени
11	PDPINT		7432h	0020h	да	Внешн.	Прерывание защиты питания
12	CMP1INT	$\overline{INT2}$ 0004h		0021h	да	EV.CMP1	Прерывание полного сравнения 1
13	CMP2INT			0022h	да	EV.CMP2	Прерывание полного сравнения 2
14	CMP3INT			0023h	да	EV.CMP3	Прерывание полного сравнения 3
15	SCMP1INT			0024h	да	EV.CMP4	Прерывание простого сравнения 1

Продолжение таблицы 111

Общий приоритет	Имя прерывания	Прерывание ядра ЦПОС и адрес	Адрес периферийного вектора	Начальный адрес периферийного вектора	Маскируемое	Модуль 1867ВЦ5Т	Функция прерывания
16	SCMP2INT	INT2 0004h		0025h	да	EV.CMP5	Прерывание простого сравнения 2
17	SCMP3INT			0026h	да	EV.CMP6	Прерывание простого сравнения 3
18	TPINT1	Группа А EV		0027h	да	EV.GPT1	Прерывание периода таймера 1
19	TCINT1			0028h	да	EV.GPT1	Прерывание сравнения таймера 1
20	TUFINT1			0029h	да	EV.GPT1	Прерывание опустошения таймера 1
21	TOFINT1			002Ah	да	EV.GPT1	Прерывание переполнения таймера 1
22	TPINT2			INT3 0006h (EV INTB)	7433h	002Bh	да
23	TCINT2	002Ch	да			EV.GPT2	Прерывание сравнения таймера 2
24	TUFINT2	002Dh	да			EV.GPT2	Прерывание опустошения таймера 2
25	TOFINT2	002Eh	да			EV.GPT2	Прерывание переполнения таймера 2
26	TPINT3	Группа В EV				002Fh	да
27	TCINT3			0030h	да	EV.GPT3	Прерывание сравнения таймера 3

Окончание таблицы 111

Общий приоритет	Имя прерывания	Прерывание ядра ЦПОС и адрес	Адрес периферийного вектора	Начальный адрес периферийного вектора	Маскируемое	Модуль 1867ВЦ5Т	Функция прерывания
28	TUFINT3	Группа В EV	7433h	0031h	да	EV.GPT3	Прерывание опустошения таймера 3
29	TOFINT3			0032h	да	EV.GPT3	Прерывание переполнения таймера 3
30	CAPINT1	INT4 0008h	7434h	0033h	да	EV.CAP1	Прерывание захвата 1
31	CAPINT2			0034h	да	EV.CAP2	Прерывание захвата 2
32	CAPINT3	Группа С EV		0035h	да	EV.CAP3	Прерывание захвата 3
33	CAPINT4			0036h	да	EV.CAP4	Прерывание захвата 4
34	SPINT	INT5 000Ah		0005h	да	SPI	Прерывание SPI с низким приоритетом
35	RXINT		SYSIVR	0006h	да	SCI	Прерывание приёмника SCI
36	TXINT	(сист.)	701Eh	0007h	да	SCI	Прерывание передатчика SCI
37	ADCINT	INT6 00Ch	SYSIVR	0004h	да	АЦП	Прерывание АЦП
38	XINT1	(сист.)	701Eh	0001h	да	Внешние выводы	Внешние прерывания пользователя с высоким приоритетом
39	XINT2			0011h	да		
40	XINT3			001Fh	да		
41	Зарезервир.	000Eh			да	Ядро ЦПОС	Используется для анализа
	TRAP	0022h					Вектор команды TRAP

14.11.5.3 Внешние прерывания

ИМС 1867ВЦ5Т имеет пять внешних прерываний. Эти прерывания включают:

– XINT1. Прерывание типа А. Управляющий регистр XINT1 (7070h) обеспечивает управление и статус для этого прерывания. XINT1 может быть использован как маски-

руемое прерывание высокого приоритета (уровень 1) или низкого приоритета (уровень 6), или как ввод общего назначения.

– NMI. Прерывание типа А. Управляющий регистр NMI (7072h) обеспечивает управление и статус для этого прерывания. NMI является немаскируемым внешним прерыванием, или вводом общего назначения.

– XINT2. Прерывание типа С. Управляющий регистр XINT2 (7078h) обеспечивает управление и статус для этого прерывания. XINT2 может быть использован как маскируемое прерывание высокого приоритета (уровень 1) или низкого приоритета (уровень 6), или как универсальный ввод - вывод.

– XINT3. Прерывание типа С. Управляющий регистр XINT3 (707Ah) обеспечивает управление и статус для этого прерывания. XINT3 может быть использован как маскируемое прерывание высокого приоритета (уровень 1) или низкого приоритета (уровень 6), или как универсальный ввод - вывод.

– PDPINT. Это прерывание предназначено для безопасной работы силового преобразователя и электропривода. Это маскируемое прерывание может устанавливать таймеры и вывода PWM в высокоимеданские состояния и информировать процессор о нарушениях в работе электропривода, таких как перенапряжение, перегрузка по току и чрезмерный рост температуры. PDPINT является прерыванием уровня 1. На рисунке 169 показана последовательность запуска после выключения питания.

В таблице 112 показана возможность внешних прерываний 1867ВЦ5Т.




Рисунок 169 – Запуск устройства после выключения питания

Таблица 112 – Типы и функции внешних прерываний

Внешнее прерывание	Адрес управляющего регистра	Тип прерывания	Выполняет NMI	Цифровой ввод - вывод	Маскируемое
XINT1	7070h	A	Нет	Только ввод	Да (уровень 1 или 6)
NMI	7072h	A		Только ввод	нет
N/C	7074h	B	Зарезервировано		
N/C	7076h	B	Зарезервировано		
XINT2	7078h	C	Нет	Ввод - вывод	Да (уровень 1 или 6)
XINT3	707Ah	C	Нет	Ввод - вывод	Да (уровень 1 или 6)
N/C	707Ch	PM	Зарезервировано		
N/C	707Eh	PM	Зарезервировано		
PDPINT	742Ch				Да (уровень 2)

14.11.6 Формирование тактового сигнала

ИМС 1867ВЦ5Т имеет внутрикристальный модуль PLL тактового сигнала. Этот модуль обеспечивает все необходимые тактирующие сигналы для устройства, а также управление элементами режимов пониженного потребления. Единственный внешний компонент, требуемый для этого модуля, это внешний основной опорный кварц.

ИМС 1867ВЦ5Т имеет две основных тактовых области: область тактового сигнала процессора (CPUCLK) и область системного тактового сигнала (SYSCLK). Процессор памяти, интерфейс внешней памяти и менеджер событий расположены в области тактового сигнала процессора. Вся остальная периферия находится в области системного тактового сигнала. CPUCLK работает на $2 \times$ или $4 \times$ частоте SYSCLK; то есть CPUCLK = 20 МГц, SYSCLK = 10 МГц или CPUCLK = 20 МГц, SYSCLK = 5 МГц.

Тактовый модуль включает три внешних вывода:

- XTAL1/CLKIN – вход кварца/источник тактового сигнала.
- XTAL2 – выход к кварцу.
- $\overline{\text{OSCBYP}}$ – шунт кварца.

Для внешних выводов, если $\overline{\text{OSCBYP}} = 5 \text{ В}$, то гетеродин разрешен, и если $\overline{\text{OSCBYP}} = 0 \text{ В}$, то гетеродин шунтирован. В режиме шунта гетеродина внешний тактовый сигнал TTL должен быть подведён к выводу OSCIN.

14.11.7 Режим пониженного потребления

ИМС 1867ВЦ5Т имеет четыре режима пониженного потребления (idle 1, idle 2, резервный и остановки). Режимы пониженного потребления уменьшают потребляемую мощность за счет уменьшения потребления или остановки работы различных модулей (остановкой их тактовых сигналов). Два бита PLLPM регистра управления тактовым модулем (СКCR0) выбирают в какой из режимов пониженного потребления входит уст-

ройство при выполнении команды IDLE. Сброс или немаскируемое прерывание от любого источника вызывает выход устройства из режима пониженного потребления idle 1. Прерывание реального времени (от WD/RTI) вызывает выход устройства из всех (за исключением режима остановки) режимов пониженного потребления (idle 1, idle 2, резервный). Оно является прерыванием запуска.

Сброс или любое из внешних прерываний (NMI, XINT1, XINT2 или XINT3, если они разрешены) вызывают выход устройства из любого режима пониженного потребления (idle 1, idle 2, резервный и остановки). Внешние прерывания являются прерываниями для запуска из этого режима. Любое прерывание, предназначенное для разрешения выхода из режима пониженного потребления, должно быть разрешено индивидуально и глобально для правильного вывода устройства из режима пониженного потребления. Это важно для гарантии того, что выход из режима пониженного потребления разрешен перед входом в этот режим пониженного потребления.

В таблицах 113, 114 представлены режимы пониженного потребления.

Таблица 113 – Режимы пониженного потребления

Режим пониженного потребления	Биты PLLPM(1:0) в CKCR0	Статус тактового сигнала процессора	Статус системного тактового сигнала	Статус WDCLK
X + not IDLE	XX	Вкл	Вкл	Вкл
0 + IDLE	00	Выкл	Вкл	Вкл
1 + IDLE	01	Выкл	Выкл	Вкл
2 + IDLE	10	Выкл	Выкл	Вкл
3 + IDLE	11	Выкл	Выкл	Выкл

Таблица 114 – Режимы пониженного потребления

Режим пониженного потребления	Состояние PLL	Состояние гетеродина	Условие выхода	Питание	Описание
X + not IDLE	Вкл	Вкл	—	> 40 мА	Обычный режим работы
0 + IDLE	Вкл	Вкл	Любое прерывание, сброс	15 мА	Idle1
1 + IDLE	Вкл	Вкл	Прерывание запуска, сброс	4 мА	Idle2
2 + IDLE	Выкл	Вкл	Прерывание запуска, сброс	1 мА	Резервный
3 + IDLE	Выкл	Выкл	Прерывание запуска, сброс	< 30 мкА	Остановка

14.11.8 Программируемые регистры 1867ВЦ5Т

В таблицу 115 сведены все программируемые регистры ИМС 1867ВЦ5Т.

Таблица 115 – Адреса регистров ИМС 1867ВЦ5Т

Адрес	Регистр	Имя	Рисунок
Внутр.	ST0	Статусный регистр 0	170
Внутр.	ST1	Статусный регистр 1	171
0004h	IMR	Регистр маски прерывания	172
0006h	IFR	Регистр флага прерывания	173
7018h	SYSCR	Системный управляющий регистр	174
701Ah	SYSSR	Системный статусный регистр	175
702Bh	CKCR0	Управляющий регистр тактового сигнала 0	176
702Dh	CKCR1	Управляющий регистр тактового сигнала 1	177
7032h	ADCTRL1	Управляющий регистр АЦП 1	178
7034h	ADCTRL2	Управляющий регистр АЦП 1	179
7040h	SPICCR	Регистр управления конфигурацией SPI	180
7041h	SPICTL	Регистр управления работы SPI	181
7042h	SPISTS	Статусный регистр SPI	182
7044h	SPIBRR	Регистр скорости двоичной передачи SPI	183
7046h	SPIEMU	Регистр буфера эмуляции SPI	184
7047h	SPIBUF	Последовательный входной буферный регистр SPI	185
7049h	SPIDAT	Регистр данных SPI	186
704Dh	SPIPC1	Управляющий регистр порта SPI 1	187
704Eh	SPIPC2	Управляющий регистр порта SPI 2	188
704Fh	SPIPRI	Регистр приоритета SPI	189
7050h	SCICCR	Управляющий регистр связи SCI	190
7051h	SCICTL1	Управляющий регистр SCI 1	191
7052h	SCIHBAUD	Регистр скорости двоичной передачи старших бит SCI	192
7053h	SCILBAUD	Регистр скорости двоичной передачи младших бит SCI	193
7054h	SCICTL2	Управляющий регистр SCI 2	194
7055h	SCIRXST	Регистр статуса приёмника SCI	195
705Eh	SCIPC2	Управляющий регистр порта SCI 2	196
705Fh	SCIPRI	Управляющий регистр приоритета SCI	197
7070h	XINT1	Управляющий регистр внешнего прерывания	198
7072h	NMI	Управляющий регистр внешнего прерывания	199
7078h	XINT2	Управляющий регистр внешнего прерывания	200
707Ah	XINT3	Управляющий регистр внешнего прерывания	201
7090h	OCRA	Управляющий регистр мультиплексирования ввода – вывода А	202
7092h	OCRB	Управляющий регистр мультиплексирования ввода – вывода В	203
7098h	PADATDIR	Регистр данных и направления порта А ввода – вывода	204

Окончание таблицы 115

Адрес	Регистр	Имя	Рисунок
709Ah	PBDATDIR	Регистр данных и направления порта В ввода – вывода	205
709Ch	PCDATDIR	Регистр данных и направления порта С ввода – вывода	206
7400h	GPTCON	Управляющий регистр таймера общего назначения	207
7404h	T1CON	Управляющий регистр GP таймер1	208
7408h	T2CON	Управляющий регистр GP таймер2	209
740Ch	T3CON	Управляющий регистр GP таймер3	210
7411h	COMCON	Управляющий регистр сравнения	211
7413h	ACTR	Операционный управляющий регистр полного сравнения	212
7414h	SACTR	Операционный управляющий регистр простого сравнения	213
7415h	DBTCON	Управляющий регистр таймера «мертвого» времени	214
7420h	CAPCON	Управляющий регистр захвата	215
7422h	CAPFIFO	Статусный регистр захвата FIFO	216
742Ch	EVIMRA	Регистр маски прерывания А	217
742Dh	EVIMRB	Регистр маски прерывания В	218
742Eh	EVIMRC	Регистр маски прерывания С	219
742Fh	EVIFRA	Регистр флага прерывания А	220
7430h	EVIFRB	Регистр флага прерывания В	221
7431h	EVIFRC	Регистр флага прерывания С	222
7432h	EVIVRA	Регистр вектора прерывания А	223
7433h	EVIVRB	Регистр вектора прерывания В	224
7434h	EVIVRC	Регистр вектора прерывания С	225
0h ¹⁾	SEG_CTR	Управляющий регистр сегмента флэш	226
FFFFh ²⁾	WSGR	Управляющий регистр генератора периодов ожидания	227

1) адрес в пространстве памяти программ,
2) адрес в пространстве ввод – вывод.

14.11.8.1 Регистры процессора

14.11.8.1.1 Статусные регистры процессора (ST0 и ST1)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARP		OV		OVM	1	INTM		DP							
R/W-x		R/W-0		R/W-x		R/W-1		R/W-x							

Рисунок 170 – Статусный регистр процессора ST0 – внутренний регистр процессора

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARB		CNF		TC	SXM	C	1	1	1	1	XF		1	1	PM
R/W-x		R/W-0		R/W-x	R/W-1	R/W-1					R/W-1				R/W-00

Рисунок 171 – Статусный регистр процессора ST1 – внутренний регистр процессора

14.11.8.1.2 Регистры прерывания процессора (IMR и IFR)

15-6	5	4	3	2	1	0
Зарезервировано	INT6	INT5	INT4	INT3	INT2	INT1
0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0

Рисунок 172 – Регистр маски прерывания (IMR) – адрес 0004h

15-6	5	4	3	2	1	0
Зарезервировано	INT6	INT5	INT4	INT3	INT2	INT1
0	R/W1C-0	R/W1C-0	R/W1C-0	R/W1C-0	R/W1C-0	R/W1C-0

Рисунок 173 – Регистр флага прерывания (IFR) – адрес 0006h

14.11.8.1.3 Системный управляющий регистр (SYSCR)

15	14	13-8	7	6	5-0
RESET1	RESET1	Зарезервировано	CLKSRC1	CLKSRC0	Зарезервировано
R/W-0	R/W-1		R/W-0	R/W-0	

Рисунок 174 – Системный управляющий регистр (SYSCR) – адрес 7018h

14.11.8.1.4 Системный статусный регистр (SYSSR)

15	14-13	12	11	10	9	8-6	5	4	3	2-1	0
PORST	Зар.	ILLADR	Зар.	SWRST	WDRST	Зар.	HPO	Зар.	VCCAOR	Зар.	VECRD
R/C-x		R/C-x		R/C-x	R/C-x		R/C-i		R-1		R-0

Рисунок 175 – Системный статусный регистр (SYSSR) – адрес 701Ah

14.11.8.2 Регистры PLL тактового сигнала

14.11.8.2.1 Управляющий регистр тактового сигнала 0 (СКCR0)

7	6	5	4	3	2	1	0
CLKMD(1)	CLKMD(0)	PLLOCK(1)	PLLOCK(0)	PLLPM(1)	PLLPM(0)	ACLKENA	PLLPS
RW-x	RW-x	R-x	R-x	RW-0	RW-0	RW-x	RW-0

Рисунок 176 – Управляющий регистр тактового сигнала 0 (СКCR0) – адрес 702Bh

14.11.8.2.2 Управляющий регистр тактового сигнала 1 (СКCR1)

7	6	5	4	3	2	1	0
СКINF(3)	СКINF(2)	СКINF(1)	СКINF(0)	PLLDIV(1)	PLLFB(2)	PLLFB(1)	PLLFB(0)
RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x

Рисунок 177 – Управляющий регистр тактового сигнала 1 (СКCR1) – адрес 702Dh

14.11.8.3 Регистры сдвоенного 10-битного АЦП

14.11.8.3.1 Управляющий регистр АЦП 1 (ADCTRL1)

15	14	13	12	11	10	9	8
Suspend-soft	Suspend-free	ADCIMSTART	ADC1EN	ADC2EN	ADCCONRUN	ADCINTEN	ADCINTFLAG
RW-0	RW-0	RW-0	SRW-0	SRW-0	SRW-0	SRW-0	RW-0
7	6-4		3-1			0	
ADCEOC	ADC2CHSEL		ADC1CHSEL			ADCSOC	
R-0	SRW-0		SRW-0			SRW-0	

Рисунок 178 – Управляющий регистр АЦП 1 (ADCTRL1) – адрес 7032h

14.11.8.3.2 Управляющий регистр АЦП 2 (ADCTRL2)

15-11		10	9	8
Зарезервировано		ADCEVSOC	ADCEXTSOC	Зарезервировано
		SRW-0	SRW-0	
7-6	5	4-3	2-0	
ADCFIFO1	Зарезервировано	ADCFIFO2	ADCPSCALE	
R-0		R-0	SRW-0	

Рисунок 179 – Управляющий регистр АЦП 2 (ADCTRL2) – адрес 7034h

14.11.8.4 Регистры последовательного периферийного интерфейса (SPI)

14.11.8.4.1 Регистр управления конфигурацией SPI (SPICCR)

7	6	5-3	2	1	0
SPI SW RESET	CLOCK POLARITY	Зарезервировано	SPI CHAR2	SPI CHAR1	SPI CHAR0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 180 – Регистр управления конфигурацией SPI (SPICCR) – адрес 7040h

14.11.8.4.2 Регистр управления работой SPI (SPICTL)

7-5	4	3	2	1	0
Зарезервировано	OVERRUN INT ENA	CLOCK PHASE	MASTER/SLAVE	TALK	SPI INT ENA
	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 181 – Регистр управления работой SPI (SPICTL) – адрес 7041h

14.11.8.4.3 Статусный регистр SPI (SPISTS)

7	6	5-0
RECEIVER OVERRUN	SPI INT FLAG	Зарезервировано
RC-0	R-0	

Рисунок 182 – Статусный регистр SPI (SPISTS) – адрес 7042h

14.11.8.4.4 Регистр скорости двоичной передачи SPI (SPIBRR)

7	6	5	4	3	2	1	0
Зарезервир овано	SPI BIT RATE 6	SPI BIT RATE 5	SPI BIT RATE 4	SPI BIT RATE 3	SPI BIT RATE 2	SPI BIT RATE 1	SPI BIT RATE 0
	RW-0	RW-0	RW-0	RS-0	RW-0	RW-0	RW-0

Рисунок 183 – Регистр скорости двоичной передачи SPI (SPIBRR) – адрес 7044h

14.11.8.4.5 Регистр буфера эмуляции SPI (SPIEMU)

7	6	5	4	3	2	1	0
ERCVD7	ERCVD6	ERCVD5	ERCVD4	ERCVD3	ERCVD2	ERCVD1	ERCVD0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

Рисунок 184 – Регистр буфера эмуляции SPI (SPIEMU) – адрес 7046h

14.11.8.4.6 Последовательный входной буферный регистр SPI (SPIBUF)

7	6	5	4	3	2	1	0
RCVD7	RCVD6	RCVD5	RCVD4	RCVD3	RCVD2	RCVD1	RCVD0
R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x

Рисунок 185 – Последовательный входной буферный регистр SPI (SPIBUF) – адрес 7047h

14.11.8.4.7 Регистр данных SPI (SPIDAT)

7	6	5	4	3	2	1	0
SDAT7	SDAT6	SDAT5	SDAT4	SDAT3	SDAT2	SDAT1	SDAT0
RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x	RW-x

Рисунок 186 – Регистр данных SPI (SPIDAT) – адрес 7049h

14.11.8.4.8 Управляющий регистр порта SPI 1 (SPIPC1)

7	6	5	4	3	2	1	0
SPISTE DATA IN	SPISTE DATA OUT	SPISTE FUNCTION	SPISTE DATA DIR	SPICLK DATA IN	SPICLK DATA OUT	SPICLK FUNCTION	SPICLK DATA DIR
R-x	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

Рисунок 187 – Управляющий регистр порта SPI 1 (SPIPC1) – адрес 704Dh

14.11.8.4.9 Управляющий регистр порта SPI 2 (SPIPC2)

7	6	5	4	3	2	1	0
SPISIMO DATA IN	SPISIMO DATA OUT	SPISIMO FUNCTION	SPISIMO DATA DIR	SPISOMI DATA IN	SPISOMI DATA OUT	SPISOMI FUNCTION	SPISOMI DATA DIR
R-x	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

Рисунок 188 – Управляющий регистр порта SPI 2 (SPIPC2) – адрес 704Eh

14.11.8.4.10 Регистр приоритета SPI (SPIPRI)

7	6	5	4-0
Зарезервир овано	SPI PRIORITY	SCI ESPEN	Зарезервировано
	RW-0	RW-0	

Рисунок 189 – Регистр приоритета SPI (SPIPRI) – адрес 704Fh

14.11.8.5 Регистры последовательного коммуникационного интерфейса

14.11.8.5.1 Управляющий регистр связи SCI (SCICCR)

7	6	5	4	3	2	1	0
STOP BITS	EVEN/ODD PARITY	PARITY ENABLE	SCI ENA	ADDR/IDLE MODE	SCI CHAR2	SCI CHAR1	SCI CHAR0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 190 – Управляющий регистр связи SCI (SCICCR) – адрес 7050h

14.11.8.5.2 Управляющий регистр SCI 1 (SCICTL1)

7	6	5	4	3	2	1	0
Зарезервир овано	RX ERR INT ENA	SW RESET	CLOCK ENA	TXWAKE	SLEEP	TXENA	RXENA
	RW-0	RW-0	RW-0	RS-0	RW-0	RW-0	RW-0

Рисунок 191 – Управляющий регистр SCI 1 (SCICTL1) – адрес 7051h

14.11.8.5.3 Регистры скорости двоичной передачи SCI (SCIHBAUD и SCILBAUD)

7	6	5	4	3	2	1	0
BAUD15 (ст. бит)	BAUD14	BAUD13	BAUD12	BAUD11	BAUD10	BAUD9	BAUD8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R – доступ чтения, W – доступ записи, -0 – значение после сброса

Рисунок 192 – Регистр скорости двоичной передачи старших бит SCI (SCIHBAUD) – адрес 7052h

7	6	5	4	3	2	1	0
BAUD7	BAUD6	BAUD5	BAUD4	BAUD3	BAUD2	BAUD1	BAUD0 (мл. бит)
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 193 – Регистр скорости двоичной передачи младших бит SCI (SCILBAUD) – адрес 7053h

14.11.8.5.4 Управляющий регистр SCI 2 (SCICTL2)

7	6	5-2	1	0
TXRDY	TX EMPTY	Зарезервировано	RX/BK INT ENA	TX INT ENA
R-1	R-1		RW-0	RW-0

Рисунок 194 – Управляющий регистр SCI 2 (SCICTL2) – адрес 7054h

14.11.8.5.5 Регистр статуса приёмника SCI (SCIRXST)

7	6	5	4	3	2	1	0
RX ERROR	RXRDY	BRKDT	FE	OE	PE	RXWAKE	Зарезервировано
R-0	R-0	R-0	R-0	R-0	R-0	R-0	

Рисунок 195 – Регистр статуса приёмника SCI (SCIRXST) – адрес 7055h

14.11.8.5.6 Управляющий регистр порта SCI 2 (SCIPC2)

7	6	5	4	3	2	1	0
SCITXD DATA IN	SCITXD DATA OUT	SCITXD FUNCTION	SCITXD DATA DIR	SCIRXD DATA IN	SCIRXD DATA OUT	SCIRXD FUNCTION	SCIRXD DATA DIR
RW-0	RW-0	RW-0	RW-0	R-x	RW-0	RW-0	RW-0

Рисунок 196 – Управляющий регистр порта SCI 2 (SCIPC2) – адрес 705Eh

14.11.8.5.7 Управляющий регистр приоритета SCI (SCIPRI)

7	6	5	4	3-0
Зарезервировано	SCITX PRIORITY	SCIRX PRIORITY	SCI ESPEN	Зарезервировано
	RW-0	RW-0	RW-0	

Рисунок 197 – Управляющий регистр приоритета SCI (SCIPRI) – адрес 705Fh

14.11.8.6 Управляющие регистры внешнего прерывания (XINT1, NMI, XINT2 и XINT3)

15	14-7	6	5	4-3	2	1	0
XINTA1 Flag	Зарезервир.	XINTA1 Pin Data	XINTA1 NMI	Зарезервировано	XINTA1 Polarity	XINTA1 Priority	XINTA1 Enable

Рисунок 198 – Управляющий регистр внешнего прерывания (XINT1) – адрес 7070h

15	14-7	6	5	4-3	2	1-0
XINTA-NMI Flag	Зарезервир.	XINTA-NMI Pin Data	XINTA-NMI NMI	Зарезервир.	XINTA-NMI Polarity	Зарезервир.

Рисунок 199 – Управляющий регистр внешнего прерывания (NMI) – адрес 7072h

15	14-7	6	5	4	3	2	1	0
XINTC1 Flag	Зарезервир.	XINTC1 Pin Data	Зарезервир.	XINTC1 Data dir	XINTC1 Data out	XINTC1 Polarity	XINTC1 Priority	XINTC1 Enable

Рисунок 200 – Управляющий регистр внешнего прерывания (XINT2) – адрес 7078h

15	14-7	6	5	4	3	2	1	0
XINTC2 Flag	Зарезервир.	XINTC2 Pin Data	Зарезервир.	XINTC2 Data dir	XINTC2 Data out	XINTC2 Polarity	XINTC2 Priority	XINTC2 Enable

Рисунок 201 – Управляющий регистр внешнего прерывания (XINT3) – адрес 707Ah

14.11.8.7 Управляющие регистры цифрового ввода - вывода

14.11.8.7.1 Управляющие регистры мультиплексирования ввода - вывода (OCRA и OCRB)

15	14	13	12	11	10	9	8
CRA.15	CRA.14	CRA.13	CRA.12	CRA.11	CRA.10	CRA.9	CRA.8
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
Зарезервировано				CRA.3	CRA.2	CRA.1	CRA.0
RW-0				RW-0	RW-0	RW-0	RW-0

Рисунок 202 – Управляющий регистр мультиплексирования ввода/вывода А (OCRA) – адрес 7090h

15	14	13	12	11	10	9	8
Зарезервировано							
RW-0							
7	6	5	4	3	2	1	0
CRB.7	CRB.6	CRB.5	CRB.4	CRB.3	CRB.2	CRB.1	CRB.0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 203 – Управляющий регистр мультиплексирования ввода - вывода В (OCRB) – адрес 7092h

14.11.8.7.2 Регистры данных и направления порта ввода – вывода (PADATDIR, PBDATDIR и PCDATDIR)

15	14	13	12	11	10	9	8
Зарезервировано				A3DIR	A2DIR	A1DIR	A0DIR
				RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
Зарезервировано				IOPA3	IOPA2	IOPA1	IOPA0
				RW-0	RW-0	RW-0	RW-0

Рисунок 204 – Регистр данных и направления порта А ввода - вывода (PADATDIR) – адрес 7098h

15	14	13	12	11	10	9	8
B7DIR	B6DIR	B5DIR	B4DIR	B3DIR	B2DIR	B1DIR	B0DIR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IOPB7	IOPB6	IOPB5	IOPB4	IOPB3	IOPB2	IOPB1	IOPB0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 205 – Регистр данных и направления порта В ввода - вывода (PBDATDIR) – адрес 709Ah

15	14	13	12	11	10	9	8
C7DIR	C6DIR	C5DIR	C4DIR	C3DIR	C2DIR	C1DIR	C0DIR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
IOPC7	IOPC6	IOPC5	IOPC4	IOPC3	IOPC2	IOPC1	IOPC0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 206 – Регистр данных и направления порта С ввода - вывода (PCDATDIR) – адрес 709Ch

14.11.8.8 Регистры таймера общего назначения (GP таймера)

14.11.8.8.1 Управляющий регистр таймера общего назначения (GPTCON)

15	14	13	12-11	10-9	8-7
T3STAT	T2STAT	T1STAT	T3TOADC	T2TOADC	T1TOADC
R-1	R-1	R-1	RW-0	RW-0	RW-0
6	5-4	3-2	1-0		
TCOMP0E	T3PIN	T2PIN	T1PIN		
RW-0	RW-0	RW-0	RW-0		

Рисунок 207 – Управляющий регистр таймера общего назначения (GPTCON) – адрес 7400h

14.11.8.8.2 Управляющие регистры GP таймера (T1CON, T2CON и T3CON)

15	14	13	12	11	10	9	8
Free	Soft	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 208 – Управляющий регистр GP таймера 1 (T1CON) – адрес 7404h

15	14	13	12	11	10	9	8
Free	Soft	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 209 – Управляющий регистр GP таймера 2 (T2CON) – адрес 7408h

15	14	13	12	11	10	9	8
Free	Soft	TMODE2	TMODE1	TMODE0	TPS2	TPS1	TPS0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
TSWT1	TENABLE	TCLKS1	TCLKS0	TCLD1	TCLD0	TECMPR	SELT1PR
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 210 – Управляющий регистр GP таймера 3 (T3CON) – адрес 740Ch

14.11.8.9 Регистры блоков сравнения

14.11.8.9.1 Управляющий регистр сравнения (COMCON)

15	14	13	12	11	10	9	8
CENABLE	CLD1	CLD0	SVENABLE	ACTRD1	ACTRD0	FCOMP0E	SCOMP0E
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
SELTMR	SCLD1	SCLD0	SACTRD1	SACTRD0	SELCMP3	SELCMP2	SELCMP1
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 211 – Управляющий регистр сравнения (COMCON) – адрес 7411h

14.11.8.9.2 Операционный управляющий регистр полного сравнения (ACTR)

15	14	13	12	11	10	9	8
SVRDIR	D2	D1	D0	CMP6ACT1	CMP6ACT0	CMP5ACT1	CMP5ACT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2	1	0
CMP4ACT1	CMP4ACT0	CMP3ACT1	CMP3ACT0	CMP2ACT1	CMP2ACT0	CMP1ACT1	CMP1ACT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 212 – Операционный управляющий регистр полного сравнения (ACTR) – адрес 7413h

14.11.8.9.3 Операционный управляющий регистр простого сравнения (SACTR)

15-8						
Зарезервировано						
7-6	5	4	3	2	1	0
	SCMP3ACT1	SCMP3ACT0	SCMP2ACT1	SCMP2ACT0	SCMP1ACT1	SCMP1ACT0
	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 213 – Операционный управляющий регистр простого сравнения (SACTR) – адрес 7414h

14.11.8.10 Управляющий регистр таймера «мертвого» времени (DBTCON)

15	14	13	12	11	10	9	8
DBT7	DBT6	DBT5	DBT4	DBT3	DBT2	DBT1	DBT0
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7	6	5	4	3	2-0		
EDBT3	EDBT2	EDBT1	DBTPS1	DBTPS0			
RW-0	RW-0	RW-0	RW-0	RW-0			

Рисунок 214 – Управляющий регистр таймера «мертвого» времени (DBTCON) – адрес 7415h

14.11.8.11 Регистры блоков захвата

14.11.8.11.1 Управляющий регистр захвата (CAPCON)

15	14-13	12	11	10	9	8
CAPRES	CAPQEPN	CAP3EN	CAP4EN	CAP34TSEL	CAP12TSEL	CAP4TOADC
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0
7-6	5-4	3-2	1-0			
CAP1EDGE	CAP2EDGE	CAP3EDGE	CAP4EDGE			
RW-0	RW-0	RW-0	RW-0			

Рисунок 215 – Управляющий регистр захвата (CAPCON) – адрес 7420h

14.11.8.11.2 Статусный регистр захвата FIFO (CAPFIFO)

15-14		13-12		11-10		9-8	
CAP4FIFO		CAP3FIFO		CAP2FIFO		CAP1FIFO	
R-0		R-0		R-0		R-0	
7	6	5	4	3	2	1	0
CAPFIFO15	CAPFIFO14	CAPFIFO13	CAPFIFO12	CAPFIFO11	CAPFIFO10	CAPFIFO9	CAPFIFO8
W-0	W-0	W-0	W-0	W-0	W-0	W-0	W-0

Рисунок 216 – Статусный регистр захвата FIFO (CAPFIFO) – адрес 7422h

14.11.8.12 Регистры прерывания менеджера событий (EV)

14.11.8.12.1 Регистры маски прерывания EV (EVIMRA, EVIMRB и EVIMRC)

15-11				10	9	8	
Зарезервировано				T1OFINT ENABLE	T1UFINT ENABLE	T1CINT ENABLE	
				RW-0	RW-0	RW-0	
7	6	5	4	3	2	1	0
T1PINT ENABLE	SCMP3INT ENABLE	SCMP2INT ENABLE	SCMP1INT ENABLE	CMP3INT ENABLE	CMP2INT ENABLE	CMP1INT ENABLE	PDPINT ENABLE
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 217 – Регистры маски прерывания А (EVIMRA) – адрес 742Ch

15-8	7	6	5	4	3	2	1	0
Зарезервировано	T3OFINT ENABLE	T3UFINT ENABLE	T3CINT ENABLE	T3PINT ENABLE	T2OFINT ENABLE	T2UFINT ENABLE	T2CINT ENABLE	T2PINT ENABLE
	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 218 – Регистры маски прерывания В (EVIMRB) – адрес 742Dh

15-4	3	2	1	0
Зарезервировано	CAP4INT ENABLE	CAP3INT ENABLE	CAP2INT ENABLE	CAP1INT ENABLE
	RW-0	RW-0	RW-0	RW-0

Рисунок 219 – Регистры маски прерывания С (EVIMRC) – адрес 742Eh

14.11.8.12.2 Регистры флага прерывания EV (EVIFRA, EVIFRB и EVIFRC)

15-11				10	9	8	
Зарезервировано				T1OFINT	T1UFINT	T1CINT	
				RW-0	RW-0	RW-0	
7	6	5	4	3	2	1	0
T1PINT	SCMP3INT	SCMP2INT	SCMP1INT	CMP3INT	CMP2INT	CMP1INT	PDPINT
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 220 – Регистры флага прерывания А (EVIFRA) – адрес 742Fh

15-8		7	6	5	4	3	2	1	0
Зарезервировано		T3OFINT	T3UFINT	T3CINT	T3PINT	T2OFINT	T2UFINT	T2CINT	T2PINT
		RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 221 – Регистры флага прерывания В (EVIFRB) – адрес 7430h

15-4			3	2	1	0
Зарезервировано			CAP4INT	CAP3INT	CAP2INT	CAP1INT
			RW-0	RW-0	RW-0	RW-0

Рисунок 222 – Регистры флага прерывания С (EVIFRC) – адрес 7431h

14.11.8.12.3 Регистры вектора прерывания EV (EVIVRA, EVIVRB и EVIVRC)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

Рисунок 223 – Регистры вектора прерывания А (EVIVRA) – адрес 7432h

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

Рисунок 224 – Регистры вектора прерывания В (EVIVRB) – адрес 7433h

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

Рисунок 225 – Регистры вектора прерывания С (EVIVRC) – адрес 7434h

14.11.8.13 Управляющий регистр сегмента флэш (SEG_CTRL)

15-8	7	6	5	4	3	2-1	0
SEG7-0	Зарезерв.	KEY1	KEY0	VER0	VER1	WRITE/ERASE	EXE
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Рисунок 226 – Управляющий регистр сегмента флэш (SEG_CTRL) – адрес в пространстве памяти программ 0h

14.11.8.14 Управляющий регистр генератора периодов ожидания (WSGR)

15-4	3	2	1	0
Зарезервировано	AVIS	ISWS	DSWS	PSWS
0	W-1	W-1	W-1	W-1

Рисунок 227 – Управляющий регистр генератора периодов ожидания (WSGR) – адрес в пространстве ввод - вывод FFFFh

15 Описание центрального процессора и системы команд

15.1 Обзор раздела

В данном разделе «Описание центрального процессора и системы команд» содержится описание:

- архитектуры контроллера с процессором цифровой обработки сигналов;
- центрального процессора (ЦП);
- системного оборудования;
- инструкций ассемблера и основных операций ИС 1867ВЦ5Т.

15.1.1 Параметры ИС 1867ВЦ5Т

Основные характеристики ИС:

- Ядро процессора:
 - 32-битное центральное арифметическое устройство (CALU);
 - 32-битный аккумулятор;
 - 16-битный параллельный умножитель с 32-битным произведением;
 - 3 масштабирующих сдвигателя;
 - 8 вспомогательных регистров с арифметическим устройством (ARAU) для осуществления косвенной адресации памяти данных.
- Память:
 - (544×16) бит внутрикристального ОЗУ для программ/данных с двойным доступом (DARAM);
 - (16К×16) бит внутрикристальной флэш памяти типа ЭСППЗУ;
 - (224К×16) бит максимального адресуемого пространства ((64К×16) бит адресного пространства программ, (64К×16) бит адресного пространства данных, (64К×16) бит адресного пространства ввода - вывода и (32К×16) бит глобального адресного пространства);
 - интерфейсный модуль к внешней памяти с программируемым генератором ожиданий, 16-битной шиной адреса и 16-битной шиной данных;
 - аппаратная поддержка ожиданий.
- Программное управление:
 - четырехуровневый конвейер;
 - восьмиуровневый стек;
 - шесть внешних прерываний (прерывание при нарушении питания, прерывание по сбросу, немаскируемое прерывание NMI и 3 маскируемых прерывания).

- Система команд:
 - исходный код совместим с ИС 1867ВМ1, 1867ВМ2, 1867ВЦ2Т;
 - операция повтора однократной инструкции;
 - одноцикловые инструкции умножения с накоплением;
 - инструкции перемещения блоков для управления памятью программ/данных;
 - индексная адресация;
 - бит-реверсивная адресация для БПФ с основанием 2.
- Питание:
 - статическая КМОП технология;
 - четыре режима пониженного энергопотребления.
- Внутрикристалльная логика эмуляции с тестовым интерфейсом, соответствующим стандарту IEEE Standard 1149.1.
 - 50 нс цикл инструкций (20 MIPS) для большинства одноцикловых инструкций.
- Менеджер событий:
 - 12 канальная (9 независимых каналов) широтно-импульсная модуляция (PWM) с компарацией;
 - три 16-битных таймера общего назначения с шестью режимами работы;
 - три полных 16-битных устройства сравнения с возможностью задания «мертвого времени»;
 - четыре устройства захвата, два из которых имеют интерфейс «квадратурной» обработки сигналов импульсного датчика положения (quadrature encoder-pulse interface).
- Два 10-битных аналого-цифровых преобразователя.
- Двадцать восемь индивидуально программируемых мультиплексированных входных/выходных выводов.
- Модуль ФАПЧ (PLL).
- Сторожевой таймер с прерыванием в реальном времени (WDTI).
- Последовательный коммуникационный интерфейс (SCI).
- Последовательный периферийный интерфейс (SPI).

15.2 Обзор архитектуры

В этом разделе описываются структура и компоненты ИС 1867ВЦ5Т. ИС 1867ВЦ5Т использует улучшенную, модифицированную Гарвардскую архитектуру, которая увеличивает производительность путем разделения шинных структур для программной памяти и памяти данных.

15.2.1 Архитектура

Высокоуровневая блок-схема ИС 1867ВЦ5Т показана на рисунке 228. ИС 1867ВЦ5Т основана на модифицированной Гарвардской архитектуре, которая поддерживает шинную структуру с отдельным пространством для программ и данных. Третья область – это область ввода - вывода, доступ к которой возможен через внешний интерфейс доступа. Для поддержки внутрикристалльной периферии

используется периферийная шина. Так, например, все инструкции, оперирующие с пространством данных, также оперируют и со всеми периферийными регистрами.

Разделение областей для программ и данных разрешает одновременный доступ к инструкции и данным в одном цикле. Для примера, пока данные умножаются, предыдущее произведение может быть добавлено к содержимому аккумулятора, и, в то же самое время, может быть сгенерирован новый адрес. Такой параллелизм обеспечивает выполнение в одном машинном цикле набора арифметических, логических инструкций и операций с битами. ИС 1867ВЦ5Т также включает управляющие механизмы для обслуживания прерываний, операций повтора и вызовов функций и/или подпрограмм.




Рисунок 228 – Высокоуровневая блок-схема ИС 1867ВЦ5Т

Структура внутренних шин программ и данных состоит из шести 16-битных шин (см. рисунок 229).

PAB – адресная шина программ, которая обеспечивает адресацию при чтении и записи в программную память.

DRAB – адресная шина чтения данных. Обеспечивает адресацию чтения памяти данных.

DWAB – адресная шина записи данных. Обеспечивает адресацию записи в память данных.

PRDB – шина чтения из программной памяти кодов инструкций и непосредственных операндов.

DRDB – шина чтения памяти данных. Обеспечивает подачу операндов из памяти данных в центральное арифметическое устройство (CALU) и в арифметическое устройство вспомогательных регистров (ARAU).

DWEB – шина записи данных. Предназначена для записи данных в память программ и память данных.

Наличие разделенных адресных шин для чтения данных (DRAB) и записи данных (DWAB) позволяет центральному процессору (ЦП) читать и писать в одном машинном цикле.




Рисунок 229 – Шинная структура ИС 1867ВЦ5Т

15.2.2 Память

ИС 1867ВЦ5Т содержит следующие типы внутрикristальной памяти:

- ОЗУ с двойным доступом (DARAM). Оно может адресоваться как из пространства программ, так и из пространства данных.

- Флэш ЭСППЗУ.

Память ИС 1867ВЦ5Т организована в виде четырех индивидуально адресуемых областей:

- пространство программ (64К слов);
- локальное пространство данных (64К слов);
- глобальное пространство данных (32К слов);
- пространство ввода - вывода (64К слов).

Эти области имеют суммарный адресный диапазон, равный 224К слов.

15.2.2.1 Память с двойным доступом (DARAM)

ИС 1867ВЦ5Т имеет 544 слова внутрикристалльной памяти DARAM, которая может быть доступна дважды за машинный цикл. Эта память преимущественно предназначена для хранения данных, однако, когда необходимо, может использоваться для хранения программ. Память может конфигурироваться по одному из двух вариантов в зависимости от состояния бита CNF статусного регистра ST1:

1 Когда CNF = 0, то все 544 слова конфигурируются как память данных.

2 Когда CNF = 1, то 288 слов конфигурируются как память данных, а 256 слов конфигурируются как память программ.

Возможность доступа к DARAM дважды за один цикл обеспечивает высокую скорость работы ЦП. ИС 1867ВЦ5Т имеет четырехуровневый конвейер. В этом конвейере ЦП читает данные в третьем цикле и пишет данные в четвертом цикле. Однако DARAM позволяет ЦП писать и читать в одном цикле; ЦП записывает в DARAM в основной фазе цикла и читает из DARAM во вспомогательной фазе цикла. Для примера предположим, что две инструкции, А и В, выполняют сохранение содержимого аккумулятора в DARAM и загрузку аккумулятора новым значением из DARAM. Инструкция А сохраняет значение аккумулятора во время основной фазы цикла ЦП, и инструкция В загружает новое значение в аккумулятор во время вспомогательной фазы цикла ЦП. Поскольку частью операции двойного доступа является запись, это применимо только к ОЗУ.

15.2.2.2 Флэш ЭСППЗУ

ИС 1867ВЦ5Т имеет 16К 16-битных слов внутрикристалльной флэш-памяти типа ЭСППЗУ. Флэш-память в режиме чтения обеспечивает в одном цикле однократный доступ. Для записи (программирования флэш) на вывод VPP/WDDIS надо подать высокий логический уровень. Высокое напряжение для программирования вырабатывается внутрикристалльным генератором напряжения.

Детальное описание назначения и форматов управляющих регистров, используемых при программировании флэш, приведено в разделе 14.

15.2.2.3 Интерфейс с внешней памятью

Доступ к внешней памяти обеспечивается через модуль внешнего интерфейса. Этот интерфейс включает 16 внешних адресных линий и соответствующие сигналы для выбора пространств данных, программ или ввода - вывода. Генератор циклов ожиданий позволяет осуществлять обмен данными с медленными периферийными устройствами и памятью. Детальное описание см. раздел 14.

15.2.3 Центральный процессор

ЦП ИС 1867ВЦ5Т содержит:

- 32-битное центральное арифметико-логическое устройство (CALU);
- 32-битный аккумулятор;
- сдвигатель для масштабирования на входе/выходе CALU;
- 16 бит × 16 бит аппаратный умножитель;
- сдвигатель для масштабирования произведения;
- логику генерации адреса данных, которая включает восемь вспомогательных регистров и арифметическое устройство вспомогательных регистров (ARAU);
- логику генерации программного адреса.

15.2.3.1 Центральное арифметическое устройство (CALU) и аккумулятор

32-битное CALU ИС 1867ВЦ5Т выполняет арифметические действия над двоичными операндами, представленными в коде с дополнением до двух. CALU оперирует с 16-битными словами, взятыми из памяти данных или извлеченными из кода инструкций с непосредственной адресацией, а также с 32-битным результатом с выхода умножителя. В дополнение к арифметическим операциям, CALU может выполнять и логические операции.

Выход CALU подключен к входу аккумулятора для запоминания результата; в свою очередь, данные из аккумулятора могут подаваться на один из входов CALU. Аккумулятор имеет ширину 32 бита и разделен на старшее слово (биты 31-16) и младшее слово (биты 15-0). В системе команд предусмотрены инструкции, позволяющие сохранять в памяти как старшее, так и младшее слова аккумулятора.

15.2.3.2 Масштабирующий сдвигатель

ИС 1867ВЦ5Т содержит три 32-битных сдвигателя, обеспечивающих операции масштабирования, выделения (извлечения) отдельных разрядов, арифметики с повышенной точностью и предохранения от переполнения:

– Входной масштабирующий сдвигатель данных. Имеет 16-разрядный вход и 32-разрядный выход; обеспечивает сдвиг входных данных влево на величину от 0 до 16 бит, чтобы выровнять 16-битные данные для 32-битного входа CALU.

– Выходной масштабирующий сдвигатель данных. Используется при сохранении данных с выхода аккумулятора в памяти, обеспечивая сдвиг влево на величину от 0 до 7 бит. Содержимое аккумулятора при этом не изменяется.

– Сдвигатель для масштабирования произведения. Регистр произведения (PREG) хранит данные с выхода умножителя. Сдвигатель, масштабирующий произведение, сдвигает данные с выхода PREG перед тем, как они будут поданы на вход CALU. Сдвигатель произведения имеет четыре сдвиговых режима (нет сдвига, левый сдвиг на один бит, левый сдвиг на четыре бита и правый сдвиг на шесть бит), которые используются для выполнения операций умножения с накоплением, выполнения дробной арифметики или для выравнивания дробных произведений.

15.2.3.3 Умножитель

Внутрикристальный умножитель выполняет умножение 16-битных данных, представленных в коде с дополнением до 2, для получения 32-битного результата. ИС 1867ВЦ5Т содержит 16-битный временный регистр (TREG) и 32-битный регистр произведения (PREG), обеспечивает подачу одного из сомножителей на вход умножителя, сохраняет результат каждого умножения.

Благодаря наличию аппаратного умножителя TREG и PREG, ИС 1867ВЦ5Т эффективно выполняет фундаментальные операции цифровой обработки сигналов, такие как свертка (convolution), корреляция и фильтрация. Эффективное время выполнения каждой инструкции умножения занимает один машинный цикл.

15.2.3.4 Арифметическое устройство вспомогательных регистров (ARAU) и вспомогательные регистры

ARAU генерирует адрес памяти данных в инструкциях доступа к памяти, использующих косвенную адресацию. ARAU оперирует с восемью вспомогательными регистрами (AR0 до AR7), каждый из которых может быть загружен 16-битным значением из памяти данных или непосредственно из инструкции. Значение каждого регистра может быть сохранено в памяти данных. Вспомогательные регистры адресуются 3-битным указателем (ARP – auxiliary register pointer), включенным в статусный регистр ST0.

15.2.4 Программное управление

Несколько аппаратных и программных механизмов обеспечивают программное управление:

- Логика программного управления декодирует инструкцию, управляет 4-х уровневый конвейером, сохраняет статус операций и декодирует условные операции. Аппаратные элементы программного управления включают: программный счетчик (PC), статусные регистры, стек и логику генерации адреса следующей инструкции.

- Программные механизмы, используемые для управления последовательностью выполнения программы, включают переходы, вызовы функции и/или подпрограммы, инструкции повторения, прерывания и режимы пониженного энергопотребления.

15.2.5 Внутрикристальная периферия

Как показано на рисунке 228, структура шин ИС 1867ВЦ5Т обеспечивает доступ к многочисленным периферийным устройствам.

Два типа шинных интерфейсов используются для внутрикристальной периферии. Доступ к большинству из периферийных устройств осуществляется через периферийную шину. Эта шина картируется в пространстве данных через модуль системного управления. Каждый доступ к одному из этих периферийных устройств требует более чем один машинный цикл. Однако, менеджер событий, установленный прямо на шине данных, дает возможность использовать высокую скорость ЦП. Доступ к менеджеру событий осуществляется с нулевым циклом

ожидания. Чтение осуществляется за один цикл и запись за два цикла. Адресация регистров периферийных устройств фиксирована. Более детально описание периферийных устройств приведено в разделе 14.

15.2.6 Сканирующий эмулятор

ИС 1867ВЦ5Т имеет семь выводов для последовательного сканирующего эмуляционного порта (JTAG порт). Этот порт позволяет выполнять эмуляцию без нарушения работы ИС 1867ВЦ5Т и поддерживается средствами эмуляции и отладки, такими как XDS510 фирмы Texas Instruments. В приложении Б приведены правила использования эмулятора XDS510.

15.3 Центральное процессорное устройство

Подраздел описывает операции центрального процессорного устройства ИС 1867ВЦ5Т (ЦП). ЦП может выполнять высокоскоростные арифметические операции внутри одного цикла инструкции за счет его параллельной архитектуры. На рисунке 230 представлена основная секция ЦП.

Также описано арифметическое устройство вспомогательных регистров (ARAU), которое выполняет арифметические операции независимо от центрального арифметического устройства.

Подраздел также включает описание статусных регистров ST0 и ST1, которые содержат биты для задания определенных режимов работы процессора, значения адресного указателя и индицируют различные процессорные состояния и результаты выполнения арифметических и логических операций.




Рисунок 230 – Основная секция ЦП

15.3.1 Вход секции масштабирования

32-битное масштабирующее устройство сдвига (сдвигатель) данных (входной сдвигатель) выравнивает 16-битное значение, которое приходит из памяти в центральное арифметическое устройство (CALU). Это выравнивание данных необходимо как для арифметики масштабирования данных, так и для выравнивания маски для логических операций. Входной сдвигатель является составной частью тракта переданных данных между областями программ или

данных и CALU и не требует дополнительного цикла. На рисунке 231 показаны вход, выход и счетчик сдвигов входного сдвигателя.




Рисунок 231 – Блок - схема секции масштабирования входа

15.3.1.1 Вход

Биты с 15 по 0 входного сдвигателя принимают 16-битные данные как от одного, так и от другого источника (см. рисунок 231):

- Шина чтения данных (DRDB). По этому входу поступает значение из ячейки памяти данных, адресуемой операндом инструкции.
- Шина чтения данных из области программы (PRDB). На этот вход поступает значение, заданное в операнде инструкции.

15.3.1.2 Выход

После того как значение бит 15–0 получено, входной сдвигатель выравнивает 16-битное значение до 32-битной шины CALU, как показано на рисунке 231. Сдвигатель сдвигает значение влево от 0 до 16 бит и посылает 32-битный результат в CALU.

Во время левого сдвига неиспользуемые младшие биты 16-битного слова (LSB) заполняются 0, а неиспользованные старшие биты 16-битного слова в сдвигателе или заполняются 0 или расширением знака, в зависимости от бита расширения знака (SXM – the sign-extension mode) статусного регистра ST1.

15.3.1.3 Счетчик сдвига

Сдвигатель может сдвигать 16-битное значение на величину от 0 до 16 бит. Коэффициент сдвига может быть получен от одного из двух источников:

– из константы, содержащейся в поле слова инструкции. Это позволяет использовать специфические операции масштабирования данных или выравнивания, настроенные для конкретного программного кода;

– из четырех младших бит временного регистра TREG. Сдвиг, основанный на TREG, позволяет задавать коэффициент сдвига динамически, давая возможность адаптации к характеристикам системы.

Для многих, но не всех инструкций, значение SXM бита (бит 10 статусного регистра ST1) определяет, используется ли в CALU расширение знака (знаковое расширение) во время вычислений. Если $SXM = 0$, тогда знаковое расширение подавляется. Если $SXM = 1$, тогда выходные данные входного сдвигателя расширяются на знак. На рисунке 232 показан пример сдвига входного значения влево на 8 бит для $SXM = 0$. В этом примере старшие биты значения, переданные CALU, заполняются 0. На рисунке 233 показан тот же пример, но с $SXM = 1$. На вход CALU подается значение с расширенным во время сдвига знаком.




Рисунок 232 – Работа входного сдвигателя для $SXM = 0$




Рисунок 233 – Работа входного сдвигателя для $SXM = 1$

15.3.2 Секция умножителя

ИС 1867ВЦ5Т использует 16-битный аппаратный умножитель, который может получать как знаковое, так и беззнаковое 32 разрядное произведение в одном машинном цикле. Как показано на рисунке 234, секция умножителя содержит:

- 16-битный временный регистр TREG, который хранит один из сомножителей;
- 32-битный регистр произведения (PREG), в который записывается результат умножения;
- устройство сдвига произведения, масштабирующее значение PREG перед передачей его в CALU.




Рисунок 234 – Блок - схема секции умножителя

15.3.2.1 Умножитель

16-битный аппаратный умножитель может осуществлять как знаковое, так и беззнаковое произведение в одном машинном цикле. Два перемножаемых числа обрабатываются как двоичные числа, представленные в коде с дополнением до 2, исключая беззнаковое умножение (инструкция MPYU). Описание входов и выходов представлено ниже.

15.3.2.1.1 Входы

Умножитель имеет два 16-разрядных входа.

- Первый вход всегда соединен с временным регистром TREG. Значение в регистр TREG загружается с шины чтения данных (DRDB) перед умножением.
- На второй вход может быть подано:
 - значение из памяти данных с шины чтения данных (DRDB);
 - значение из памяти программ с шины чтения программ (DRDB).

15.3.2.1.2 Выход

После умножения двух 16-разрядных входных данных 32-разрядный результат сохраняется в регистре произведения (PREG). Выход PREG соединен с 32-битным сдвигом произведения. Через этот сдвигатель произведение может быть передано из PREG в CALU или в память данных (инструкциями SPH и SPL).

15.3.2.2 Масштабирующий сдвигатель произведения

Масштабирующий сдвигатель произведения выполняет масштабирование значения регистра PREG. Сдвигатель имеет 32-битный вход, подключенный к выходу PREG, и 32-битный выход, подключенный к входу CALU.

15.3.2.2.1 Вход

Сдвигатель данных имеет 32-битный вход, подключенный к выходу PREG.

15.3.2.2.2 Выход

После выполнения сдвига 32-битный результат с выхода сдвигателя может быть подан на вход CALU или сохранен в память данных (16-битным словом – старшим или младшим).

15.3.2.2.3 Режимы сдвига

Сдвигатель использует один из четырех вариантов сдвига произведения. В таблице 116 представлены различные варианты работы сдвигателя произведения в зависимости от значения разрядов PM в статусном регистре ST1. В первом варианте (PM = 00) – сдвигатель не сдвигает произведение перед передачей его в CALU или память данных. В двух следующих вариантах выполняется левый сдвиг (на один или четыре бита). Эти варианты используются при реализации дробной арифметики или для выравнивания произведения. В варианте с правым сдвигом произведение сдвигается на 6 бит, позволяя, тем самым, выполнять до 128 последовательных умножений с накоплением без переполнения аккумулятора. Необходимо отметить, что сдвинутое значение присутствует на выходе сдвигателя произведения, а содержимое PREG (до выполнения следующего умножения) при этом остается неизменным.

Примечание - Правый сдвиг в сдвигателе произведения всегда выполняется со знаковым расширением, независимо от значения бита режима распространения знака (SXM) статусного регистра ST1.

Таблица 116 – Четыре варианта сдвига произведения

PM	Сдвиг	Описание
00	Нет сдвига	Произведение передается в CALU или на шину данных DWEB без сдвига
01	Левый сдвиг на 1	Удаляет знаковый бит, сгенерированный при умножении с дополнением до 2, для получения произведения Q_{31}^*
10	Левый сдвиг на 4	Удаляет четыре знаковых бита, сгенерированные при умножении 16-бит на 13-бит с дополнением до 2, для получения произведения в формате Q_{31}^* . (Для выполнения инструкции MPY #k — умножение на 13-битную константу)
11	Правый сдвиг на 6	Масштабирует произведение, позволяя выполнить до 128 последовательных умножений с накоплением без переполнения аккумулятора. При правом сдвиге всегда выполняется знаковое расширение, независимо от состояния бита SXM статусного регистра ST1

* Формат Q_{31} – это двоичная дробь, в которой имеется 31 цифра вправо от двоичной точки (основание 2 – это эквивалент десятичной точки с основанием 10).

15.3.3 Секция центрального арифметического устройства

На рисунке 235 показаны основные компоненты секции центрального арифметического устройства, которая состоит из:

- центрального арифметическо-логического устройства (CALU), которое реализует широкий спектр арифметических и логических функций;
- 32-битного аккумулятора (ACC), в который поступают данные с выхода CALU. Аккумулятор способен выполнять побитный сдвиг своего содержимого с использованием бита переноса C (Carry). На рисунке 235 показаны старшее (ACCH) и младшее (ACCL) слова аккумулятора;
- выходного сдвигателя, который может сдвигать копию старшего или младшего слов аккумулятора перед их пересылкой для сохранения в памяти данных.




Рисунок 235 – Блок - схема центрального арифметико-логического устройства

15.3.3.1 Центральное арифметическое устройство (CALU)

CALU реализует широкий набор арифметических и логических функций, большинство из которых выполняются за один цикл. Эти функции могут быть сгруппированы в 4 категории:

- 16-битное сложение;
- 16-битное вычитание;
- логические операции;
- операции проверки бит, сдвиг и кольцевой (циклический) сдвиг.

Поскольку CALU способно выполнять булевы операции, то можно осуществлять манипуляции с битами. Для сдвига и циклического сдвига (вращения) CALU использует аккумулятор. CALU позиционируется как центральное устройство, потому что кроме него имеется еще одно независимое арифметическое устройство, обслуживающее вспомогательные регистры (ARAU), которое описано в подразделе 15.3.4.

Описание входов и выходов CALU и связанных с ним разрядов состояния приведено ниже.

15.3.3.1.1 Входы

CALU имеет два входа (см. рисунок 235):

- один вход всегда соединен с выходом 32 битного аккумулятора;
- на другой вход данные могут поступать из следующих источников:
 - с масштабирующего сдвигателя произведения (см. 15.3.2.2);
 - с входного сдвигателя данных (см. 15.3.1).

3.3.1.2 Выход

После выполнения операции CALU, результат поступает в 32-битный аккумулятор, который способен выполнять побитные сдвиги своего содержимого. Выход аккумулятора соединен с 32-битным выходным масштабирующим сдвигателем. Через выходной сдвигатель старшие или младшие 16-битные слова аккумулятора могут быть индивидуально сохранены в памяти данных.

15.3.3.1.3 Режим расширения знака

Для большинства (но не для всех) инструкций уровень бита SXM (бит 10 статусного регистра ST1) определяет, происходит ли при вычислениях знаковое расширение результата CALU. При $SXM = 1$ – режим расширения знака разрешен, $SXM = 0$ – запрет знакового расширения.

15.3.3.2 Аккумулятор

Основное назначение аккумулятора – хранение 32-битного результата вычислений CALU. Кроме того, аккумулятор способен выполнять побитный сдвиг (на один бит за один такт) или побитный циклический сдвиг (вращение) своего содержимого. Выход аккумулятора соединен с выходным масштабирующим сдвигателем, который позволяет индивидуально сохранять в памяти данных старшее или младшее 16-битные слова (со сдвигом или без). Далее описаны связанные с аккумулятором статусные биты и инструкции перехода.

Статусные биты. С аккумулятором связаны четыре статусных бита:

- Бит переноса C (Carry bit) – 9 бит статусного регистра ST1, который может измениться при выполнении:
 - Операций сложения и вычитания.
 - $C=0$ если в результате операции вычитания генерируется заем или если в результате операции сложения не генерируется перенос. (Исключение: когда инструкция ADD используется со сдвигом 16 и перенос не генерируется, бит C сохраняет прежнее значение).
 - $C = 1$ если в результате операции сложения генерируется перенос или если в результате операции вычитания не генерирует заем. (Исключение: когда инструкция SUB используется со сдвигом 16 и заем не генерируется, бит C сохраняет прежнее значение).
 - Побитного сдвига или вращения содержимого аккумулятора. При левом сдвиге или вращении в разряд переноса C попадает старший значащий бит

(MSB) аккумулятора. При правом сдвиге (вращении) в разряд переноса C попадает младший значащий бит (LSB) аккумулятора.

– Бит режима переполнения (OVM бит, бит 11 статусного регистра ST0) определяет, как аккумулятор обрабатывает арифметическое переполнение. Когда процессор находится в режиме OVM=1 и происходит переполнение, то аккумулятор заполняется одним из следующих значений:

— в случае положительного переполнения аккумулятор заполняется максимальным положительным числом (7FFF FFFFh),

— в случае отрицательного переполнения, аккумулятор заполняется максимальным отрицательным числом (8000 0000h).

– Флаг переполнения (OV). OV – 12 бит статусного регистра ST1. Когда в аккумуляторе не происходит переполнения, то OV устанавливается в 0, когда в аккумуляторе происходит переполнение (положительное или отрицательное), то OV устанавливается в 1.

– Бит тестирования/управления (TC). TC – 11 бит статусного регистра ST1. Он устанавливается в 0 или 1 в зависимости от значения проверяемого (тестируемого) бита. В случае инструкции NORM, если «исключающее – ИЛИ» двух самых старших разрядов аккумулятора равно 1, TC бит устанавливается в 1.

В ИС 1867ВЦ5Т предусмотрены инструкции ветвления (условные переходы, вызовы и возвраты), основанные на значениях статусных разрядов C, OV и TC и на результате сравнения содержимого аккумулятора с нулем. Более полная информация об этих инструкциях приведена в подразделе 15.8.3.

15.3.3.3 Выходной масштабирующий сдвигатель данных

Выходной масштабирующий сдвигатель данных (выходной сдвигатель) имеет 32-битный вход, соединенный с 32-битным выходом аккумулятора, и 16-битный выход на шину данных. Сдвигатель копирует 32 бита аккумулятора и, после этого, выполняет левый сдвиг на величину от 0 до 7 бит, в соответствии с заданным в инструкции коэффициентом. Старшее (инструкция SACH) или младшее (инструкция SACL) слово сдвигается и запоминается в памяти данных. Содержимое аккумулятора при этом остается неизменным.

Когда выходной сдвигатель выполняет сдвиг, самые старшие биты (MSB) теряются, а самые младшие биты (LSB) заполняются 0. На рисунке 236 показан пример, в котором значение аккумулятора сдвигается на четыре бита влево и сдвинутое старшее слово запоминается в памяти данных. На рисунке 237 показан сдвиг того же значения аккумулятора влево на 6 бит с последующим сохранением в памяти данных сдвинутого младшего слова.



Рисунок 236 – Сдвиг и сохранение старшего слова аккумулятора



Рисунок 237 – Сдвиг и сохранение младшего слова аккумулятора

15.3.4 Арифметическое устройство вспомогательных регистров (ARAU)

Центральный процессор содержит блок независимого от CALU арифметического устройства ARAU. Основной функцией ARAU является выполнение арифметических операций над содержимым восьми вспомогательных регистров (AR7 - AR0) параллельно с операциями CALU. На рисунке 238 показан блок ARAU и относящаяся к нему логика.

8 вспомогательных регистров (AR7 – AR0) обеспечивают гибкую и мощную систему косвенной адресации. Любая ячейка из 64К-словного пространства памяти данных может быть доступна путем использования 16-битного адреса, содержащегося во вспомогательном регистре. Детальное описание косвенной адресации приведено в подразделе 15.7.3 «Косвенный режим адресации».

Для выбора конкретного вспомогательного регистра (AR7 – AR0) необходимо загрузить 3-битный указатель вспомогательных регистров (ARP) в статусном регистре ST0 значением от 0 до 7. ARP может быть загружен инструкцией MAR, выполняющей модификацию только вспомогательных регистров и ARP, или инструкцией LST, которая может загружать нужное значение в ST0 из памяти данных через шину чтения данных (DRDB). В любой инструкции, поддерживающей косвенную адресацию, в качестве дополнительной операции также предусмотрено изменение содержимого ARP.

Регистр, на который ссылается указатель ARP, в дальнейшем будем называть текущим вспомогательным регистром или текущим AR. Во время выполнения инструкции содержимое текущего вспомогательного регистра используется как адрес ячейки памяти данных, к которой осуществляется доступ. Если инструкция доступа к памяти осуществляет чтение операнда, ARAU выставляет значение, содержащееся в текущем AR, на адресную шину чтения данных (DRAB). В случае, если инструкция осуществляет запись в память данных, содержимое текущего AR выставляется на адресную шину записи данных (DWAB). После того как инструкция считывает (запишет) данные по указанному адресу, ARAU может инкрементировать или декрементировать содержимое текущего вспомогательного регистра. ARAU реализует беззнаковую 16 разрядную арифметику.




Рисунок 238 – ARAU и относящаяся к нему логика

15.3.4.1 Функции ARAU

ARAU выполняет следующие операции:

- инкрементирует или декрементирует текущий вспомогательный регистр на 1 или индексом (любая инструкция, поддерживающая косвенную адресацию);
- прибавляет значение константы к содержимому вспомогательного регистра (инструкция ADRK) или вычитает значение константы из содержимого вспомогательного регистра (инструкция SBRK). Константа – это 8-битное значение, взятое из 8 младших значащих бит слова инструкции;
- сравнивает содержимое AR0 с содержимым текущего вспомогательного регистра и по результату сравнения модифицирует бит TC в статусном регистре

ST1 (инструкция CMPR). Результат сравнения передается в ТС через шину записи данных (DWEB).

Обычно ARAU выполняет операции в фазе декодирования конвейера (когда инструкция задает операции декодирования). Это позволяет сгенерировать адрес перед фазой декодирования следующей инструкции. Имеется исключение из этого правила: во время выполнения инструкции NORM, модификация ARP выполняется в течение фазы исполнения (execute phase) конвейера. Более подробная информация о конвейере представлена в подразделе 15.5.2 «Операции конвейера».

15.3.4.2 Функции вспомогательных регистров

В дополнение к использованию вспомогательных регистров для адресации ячеек в памяти данных можно их использовать для других целей:

- для поддержки условных переходов, вызовов и возвратов посредством инструкции CMPR. Эта инструкция сравнивает содержимое AR0 с содержимым текущего вспомогательного регистра и, в зависимости от результата сравнения, устанавливает в соответствующий уровень бит ТС статусного регистра ST1;
- для временного хранения данных, путем использования инструкций загрузки значения в регистр (инструкция LAR) и сохранения значения регистра в памяти данных (инструкция SAR);
- для использования вспомогательных регистров в качестве программных счетчиков, инкрементируя или декрементируя их как необходимо.

15.3.5 Статусные регистры ST0 и ST1

В ИС 1867ВЦ5Т предусмотрены два статусных регистра ST0 и ST1, содержащие биты состояния и управляющие биты. Эти регистры могут быть загружены из памяти данных и сохранены в памяти данных, позволяя запоминать состояние процессора при вызове процедур. Инструкция LST записывает в ST0 и ST1 (за исключением бита INTM, который не затрагивается этой инструкцией), а инструкция SST сохраняет ST0 и ST1. Некоторые индивидуальные биты могут устанавливаться и сбрасываться посредством использования инструкций SETC и CLRC. Для примера, SXM режим устанавливается SETC SXM и сбрасывается CLRC SXM. На рисунках 239 и 240 показана организация статусных регистров ST0 и ST1 соответственно. Некоторые биты зарезервированы и читаются как логические единицы. Остальные биты, описаны в таблице 117.

Таблица 117 – Формат статусных регистров ST0 и ST1


Имя бита	Описание
ARB	Буфер указателя вспомогательного регистра. Каждый раз, когда происходит загрузка ARP новым значением, предыдущее значение ARP копируется в ARB, за исключением выполнения инструкции LST. Когда ARB загружается инструкцией LST, это же значение копируется в ARP.

Продолжение таблицы 117

Имя бита	Описание
ARP	Указатель вспомогательного регистра. 3-битное поле выбирает вспомогательный регистр, который будет использоваться для косвенной адресации. Когда ARP загружается, то предыдущее значение ARP копируется в ARB, за исключением выполнения инструкции LST. ARP может быть модифицирован инструкциями обращения к памяти, использующими косвенную адресацию, а также инструкциями MAR и LST. Когда ARB загружается инструкцией LST, это же значение копируется в ARP.
C	Бит переноса. Этот бит устанавливается в 1, если в результате операции сложения генерируется перенос, или сбрасывается в 0, если в результате вычитания генерируется заем. В противном случае, он сбрасывается после сложения или устанавливается после вычитания, за исключением варианта выполнения инструкций ADD и SUB с 16-битным сдвигом. В этом случае инструкция ADD может только устанавливать, а инструкция SUB только очищать этот бит. На бит C также воздействуют инструкции побитного сдвига или вращения аккумулятора и инструкции SETC, CLRC и LST. Состояние этого бита может быть использовано для организации ветвления программы путем его проверки в условных переходах, вызовах и возвратах. После сброса бит C устанавливается в 1.
CNF	Бит конфигурации DARAM. В зависимости от значения этого бита блок В0 внутрикристального ОЗУ конфигурируется или в пространство памяти данных (CNF = 0) или в пространство памяти программ (CNF = 1). CNF может модифицироваться инструкциями SETC CNF, CLRC CNF и LST. После сброса бит CNF устанавливается в 0.
DP	Указатель страницы памяти данных. Используется в инструкциях с прямой адресацией, указывая на одну из 512 страниц памяти данных. При прямой адресации полный 16-битный адрес памяти данных формируется конкатенацией 9-битного поля DP (старшие разряды адреса) и 7 младших значащих бит (LSB) слова инструкции (младшие разряды адреса). Модифицируется инструкциями LST и LDP (загрузка DP).
INTM	Бит разрешения прерывания. Разрешает (INTM = 0) или запрещает (INTM = 1) все маскируемые прерывания. Этот бит устанавливается или сбрасывается командами SETC INTM и CLRC INTM соответственно. Бит INTM не влияет на немаскируемые прерывания RS и NMI или программно инициированные прерывания. Бит INTM не меняется инструкцией LST. Бит INTM устанавливается в 1, после подтверждения прерывания (за исключением инструкции TRAP) и сброса.
OV	Бит флага переполнения. Этот бит хранит значение, которое отражает наличие или отсутствие переполнения в CALU. После возникновения переполнения бит OV устанавливается в 1 и остается в этом уровне до тех пор, пока не будет очищен сбросом, условным переходом по переполнению (OV) или по его отсутствию (NOV) или инструкцией LST.

Окончание таблицы 117


Имя бита	Описание
OVM	<p>Бит режима переполнения. Определяет как будет обрабатываться переполнение CALU. Инструкции SETC и CLRC устанавливают и сбрасывают этот бит соответственно. Инструкция LST также может быть использована для модификации бита OVM.</p> <p>OVM = 0 результат операции сохраняется в аккумуляторе обычным образом, без учета переполнения.</p> <p>OVM = 1 при переполнении в аккумулятор загружается максимальным положительным или отрицательным значением.</p>
PM	<p>Режим сдвига произведения. PM определяет количество бит, на которое сдвигается выход PREG при передаче произведения в CALU. При этом содержимое PREG не меняется – произведение копируется в сдвигатель и в нем сдвигается. PM загружается инструкциями SPM и LST. При сбросе биты PM очищаются.</p> <p>PM = 00 32-битное произведение передается в CALU или память данных без сдвига.</p> <p>PM = 01 32-битное произведение передается в CALU или память данных с левым сдвигом на 1 бит (младший бит заполняется 0).</p> <p>PM = 10 32-битное произведение передается в CALU или память данных с левым сдвигом на 4 бита (младшие биты заполняются 0).</p> <p>PM = 11 32-битное произведение передается в CALU или память данных с правым сдвигом на 6 бит (знаковый разряд расширяется).</p>
SXM	<p>Режим расширения знака. Уровень SXM определяет запрет/разрешение знакового расширения в арифметических операциях. Бит SXM не влияет на работу некоторых арифметических инструкций. Например, инструкция ADDS подавляет знаковое расширение независимо от бита SXM. Этот бит устанавливается и сбрасывается командами SETC SXM и CLRC SXM, соответственно, и может быть загружен инструкцией LST.</p> <p>SXM = 0 режим подавления знакового расширения.</p> <p>SXM = 1 режим знакового расширения данных, передаваемых из входного сдвигателя в аккумулятор.</p>
TC	<p>Бит флага тестирования/управления. Бит TC устанавливается в 1 если:</p> <ul style="list-style-type: none"> – при выполнении инструкций BIT или BITT тестируемый ими разряд равен 1; – выполнено условие сравнения между текущими AR и AR0, проверяемое в инструкции CMPR; – при выполнении инструкции NORM не совпадают 2 старших значащих разряда аккумулятора ($ACC(31) \text{ xor } ACC(30) = 1$). <p>Состояние этого бита может быть использовано для организации ветвления программы путем его проверки в условных переходах, вызовах и возвратах. TC зависит от инструкций BIT, BITT, CMPR, LST и NORM.</p>
XF	<p>Состояние вывода XF. Этот бит определяет состояние вывода XF, который используется как выход общего назначения. XF устанавливается в 1 инструкцией SETC XF и сбрасывается в 0 инструкцией CLRC XF. Бит XF модифицируется инструкцией LST. При сбросе устанавливается в 1.</p>



Примечание – R – доступ на чтение, W – доступ на запись,
через тире (–) значение бита после сброса,
x означает, что сброс не оказывает влияния.

¹⁾ – Зарезервированные биты. Всегда читаются как 1, запись в них не выполняется.

Рисунок 239 – Статусный регистр ST0



Примечание – R – доступ на чтение, W – доступ на запись,
через тире (–) значение бита после сброса,
x означает, что сброс не оказывает влияния.

¹⁾ – Зарезервированные биты. Всегда читаются как 1, запись в них не выполняется.

Рисунок 240 – Статусный регистр ST1

15.4 Память и пространство ввода - вывода

ИС 1867ВЦ5Т имеет 16 разрядную адресную шину, через которую может быть осуществлен доступ к четырем индивидуальным областям (что в сумме составляет 224К):

- 64К слов программной памяти;
- 64К локальной памяти данных;
- 32К слов глобальной памяти данных;
- 64К слов пространства ввода - вывода.

В настоящем подразделе приведено описание этих 4 областей и карт памяти для пространств программы, данных и ввода - вывода.

Также рассматриваются различные варианты конфигурации памяти.

15.4.1 Обзор памяти и пространства ввода - вывода

ИС 1867ВЦ5Т спроектирована на основе модифицированной Гарвардской архитектуры. В соответствии с этой архитектурой, процессор способен осуществлять доступ к различным областям памяти, используя для этого 3 параллельные шины: шину адреса программ (РАВ) и шины адреса данных для чтения (DRAB) и записи (DWAB). Каждая из этих 3 шин может осуществлять доступ к различным областям памяти в зависимости от выполняемых микросхемой операций. Поскольку шины функционируют независимо, 1867ВЦ5Т поддерживает одновременный доступ к пространствам программ и данных. Внутри заданного машинного цикла CALU может выполнять 3 параллельные операции с памятью.

Карта памяти ИС 1867ВЦ5Т организована в виде 4 индивидуально адресуемых областей:

- программная память (64К слов), которая содержит как инструкции для выполнения, так и данные, используемые при выполнении программы;
- локальная память данных (64К слов), которая хранит данные, используемые инструкциями;
- глобальная память данных (32К слов), которая может быть общей с другими внешними устройствами или используется как дополнительная область данных;
- область ввода - вывода (64К слов), которая является интерфейсом к внешней периферии и содержит внутрикристальные регистры.

Эти области памяти обеспечивают суммарное адресуемое пространство, равное 224К слов. ИС 1867ВЦ5Т содержит внутрикристальную память, которая (по сравнению с внешней памятью) имеет более высокую производительность из-за отсутствия циклов ожидания и меньшее энергопотребление. Если объема внутренней памяти достаточно для реализации необходимого алгоритма, разработчик имеет возможность создать на основе ИС 1867ВЦ5Т высокоинтегрированную и экономически эффективную систему.

Основное преимущество внешней памяти (по сравнению с внутренней) – это возможность доступа к большему адресному пространству.

15.4.2 Программная память

Область программной памяти - это место, где находится программный код приложения. В этой области может также храниться табличная информация и непосредственные операнды. В пространстве программной памяти может быть адресовано до 64К 16-битных слов. Эта область может включать внутрикристалльные DARAM и флэш память ЭСППЗУ. Когда генерируется адрес, выходящий за пределы пространства, сконфигурированного как внутрикристалльная память, ИС 1867ВЦ5Т автоматически осуществляет доступ к внешней памяти, формируя при этом необходимые интерфейсные сигналы. На рисунке 241 показана карта программной памяти.

0000h	Векторы прерываний и резервные адреса	Сброс	0000h-0001h
003Fh			Прерывание уровень 1
0040h	Флэш 16К слов, если МР/МС=0 Внешняя, если МР/МС=1	Прерывание уровень 2	0004h-0005h
3FFFh			Прерывание уровень 3
4000h	Внешняя память	Прерывание уровень 4	0008h-0009h
FDFh			Прерывание уровень 5
FE00h	DARAM (B0) 256 слов (CNF=1) Внешняя (CNF=0)	Прерывание уровень 6	000Ch-000Dh
FEFFh			Резерв
FF00h	Внешняя память	Программные прерывания	0010h-0021h
FFFFh		TRAP	0022h-0023h
		NMI	0024h-0025h
		Резерв	0026h-0027h
		Программные прерывания	0028h-003Fh

Рисунок 241 – Карта программной памяти ИС 1867ВЦ5Т

15.4.2.1 Конфигурирование программной памяти

Конкретная конфигурация программной памяти задается двумя факторами: программно управляемым битом CNF и аппаратно управляемым входом МР/МС.

Бит CNF. Этот бит (бит 12 статусного регистра ST1) определяет, разрешен ли доступ к DARAM B0 как программной памяти. При CNF = 0 блок B0 внутрикристалльного ОЗУ не конфигурирован в программную память. При CNF = 1, 256 слов DARAM B0 используются в качестве памяти программ. После сброса CNF = 0, то есть DARAM B0 картируется в локальную область данных.

Вход МР/МС. Уровень актуален только во время сброса и определяет: читаются инструкции из флэш ЭСППЗУ или из внешней памяти. Когда МР/МС = 0, ИС 1867ВЦ5Т конфигурируется как микрокомпьютер и, после сброса, выполнение программы начинается из внутрикристалльного флэш ЭСППЗУ. При МР/МС = 1, ИС 1867ВЦ5Т конфигурируется как микропроцессор, и программа будет выполняться из внешней программной

памяти. В обоих случаях (независимо от MP/MC), программа начнет выполняться с вектора сброса по адресу 0000h.

15.4.3 Локальная память данных

В пространстве локальной памяти данных может быть адресовано до 64К 16-битных слов. На рисунке 242 показана карта памяти данных ИС 1867ВЦ5Т. Микросхема содержит три внутрикристалльных блока DARAM – B0, B1 и B2, адресуемых как память данных.




Рисунок 242 – Карта памяти данных ИС 1867ВЦ5Т

При доступе к памяти данных может использоваться либо прямая, либо косвенная адресация. Режимы адресации детально описаны в подразделе 15.7.

При использовании прямой адресации, память данных адресуется блоками по 128 слов. Эти блоки называются страницами. На рисунке 243 показано, как эти блоки адресуются в 64К словной памяти данных, состоящей из 512 страниц, пронумерованных от 0 до 511. Текущая страница определяется содержимым 9-битного указателя страниц (DP) статусного регистра ST1. Каждые из 128 слов на текущей странице адресуются 7 битами смещения, которое берется из инструкции, использующей прямую адресацию. Следовательно, когда инструкция использует прямую адресацию, то необходимо задать номер страницы (в предшествующей инструкции) и смещение в текущей инструкции (осуществляющей доступ к памяти).

Значение DP	Смещение	Память данных
0000 0000 0	000 0000	Страница 0: 0000h–007Fh
...	...	
0000 0000 0	111 1111	
0000 0000 1	000 0000	Страница 1: 0080h–00FFh
...	...	
0000 0000 1	111 1111	
0000 0001 0	000 0000	Страница 2: 0100h–017Fh
...	...	
0000 0001 0	111 1111	
...
...
1111 1111 1	000 0000	Страница 511: FF80h–FFFFh
...	...	
1111 1111 1	111 1111	

Рисунок 243 – Страницы локальной памяти данных

15.4.3.1 Карта страницы 0 памяти данных (Page 0)

В локальную 64К словную память данных включены картированные регистры, расположенные в младших адресах нулевой страницы. Речь идет о трех регистрах, имеющих доступ с нулевым ожиданием: регистре маски прерываний (IMR), регистре распределения глобальной памяти (GREG) и регистре флагов прерываний (IFR). Кроме этого, страница 0 памяти данных содержит резервную область, предназначенную для тестирования, функционирования системы эмуляции и для передачи специальной информации.

ПРЕДУПРЕЖДЕНИЕ – Не используйте память для тестирования и эмуляции в своих приложениях. Это может вызвать изменение режима работы схемы и, следовательно, непредсказуемо влиять на выполнение приложения.

В старших адресах нулевой страницы расположен 32-словный блок В2 (сверхоперативная память). Этот блок, как правило, используется для хранения переменных и контекста (состояния процессора до прерывания, вызова подпрограммы и т.п.), позволяя тем самым избежать фрагментирования больших блоков внешнего или внутреннего ОЗУ. Блок В2 поддерживает операции с

двойного доступа и все режимы адресации. Карта страницы 0 приведена в таблице 118.

Таблица 118 – Карта страницы 0 памяти данных

Адрес	Описание
0000h–0003h	Резерв
0004h	Регистр маски прерывания IMR
0005h	Регистр распределения глобальной памяти GREG
0006h	Регистр флагов прерываний IFR
0023h–0027h	Резерв
002Bh–002Fh	Резерв для тестирования/эмуляции
0060h–007Fh	Блок сверхоперативной памяти данных (DARAM B2)

15.4.3.2 Конфигурация локальной памяти данных

Бит CNF (бит 12 статусного регистра ST1) позволяет конфигурировать память данных.

- CNF = 0. DARAM B0 конфигурируется в пространство данных.
- CNF = 1. DARAM B0 конфигурируется в пространство программ.

После сброса B0 конфигурируется в локальное пространство данных (CNF = 0).

15.4.4 Глобальная память

Адреса выше 32К слов (8000h–FFFFh) локальной памяти данных могут использоваться для глобальной памяти. Регистр распределения глобальной памяти (GREG) определяет размер области глобальной памяти, которая может быть иметь объем от 256 слов до 32К слов. GREG регистр соединен с 8 младшими разрядами внутренней шины данных и картирован в памяти данных по адресу 0005h.

Таблица 119 показывает допустимые значения этого регистра и соответствующее адресное пространство, отводимое под глобальную память. Остальные адреса внутри диапазона 8000h–FFFFh остаются в локальной памяти данных.

Таблица 119 – Конфигурирование глобальной памяти данных

Содержимое GREG регистра		Локальная память		Глобальная память	
Старший байт	Младший байт	Диапазон	Слов	Диапазон	Слов
XXXX XXXX	0000 0000	0000h–FFFFh	65 536	-	0
XXXX XXXX	1000 0000	0000h–7FFFh	32 768	8000h–FFFFh	32 768
XXXX XXXX	1100 0000	0000h–BFFFh	49 152	C000h–FFFFh	16 384
XXXX XXXX	1110 0000	0000h–DFFFh	57 344	E000h–FFFFh	8 192
XXXX XXXX	1111 0000	0000h–EFFFh	61 440	F000h–FFFFh	4 096
XXXX XXXX	1111 1000	0000h–F7FFh	63 488	F800h–FFFFh	2 048
XXXX XXXX	1111 1100	0000h–FBFFFh	64 512	FC00h–FFFFh	1 024
XXXX XXXX	1111 1110	0000h–FDFFFh	65 024	FE00h–FFFFh	512
XXXX XXXX	1111 1111	0000h–FEFFFh	65 280	FF00h–FFFFh	256

Примечание - X – безразлично

Примечание - Допускается использование только приведенных в таблице 119 значений GREG. Другие значения приведут к фрагментации карт памяти.

Когда программа адресует любую ячейку памяти данных, то ИС 1867ВЦ5Т формирует сигнал $\sim DS$. Если этот адрес находится внутри диапазона определенных в GREG глобальных адресов, то также формируется сигнал $\sim BR$. Сигнал $\sim BR$ разделяет локальные и глобальные адреса.

Адреса, конфигурируемые содержимым GREG, могут служить дополнительной областью данных. Т.о. диапазон внешних адресов памяти данных может быть расширен на выбранный размер глобальной памяти (до 32К слов).

Рассмотрим пример конфигурирования глобальной памяти. Чтобы сконфигурировать 8К адресов памяти данных как глобальные, необходимо записать в GREG регистр 8 битное значение 11100000 (см. рисунок 244). После этой операции адреса E000h–FFFFh памяти данных будут картированы в диапазон глобальной памяти (см. рисунок 245).




Рисунок 244 – Регистр GREG установлен для 8К глобальной памяти данных




Рисунок 245 – Глобальная и локальная память для GREG = 111000000

15.4.5 Пространство ввода - вывода

Область памяти ввода - вывода адресует до 64К 16-битных слов. Рисунок 246 иллюстрирует карту области ввода - вывода для ИС 1867ВЦ5Т.



Рисунок 246 – Карта пространства ввода – вывода

15.5 Управление последовательностью выполнения программы

Программное управление включает управление порядком, в котором выполняются один или более блоков инструкций. Обычно, программный поток – последовательный (ИС 1867ВЦ5Т, в основном, выполняет инструкции в последовательных программных адресах, за исключением команд, которые меняют эту последовательность). Иногда возникает необходимость перехода в новую область адресов, чтобы затем вновь продолжить последовательное выполнение инструкций. Для этих целей в ИС 1867ВЦ5Т предусмотрены инструкции переходов, вызовов подпрограмм, возвратов, повторов и набор аппаратных и программных прерываний. Прерывания описаны в подразделе 15.6 «Системные функции».

15.5.1 Генератор программных адресов

Для обеспечения непрерывности программного потока процессор должен выполнить генерацию следующего программного адреса (последовательного или нет), пока выполняется текущая инструкция. Блок схема генератора программного адреса приведена на рисунке 247.




Рисунок 247 – Блок схема логики генерации программного адреса

В таблице 120 приведены основные операции, используемые при генерации программного адреса.

Таблица 120 – Генерация программного адреса

Операция	Источник программного адреса
Последовательная операция	PC (содержит программный адрес + 1)
Холостой цикл	PAR (содержит программный адрес)
Возврат из подпрограммы	TOS (вершина стека содержит адрес возврата)
Возврат из перемещения таблицы/блока	MSTACK (стек микровызовов или микростек содержит адрес возврата)
Переход или вызов по адресу, указанному в инструкции	Инструкция перехода или вызова; адрес поступает с шины чтения программы (PRDB)
Переход или вызов по адресу из младшей части аккумулятора	Выставленное на шину чтения данных (DRDB) значение младшего слова аккумулятора
Переход к подпрограмме обработки прерывания	Вектор прерывания поступает с шины чтения программы (PRDB)

Генератор программного адреса ИС 1867ВЦ5Т содержит следующие устройства:

- Программный счетчик (РС). ИС 1867ВЦ5Т имеет 16-битный программный счетчик, который адресует внутреннюю и внешнюю программную память при выборке инструкций.

- Регистр адреса программы (РАР). Выходом этого регистра является шина программного адреса (РАВ). РАВ – это 16-битная шина, которая обеспечивает программный адрес для чтения и записи.

- Стек. Логика генерации программного адреса включает 16-битный аппаратный стек глубиной 8 слов для запоминания до 8 адресов возврата. Кроме того, стек можно использовать для временного хранения данных.

- Микростек. (MSTACK). Этот 1-уровневый 16-битный стек используется в инструкциях перемещений таблиц и блоков и в инструкциях умножения с накоплением. В этих инструкциях производится одновременная адресация двух массивов и, в качестве одного из источников адреса, используется счетчик команд (РС). Для корректного возобновления выполнения программы в MSTACK сохраняется адрес инструкции, расположенной сразу за выполняемой. По завершении ее выполнения этот адрес переписывается в счетчик команд. Этот механизм подобен вызову подпрограммы, состоящей из одной команды, с последующим возвратом. Поэтому микростек корректнее было бы назвать стеком микровывозов.

- Счетчик повтора (RPTC). 16-битный RPTC используется инструкцией повтора RPT для определения числа повторений инструкции, следующей за RPT.

15.5.1.1 Программный счетчик (РС)

Логика генерации программного адреса использует 16-битный программный счетчик (РС) для адресации внутренней или внешней программной памяти. РС содержит адрес следующей выполняемой инструкции. Через шину адреса программы РАВ происходит выборка инструкции по этому адресу программной памяти и загрузка ее в регистр инструкций. Когда регистр инструкций загружается, то РС уже содержит адрес следующей инструкции.

Чтобы обеспечить последовательный и непоследовательный программный поток, предусмотрены различные способы загрузки РС. Что именно загружается в РС в соответствии с исполняемой операцией, показано в таблице 121.

Таблица 121 – Адрес, загружаемый в программный счетчик

Операция	Адрес, загружаемый в программный счетчик
Последовательное выполнение	В РС загружается РС + 1 для однословных и РС + 2 для двухсловных инструкций.
Переход	РС загружается длинным непосредственным значением, следующим сразу за инструкцией перехода.
Вызов подпрограммы и возврат	При вызове, адрес следующей инструкции вталкивается в стек, а РС загружается длинным непосредственным значением, следующим сразу за инструкцией вызова. Инструкция возврата выталкивает из стека адрес возврата обратно в РС для возврата к вызывающей последовательности.
Программное или аппаратное прерывание	РС загружается адресом из ячейки соответствующего вектора прерывания. В этой ячейке находится инструкция перехода, которая загружает в РС адрес соответствующей подпрограммы обработки прерывания.
Вычисляемый переход (calculated GOTO)	В РС загружается содержимое 16 младших бит аккумулятора. В операциях вычисляемых переходов используются инструкции BACC (переход по адресу в аккумуляторе) или CALA (вызов подпрограммы из ячейки, указанной в аккумуляторе)

15.5.1.2 Стек

ИС 1867ВЦ5Т содержит 16-битный 8-уровневый аппаратный стек. Логика формирования адреса программы использует стек для хранения адресов возврата, когда вызывается подпрограмма или происходит прерывание. При переходе ЦП к подпрограмме или к обработке прерывания адрес возврата автоматически загружается в верхушку стека (это не требует дополнительного цикла). После завершения подпрограммы или обработки прерывания, инструкция возврата пересылает адрес возврата из верхушки стека в программный счетчик.

Когда не все восемь уровней используются для адресов возврата, стек может использоваться для сохранения контекстных данных на время выполнения подпрограммы или обработки прерывания или для других целей.

Доступ к стеку может быть осуществлен двумя группами инструкций:

- Инструкции PUSH и POP. Инструкция PUSH копирует 16 младших бит аккумулятора в вершину стека. Инструкция POP копирует значение из вершины стека в 16 младших бит аккумулятора.

- Инструкции PSHD и POPD. Эти инструкции позволяют организовать стек в памяти данных, если для вложенных подпрограмм или прерываний не хватает 8 уровней аппаратного стека. Инструкция PSHD копирует значение ячейки памяти данных в верхушку стека. Инструкция POPD копирует значение из верхушки стека в ячейку памяти данных.

Всякий раз, когда значение вталкивается в вершину стека (инструкцией или логикой формирования адреса программы), содержимое каждого уровня проталкивается на один уровень вниз и значение нижней ячейки стека теряется. Следовательно, данные теряются, если более чем восемь последовательных записей в стек происходит без чтения из стека. Рисунок 248 показывает операцию записи в стек.




Рисунок 248 – Операция записи в стек (PUSH)

Операция чтения из стека является операцией, инверсной операции записи в стек. Эта операция копирует значение из каждого уровня стека в следующий более высокий уровень. Любое чтение из стека после 7 последовательных чтений копирует значение из самой нижней ячейки стека вверх. Рисунок 249 показывает операцию чтения из стека.




Рисунок 249 – Операция чтение из стека (POP)

15.5.1.3 Микростек (MSTACK)

Логика формирования программного адреса использует 16-битный 1-уровневый стек MSTACK для сохранения адреса возврата перед выполнением определенных инструкций. Речь идет о 2-операндных инструкциях, в которых производится одновременная адресация двух массивов, и в качестве одного из источников адреса задействована логика генерации программного адреса. Это инструкции BLDD, BLPD, MAC, MACD, TBLR и TBLW. В режиме повтора они используют инкремент PC для получения адреса первого операнда и могут использовать ARAU для формирования адреса второго операнда. До выполнения основной операции эти инструкции записывают адрес возврата (адрес следующей инструкции для выборки) в MSTACK. После завершения повторяемой инструкции значение из MSTACK пересылается назад в логику генерации программного адреса.

Операции с MSTACK невидимы для пользователя. В отличие от стека, MSTACK может быть задействован только логикой формирования программного адреса. Не предусмотрено инструкций, позволяющих использовать MSTACK для хранения данных.

15.5.2 Операции конвейера

Конвейер инструкций состоит из последовательности шинных операций, происходящих во время выполнения инструкции.

ИС 1867ВЦ5Т имеет четыре независимых стадии конвейера:

- выборка инструкции;
- декодирование инструкции;
- выборка операнда;
- выполнение инструкции.

Поскольку стадии конвейера независимы, эти операции могут перекрываться во времени. В течение какого-либо конкретного цикла одна из 4 различных инструкций может быть активна, каждая на разной стадии завершения. На рисунке 250 показана работа четырехуровневого конвейера для однословной одноцикловой инструкции, выполняющейся без состояний ожидания.

Конвейер, по существу, невидим для программиста, за исключением следующих случаев:

- Однословная и одноцикловая инструкция, следующая непосредственно за инструкцией модификации GREG регистра, будет использовать предшествующий вариант распределения глобальной памяти.

- Инструкция NORM модифицирует ARP и использует текущий вспомогательный регистр (он указывается ARP) во время фазы исполнения конвейера. Если следующие два слова инструкции связаны с изменением значения текущего вспомогательного регистра или ARP, то это изменение будет происходить во время фазы декодирования конвейера (до выполнения инструкции NORM). Соответственно, инструкция NORM будет использовать неверное значение вспомогательного регистра, и следующие инструкции будут использовать неверное значение ARP.




Рисунок 250 – Четырехуровневые конвейерные операции

15.5.3 Переходы, вызовы подпрограмм и возвраты

Инструкции перехода, вызова подпрограмм и возврата прекращают последовательное выполнение потока инструкций и передают управление на другую ячейку программной памяти. Отличие инструкций переходов от инструкций вызовов подпрограмм в том, что в первом случае происходит только передача управления на другой адрес, а во втором, кроме этого, сохраняется адрес возврата (адрес инструкции, следующей за инструкцией вызова) в верхушке аппаратного стека. Каждая вызываемая процедура или программа обработки прерывания должны завершаться инструкцией возврата, которая пересылает адрес возврата из стека обратно в программный счетчик.

ИС 1867ВЦ5Т имеет два типа инструкций переходов, вызовов подпрограмм и возвратов:

– Безусловные инструкции. Безусловные инструкции переходов, вызовов подпрограмм и возвратов выполняются всегда.

– Условные инструкции. Условные инструкции переходов, вызовов подпрограмм и возвратов выполняются только при удовлетворении определенных, указанных в инструкции условий.

15.5.3.1 Безусловные переходы

Когда встречается безусловный переход, то он всегда выполняется. Во время выполнения этой инструкции программный счетчик загружается указанным программным адресом (адресом перехода), и программа начинает выполняться с этого адреса. Источником адреса, загружаемого в программный счетчик, может быть следующее слово инструкции перехода или 16 младших бит аккумулятора.

По достижении инструкцией перехода фазы выполнения конвейера два следующих командных слова, пройдя фазу выборки, уже попадут в конвейер. Эти два командных слова будут удалены из конвейера (не будут выполняться), и после этого выполнение потока инструкций продолжится с адреса перехода.

К безусловным инструкциям переходов относятся инструкции В (переход) и ВАСС (переход по содержимому аккумулятора).

15.5.3.2 Безусловные вызовы подпрограмм

Когда встречается безусловный вызов подпрограммы, то он всегда выполняется. Во время выполнения вызова программный счетчик загружается указанным программным адресом (адресом подпрограммы), и выполнение начинается с этого адреса. Источником адреса, загружаемого в программный счетчик, может быть следующее слово инструкции перехода или 16 младших бит аккумулятора. Перед загрузкой РС адрес возврата сохраняется в стеке. После выполнения вызванной подпрограммы инструкция возврата загрузит в РС адрес возврата из стека, и программа продолжит выполнение с инструкции, следующей за инструкцией вызова.

Когда инструкция вызова подпрограммы достигнет в конвейере фазы выполнения, два следующих командных слова, пройдя фазу выборки, уже попадут в конвейер. Эти два командных слова будут удалены из конвейера (не будут выполняться), адрес возврата из подпрограммы будет сохранен в стеке, и после этого начнется выполнение потока инструкций вызванной подпрограммы.

К безусловным инструкциям вызова подпрограмм относятся инструкции CALL (вызовы) и CALA (вызов подпрограммы по адресу, определяемому содержимым аккумулятора).

15.5.3.3 Безусловные возвраты

Когда встречается безусловный возврат, то он всегда выполняется. Когда выполняется инструкция возврата, РС загружается значением из верхушки стека, и выполнение программы продолжается с этого адреса.

Когда инструкция возврата достигнет в конвейере фазы выполнения, два следующих командных слова, пройдя фазу выборки, уже попадут в конвейер. Эти два командных слова будут удалены из конвейера (не будут выполняться), из стека будет взят адрес возврата, и продолжится выполнение потока инструкций основной программы.

15.5.4 Условные переходы, вызовы подпрограммы и возвраты

ИС 1867ВЦ5Т реализует инструкции переходов, вызовов подпрограмм и возвратов, которые исполняются только в том случае, если удовлетворяется одно или несколько условий. Для этого необходимо в условных инструкциях задать условия в виде операндов. В таблице 122 приведены условия, которые могут использоваться в этих инструкциях, и соответствующие им символы операндов.

Таблица 122 – Условия для условных вызовов подпрограммы и возвратов

Символ операнда	Условие	Описание
EQ	$ACC = 0$	Аккумулятор равен 0
NEQ	$ACC \neq 0$	Аккумулятор не равен 0
LT	$ACC < 0$	Аккумулятор меньше 0
LEQ	$ACC \leq 0$	Аккумулятор меньше или равен 0
GT	$ACC > 0$	Аккумулятор больше 0
GEQ	$ACC \geq 0$	Аккумулятор больше или равен 0
C	$C = 1$	Бит переноса установлен в 1
NC	$C = 0$	Бит переноса установлен в 0
OV	$OV = 1$	Бит переполнения установлен в 1
NOV	$OV = 0$	Бит переполнения установлен в 0
BIO	$\sim BIO = 0$	На выводе $\sim BIO$ активный (низкий) уровень
TC	$TC = 1$	Тестовый флаг установлен в 1
NTC	$TC = 0$	Тестовый флаг установлен в 0

15.5.4.1 Использование набора условий

В условных инструкциях можно проверять одно или несколько условий, указав один или несколько операндов соответственно. Если используется комбинация условий, то для выполнения этой инструкции все указанные условия должны быть удовлетворены. Необходимо отметить, что допустимы и имеют смысл только определенные комбинации условий (см. таблицу 123).

Для каждой комбинации условия должны выбираться из Группы 1 и Группы 2 следующим образом:

- Группа 1. Можно выбрать до 2 условий. Каждое из этих условий должно быть из различных категорий (А или В). Нельзя указывать условия из одной и той же категории. Например, можно одновременно (в одной инструкции) проверять условия EQ и OV, но нельзя одновременно проверять условия GT и NEQ.

- Группа 2. Можно выбрать до 3 условий. Все выбранные условия должны принадлежать к различным категориям (А, В или С). Нельзя выбрать два условия из одной и той же категории. Например, можно проверять условия TC, C и BIO одновременно, но нельзя проверять одновременно C и NC.

Таблица 123 – Комбинации условий

Группа 1		Группа 2		
Категория А	Категория В	Категория А	Категория В	Категория С
EQ	OV	TC	C	BIO
NEQ	NOV	NTC	NC	-
LT	-	-	-	-
LEQ	-	-	-	-
GT	-	-	-	-
GEQ	-	-	-	-

15.5.4.2 Установление истинных значений (стабилизация) условий

Условная инструкция должна проверять последние (новые) значения разрядов статусного регистра. До тех пор пока, не завершена четвертая фаза (фаза выполнения) конвейера, условия не могут считаться установившимися (истинными), поэтому должен быть выполнен еще один цикл после предыдущей инструкции. Контроллер конвейера останавливает декодирование любых инструкций, следующих за условной инструкцией до тех пор, пока значения условий не установятся (будут истинными).

15.5.4.3 Условные переходы

Инструкция перехода может передать управление программой в любую ячейку программной памяти. Инструкция условного перехода выполняется только в том случае, когда удовлетворяются одно или больше заданных пользователем условий (см. таблицу 120). Если все условия выполнены, РС загружается вторым словом инструкции перехода, которое содержит адрес перехода, и выполнение программы продолжается с этого адреса.

Во время тестирования условий два командных слова, следующих за инструкцией перехода, уже пройдут фазу выборки и попадут в конвейер. Если все заданные условия удовлетворены, эти два командных слова будут удалены из конвейера (не будут выполняться) и, после этого, выполнение потока инструкций продолжится с адреса перехода. Если условия (или хотя бы одно из них) не удовлетворены, то вместо перехода будут выполняться два командных слова, уже находящиеся в конвейере. Поскольку условные переходы используют условия, определенные выполнением предыдущих инструкций, они выполняются на один цикл дольше по сравнению с безусловными.

К инструкциям условного перехода относятся инструкции BCND (условный переход) и BANZ (переход, если текущий AR не равен 0). Инструкция BANZ полезна для реализации циклов.

15.5.4.4 Условные вызовы подпрограмм

Инструкция условного вызова подпрограммы CC (условный вызов) выполняется только тогда, когда удовлетворяется заданное условие или условия (см. таблицу 122). Это позволяет программе выбрать среди множества подпрограмм нужную, основываясь на данных результатов вычислений. Если все условия удовлетворены, в PC загружается второе слово инструкции вызова, содержащее стартовый адрес подпрограммы. Перед переходом к подпрограмме, процессор сохраняет в стеке адрес инструкции, следующей за инструкцией CC (адрес возврата из подпрограммы). Подпрограмма должна заканчиваться инструкцией возврата. Эта инструкция загрузит в PC адрес возврата из стека, и процессор возобновит выполнение основной программы с инструкции, следующей за инструкцией вызова.

Во время тестирования условий два командных слова, следующих за инструкцией вызова подпрограммы, уже пройдут фазу выборки и попадут в конвейер. Если все заданные условия удовлетворены, эти два командных слова будут удалены из конвейера (не будут выполняться) и, после этого, выполнение потока инструкций продолжится с начального адреса вызванной подпрограммы. Если условия (или хотя бы одно из них) не удовлетворены, то вместо вызова будут выполняться два командных слова, уже находящиеся в конвейере. Поскольку имеется цикл ожидания для стабилизации условий, то условный вызов подпрограммы выполняется на один цикл дольше по сравнению с безусловным.

15.5.4.5 Условные возвраты

Возвраты используются в сочетании с вызовами подпрограмм и с прерываниями. При вызове подпрограммы или при прерывании адрес возврата сохраняется в стеке, и после этого происходит передача управления программой в другое место программной памяти. Вызванная подпрограмма или прерывание заканчиваются инструкцией возврата, которая выталкивает адрес возврата из верхушки стека в PC.

Условная инструкция возврата RETC (условный возврат) выполняется только в том случае, если условие или условия удовлетворены (см. таблицу 120). Использование инструкции RETC позволяет избежать в вызванной подпрограмме или в программе обработки прерывания применения условных переходов, если необходимо указать несколько возможных путей возврата, выбор одного из которых зависит от результата обработки данных.

Если все условия удовлетворены, то инструкция RETC выполняется, процессор выталкивает адрес возврата из стека в PC и продолжает выполнение основной (прерванной) программы. RETC, подобно RET, является однословной инструкцией. Однако, из-за потенциального непоследовательного изменения счетчика команд, эта инструкция обрабатывается с тем же эффективным временем выполнения, что и инструкции условного перехода BCND и условного вызова подпрограммы CC.

Во время проверки условий возврата два командных слова, следующих за инструкцией условного возврата, уже пройдут фазу выборки и попадут в конвейер. Если все заданные условия удовлетворены, эти два командных слова будут удалены из конвейера (не будут выполняться), произойдет возврат и возобновится выполнение потока инструкций основной программы. Если условия (или хотя бы одно из них) не удовлетворены, то вместо инструкции условного возврата будут выполняться два командных слова, уже находящиеся в конвейере. Поскольку имеется цикл ожидания для стабилизации условий, то условный возврат из подпрограммы (из прерывания) выполняется на один цикл дольше по сравнению с безусловным.

15.5.5 Повтор однократных инструкций

Инструкция повтора RPT позволяет организовать выполнение однократной инструкции $N + 1$ раз, где N – операнд, задаваемый в инструкции RPT. Когда инструкция RPT выполняется, в счетчик повтора RPTC загружается значение N . Затем, после каждого повтора выполняемой инструкции, RPTC уменьшается на 1 до тех пор, пока не станет равным 0. RPTC может использоваться как 16-битный счетчик, если число повторов считывается из памяти данных, и как 8-битный счетчик, если число повторов определено непосредственным операндом в инструкции RPT. Инструкция повтора полезна с инструкциями NORM (нормализация содержимого аккумулятора), MACD (умножение с накоплением и сдвигом данных) и SUBC (условное вычитание). При выполнении этих инструкций в режиме повтора, шины программного адреса и инструкций задействуются для выборки второго операнда параллельно с выборкой первого через шины адреса и данных. Это позволяет инструкциям MACD и BLPD в режиме повтора эффективно выполняться за один цикл.

15.6 Системные функции

Этот подраздел описывает системные функции контроллера ПЦОС:

- периферийный интерфейс, обеспечивающий обмен данными между шиной данных ЦП и независимой от ЦП периферийной шиной;
- системные конфигурационные регистры, позволяющие программе управлять и получать статусную информацию для функций, которые влияют как на ЦП, так и на соответствующую периферию;
- аппаратные прерывания (включая сброс), управляемые как со стороны регистров ЦП, так и со стороны регистров периферии;
- режимы с уменьшенным энергопотреблением, влияющие как на ЦП, так и на периферию.

15.6.1 Интерфейс периферийных устройств (периферийный интерфейс)

Для того, чтобы обеспечить функционирование большого числа периферийных устройств без дополнительной электрической нагрузки на шины данных ЦП, ИС 1867ВЦ5Т имеет отдельную периферийную шину, которая работает с более низкой частотой, чем шины ЦП. Большинство периферийных устройств подключено к этой шине, хотя некоторые из них (к примеру, менеджер событий) имеют интерфейс непосредственно с шиной данных ЦП.

Одна из функций периферийного интерфейса – это взаимодействие между ЦП и периферийной шиной. Ядро процессора тактируется или в 2 раза (режим “2x”) или в 4 раза (режим “4x”) быстрее, чем периферийная шина. Поскольку периферийная шина работает медленнее, чем шина ЦП, то чтение или запись на периферийной шине осуществляются за нескольких циклов ЦП. Точное число циклов ЦП для доступа к периферии зависит от:

- частоты тактирования периферийного устройства;
- фазы периферийного тактового сигнала, в которой ЦП инициирует доступ к периферии;
- типа доступа: чтение или запись.

Таблица 124 показывает требуемое количество циклов ЦП, необходимых для завершения чтения и записи через периферийную шину.

Если, для примера, тактирование происходит в 4-х кратном режиме, то однократное периферийное чтение может потребовать 5, 6, 7 или 8 циклов ЦП, в зависимости от фазы периферийного тактового сигнала, в которой ЦП инициирует доступ к периферии. Если выполняется доступ туда и обратно, все доступы после первого будут требовать восемь циклов в 4-х кратном режиме. Необходимо отметить, что при записи всегда требуется на один цикл больше, чем при чтении. Это в сочетании с нулевым ожиданием доступа к внешней памяти и доступом менеджера событий через шины данных ЦП. Эти обращения требуют один цикл для чтения и два цикла для записи.

Таблица 124 – Циклы ЦП для полного чтения и записи в периферийную шину

Тип доступа	2 кратный режим		4 кратный режим	
	Одиночный доступ (циклов)	Обратный/повторный доступ (циклов)	Одиночный доступ (циклов)	Обратный/повторный доступ (циклов)
Чтение	3 или 4	4	5, 6, 7 или 8	8
Запись	4 или 5	4	6, 7, 8 или 9	8

Вся доступная память ЦП является 16-битной. Чтение из 8-битной периферии выравнивается по младшим значащим разрядам. Старшие восемь бит при записи в 8-битную периферию игнорируются. Вся периферия расположена в области данных ЦП, что позволяет всему множеству инструкций работать с периферийными регистрами. Область ввода - вывода не используется внутренней периферией.

15.6.2 Системные конфигурационные регистры

Системные конфигурационные регистры показаны на рисунке 251.

Необходимо отметить что:

- все резервные биты читаются как неопределенные значения (если не оговорено особо);
- бит 0 периферийного адреса не декодируется, следовательно, каждый из 16-битных регистров доступен как по соответствующему четному адресу, так и по следующему за ним нечетному адресу. Например, регистр SYSIVR стандартно адресуется значением 701Eh, но может также быть доступен по адресу 701Fh.





Рисунок 251 – Системные конфигурационные регистры

15.6.2.1 Системный управляющий регистр (SYSCR)

На рисунке 252 представлен формат системного управляющего регистра (SYSCR), описание разрядов этого регистра приведено в таблице 125.



Примечание – R – доступ на чтение, W – доступ на запись, через тире (-) значение бита после сброса.

Рисунок 252 – Системный управляющий регистр (SYSCR) - адрес 7018h

Таблица 125 – Системный управляющий регистр

Биты	Название		Описание
15, 14	RESET1	RESET0	Биты программного сброса. Управляют функцией программного сброса ИС 1867ВЦ5Т, должны быть записаны в одно и то же время. Запись 1 в RESET1 или 0 в RESET0 вызывает глобальный сброс, как показано ниже.
	0	0	Глобальный сброс
	0	1	–
	1	0	Глобальный сброс
	1	1	Глобальный сброс
13-8	Резерв		Читаются как неопределенное значение. Запись в них эффекта не имеет.
7-6	CLKSRC1	CLKSRC0	Управление/Выбор источника сигнала для вывода CLKOUT
	0	0	Режим цифрового ввода - вывода (направление определяется регистром управления ввода - вывода, IOPC1)
	0	1	Выход сторожевого таймера, стандартно 16 КГц. (WDCLK).
	1	0	Системный тактовый сигнал (SYSCLK).
	1	1	Тактовый сигнал ЦП (CPUCLK).
5-0	Резерв		Читаются как неопределенное значение. Запись в них эффекта не имеет.

15.6.2.2 Системный статусный регистр (SYSSR)

Биты 15, 12 и 9 системного статусного регистра служат для индикации причины сброса. Чтение этих разрядов в программе обработки прерывания позволяет выполнить подходящее действие, которое соответствует причине сброса. Например, если произошел сброс по включению питания, то регистры модуля управления генератором могут быть реконфигурированы. На рисунке 253 представлен формат системного статусного регистра (SYSSR), описание разрядов этого регистра приведено в таблице 126.

15	14-13	12	11	10	9	8-6	5	4-1	0
PORST	Резерв	ILLADR	Резерв	SWRST	WDRST	Резерв	HPO	Резерв	VECRD
R/C-x		R/C-x		R/C-x	R/C-x		R-i		R-0

Примечание – R – доступ на чтение, W – доступ на запись, через тире (–) значение бита после сброса, x означает, что сброс не оказывает влияния, i – значение V_{CCP} , защелкнутое по положительному фронту сигнала RESET.


Рисунок 253 – Статусный регистр системы (SYSSR) – адрес 701Ah

Таблица 126 – Описание бит регистра

Бит	Мнемоника	Описание
15	PORST	Статусный бит сброса по включению питания. Устанавливается в 1 при сбросе по включению питания. PORST=0, нет сброса по питанию. PORST=1, сброс по питанию.
14-13	Res	Резерв. Читается как неопределенное значение. Запись в них эффекта не имеет.
12	ILLADR	ILLADR=0, нет обращения к несуществующему адресу. ILLADR=1, есть обращение к несуществующему адресу.
11	Res	Резерв. Читается как неопределенное значение. Запись в него эффекта не имеет.
10	SWRST	Статусный бит программного сброса. SWRST=0, нет программного сброса. SWRST=1, произошел программный сброс. (В 15 бит SYSCR была записана 1 или 0 был записан в 14 бит SYSCR).
09	WDRST	Статусный бит сброса от сторожевого таймера. WDRST=0, нет сброса WDRST=1, сброс по переполнению сторожевого таймера.
08-06	Res	Резерв. Читается как неопределенное значение. Запись в них эффекта не имеет.
05	HPO	Отмена аппаратной защиты. Устанавливается в 1, если на вывод программирования флэш памяти (V_{CCP}) подано +5 В на заднем фронте вывода сброс ($RS\#$) и это значение удерживается. Этот бит сбрасывается в 0 программно или если вывод V_{CCP} изменяется на 0 В. HPO=0, нормальный режим работы. HPO=1, разрешено программирование флэш-памяти и сторожевой таймер запрещается установкой бита WDDIS в управляющем регистре сторожевого таймера (WD).
01-04	Res	Резерв. Читается как неопределенное значение. Запись в него эффекта не имеет.
00	VECRD	Бит ожидания чтения вектора прерывания. Этот бит устанавливается, когда вектор прерывания загружается в SYSIVR (когда прерывание подтверждается). Сбрасывается при чтении SYSIVR. Этот бит используется при обработке немаскируемого прерывания NMI (см. Обработка прерывания NMI). VECRD=0, чтение вектора из SYSIVR выполнено. VECRD=1, вектор, который загружен в SYSIVR, еще не прочитан.

15.6.2.3 Регистр системного вектора прерывания

На рисунке 254 представлен регистр системного вектора прерывания (SYSIVR), описание бит этого регистра дано в таблице 127.



Примечание – R – доступ на чтение, 0 – значение после сброса

Рисунок 254 – Регистр системного вектора прерывания (SYSIVR) – адрес 701Eh

Таблица 127 – Описание бит регистра

Бит	Мнемоника	Описание
15-08	MSBSIV	Восемь старших значащих бит вектора системного прерывания. Эти биты всегда читаются как 0.
07-00	LSBSIV	Восемь младших значащих бит вектора системного прерывания. Эти биты загружаются значением смещения адреса вектора прерывания. Это значение генерируется периферией, подключенной к периферийной шине, в ответ на подтверждение соответствующего маскируемого прерывания.

15.6.3 Прерывания

Аппаратные или программные прерывания вызывают в ИС 1867ВЦ5Т приостановку его основной программы и выполнение подпрограммы. Обычно, прерывания генерируются аппаратными устройствами для осуществления обмена данными (к примеру – АЦП). Прерывания могут также использоваться для сигнализации об имевшем место конкретном событии (например, окончание счета таймера).

ИС 1867ВЦ5Т поддерживает и аппаратные, и программные прерывания:

- программное прерывание запрашивается инструкцией (INTR, NMI или TRAP);
- аппаратное прерывание запрашивается сигналом от физического устройства.

Существует два типа аппаратных прерываний:

- внешние аппаратные прерывания, инициируются сигналами с внешних входов (с программируемой полярностью). Полярность и приоритетность определяются регистрами управления внешними прерываниями;
- внутренние аппаратные прерывания инициируются сигналами от внутрикристалльной периферии.

Если аппаратные прерывания инициируются одновременно, то ИС 1867ВЦ5Т обслуживает их в соответствии с установленным приоритетом. Каждое из прерываний ИС 1867ВЦ5Т, аппаратное или программное, может быть помещено в одну из категорий:

– маскируемые прерывания. Эти аппаратные прерывания могут программно блокироваться (маскироваться) или разрешаться (размаскироваться);

– немаскируемые прерывания. Эти прерывания не могут блокироваться. ИС 1867ВЦ5Т всегда реагирует на эти прерывания и передает управление от главной программы к подпрограмме обработки прерывания. К немаскируемым относятся все программные прерывания и 2 внешних прерывания – это (RS#) и (NMI#).

Примечание – Прерывание по сбросу (RS#) всегда имеет активный низкий уровень, в отличие от NMI, полярностью которого можно управлять программно.

В таблице 128 приведены все прерывания ядра ИС 1867ВЦ5Т. Остальные маскируемые прерывания доступны через внутрикристальную периферию. Взаимосвязь между маскируемыми прерываниями ЦП (INT1 – INT6) и маскируемыми периферийными прерываниями описана в этом разделе.

Таблица 128 – Размещение адресов векторов и приоритет прерываний

К	Вектор	Мнемоника	Приоритет	Описание
0	0h	~RS	1 (высший)	Аппаратный сброс (немаскируемое)
1	2h	INT1	4	Маскируемое прерывание уровня #1
2	4h	INT2	5	Маскируемое прерывание уровня #2
3	6h	INT3	6	Маскируемое прерывание уровня #3
4	8h	INT4	7	Маскируемое прерывание уровня #4
5	Ah	INT5	8	Маскируемое прерывание уровня #5
6	Ch	INT6	9	Маскируемое прерывание уровня #6
7	Eh	-	10	Резерв
8	10h	INT8	-	Определенное пользователем программное прерывание
9	12h	INT9	-	Определенное пользователем программное прерывание
10	14h	INT10	-	Определенное пользователем программное прерывание
11	16h	INT11	-	Определенное пользователем программное прерывание
12	18h	INT12	-	Определенное пользователем программное прерывание
13	1Ah	INT13	-	Определенное пользователем программное прерывание
14	1Ch	INT14	-	Определенное пользователем программное прерывание
15	1Eh	INT15	-	Определенное пользователем программное прерывание
16	20h	INT16	-	Определенное пользователем программное прерывание
17	22h	TRAP	-	Прерывание по инструкции TRAP
18	24h	NMI	3	Резерв
19	26h	-	2	Определенное пользователем программное прерывание

Окончание таблицы 128

К	Вектор	Мнемоника	Приоритет	Описание
20	28h	INT20	-	Определенное пользователем программное прерывание
21	2Ah	INT21	-	Определенное пользователем программное прерывание
22	2Ch	INT22	-	Определенное пользователем программное прерывание
23	2Eh	INT23	-	Определенное пользователем программное прерывание
24	30h	INT24	-	Определенное пользователем программное прерывание
25	32h	INT25	-	Определенное пользователем программное прерывание
26	34h	INT26	-	Определенное пользователем программное прерывание
27	36h	INT27	-	Определенное пользователем программное прерывание
28	38h	INT28	-	Определенное пользователем программное прерывание
29	3Ah	INT29	-	Определенное пользователем программное прерывание
30	3Ch	INT30	-	Определенное пользователем программное прерывание
31	3Eh	INT31	-	Определенное пользователем программное прерывание
Примечание – К – это операнд в инструкции INTR, который определяет соответствующую ячейку вектора прерывания.				

15.6.3.1 Три фазы операции прерывания

Процесс обработки прерывания можно разбить на три основные фазы:

- 1 Прием запрос прерывания.
- 2 Подтверждение прерывания. ИС 1867ВЦ5Т должна подтвердить запрос на прерывание. Для подтверждения маскируемых прерываний должны быть удовлетворены определенные условия. Немаскируемые аппаратные прерывания и программные прерывания подтверждаются немедленно.
- 3 Выполнение подпрограммы обработки прерывания. После подтверждения прерывания, ЦП переходит к выполнению подпрограммы обработки прерывания, называемой ISR (Interrupt service routine). Процессор аппаратно обращается к ячейке с вектором соответствующего прерывания, в которую пользователь заранее помещает инструкцию перехода на стартовый адрес, написанной им ISR.

15.6.3.2 Немаскируемые прерывания

Немаскируемые аппаратные прерывания могут запрашиваться через два вывода:

– RS# (сброс). Это прерывание немедленно, не дожидаясь завершения работы текущей инструкции, останавливает программный поток, возвращает процессор в предопределенное состояние и, после этого, передает управление на ячейку с адресом 0000h программной памяти.

– NMI. Это прерывание используется как «мягкий» сброс. В отличие от аппаратного сброса, NMI не изменяет режимы работы ЦП или периферии, ожидает окончания исполнения текущей инструкции или операции с памятью. Хотя NMI использует ту же логику, что и маскируемое прерывание, но это прерывание не маскируется. NMI прерывание происходит независимо от значения бита INTM. Маска для этого прерывания отсутствует. NMI блокируется только уже выполняющимся NMI или сбросом. Когда NMI прерывание активизируется (или выводом NMI или инструкцией NMI), процессор передает управление вектору этого прерывания, размещенному в ячейке программной памяти с адресом 24h. При активизации NMI аппаратно устанавливается в 1 бит INTM в статусном регистре ST0, запрещая маскируемые прерывания.

Программные прерывания являются по существу немаскируемыми и вызываются следующими инструкциями:

– INTR. Эта инструкция позволяет инициировать любое прерывание, включая прерывания INT8–INT16 и INT20–INT31, определенные пользователем (user-defined interrupts). Операнд K в инструкции определяет, к какому вектору выполнит переход процессор. Таблица 128 показывает соответствие между значением K и расположением ячейки вектора прерывания.

– NMI. Эта инструкция вызывает переход к вектору прерывания в ячейке 24h (та же ячейка используется для немаскируемого аппаратного прерывания NMI). Таким образом, немаскируемое прерывание может быть инициировано как посредством входа (NMI#), так и выполнением одноименной инструкции. Как и при аппаратном немаскируемом прерывании, инструкция NMI устанавливает в 1 бит INTM в статусном регистре ST0, запрещая маскируемые прерывания.

– TRAP. Эта инструкция вызывает переход к вектору прерывания в ячейке с адресом 22h. Инструкция TRAP не запрещает маскируемые прерывания (INTM не устанавливается в 1); таким образом, исполнение подпрограммы обработки TRAP может быть прервано аппаратным маскируемым прерыванием.

После подтверждения немаскируемого прерывания процессор:

- 1 Сохраняет значение PC (адрес возврата) в верхушке аппаратного стека.
- 2 Загружает PC адресом вектора прерывания.
- 3 Производит выборку инструкции перехода, хранящейся в векторе прерывания. Если прерывание было аппаратным или было инициировано программно (инструкцией INTR или NMI), устанавливает бит INTM в 1, запрещая маскируемые прерывания.
- 4 Выполняет переход к адресу подпрограммы обработки прерывания.
- 5 Выполняет ISR до тех пор, пока не встретится инструкция возврата. Если INTM=1, все маскируемые прерывания запрещены во время выполнения этой подпрограммы.
- 6 Читает адрес возврата из верхушки стека в PC.

7 Продолжает выполнение основной программы.

Карта векторов прерываний приведена в таблице 128. Каждый вектор занимает две ячейки, позволяя разместить в них двухсловную инструкцию перехода к ISR.

15.6.3.3 Структура маскируемых прерываний

Ядро процессора обеспечивает шесть уровней маскируемых прерываний. ИС 1867ВЦ5Т имеет большее количество источников маскируемых прерываний, поэтому каждый из 6 уровней используется совместно несколькими источниками прерываний. Рисунок 255 иллюстрирует структуру, используемую для получения и подтверждения маскируемых прерываний. На этом рисунке показаны четыре источника прерываний (XINT1, XINT2, XINT3 и RTI), совместно использующие уровень прерывания INT1. Подобно этому реализованы и остальные уровни прерываний (INT2 - INT6).




Рисунок 255 – Пример структуры маскируемых прерываний

15.6.3.3.1 Передача запроса маскируемого прерывания

Каждый источник прерывания имеет свой собственный управляющий регистр с битом флага и маскирующим битом (см. подраздел 15.6.3.12 «Выводы прерывания тип А, тип В и тип С»). Когда сигнал прерывания получен, устанавливается в 1 флаг в соответствующем регистре управления, индицируя запрос прерывания. Если бит маски также установлен, то сигнал поступает в блок арбитражной логики. В этот блок могут одновременно поступить аналогичные сигналы от одного или нескольких других регистров управления. Арбитражная логика сравнивает уровни приоритета конкурирующих запросов, выбирает прерывание с наивысшим приоритетом и передает его сигнал в ядро процессора. Этот сигнал, в свою очередь, устанавливает в 1 флаг прерывания соответствующего уровня в регистре флагов прерывания ядра процессора (IFR), показывая наличие ожидающего (необработанного) прерывания. Если в регистре маски прерывания ядра процессора (IMR) соответствующий бит установлен в 1, и прерывания глобально незамаскированы ($INTM = 0$), то процессор подтверждает прерывание и передает управление ISR.

15.6.3.3.2 Приоритеты маскируемых прерываний

Все аппаратные прерывания имеют ранг приоритета от 1 до 10 (наивысший приоритет – 1). Приоритеты приведены в таблице 128. Если в ожидании обслуживания находится несколько необработанных прерываний, первым будет обрабатываться прерывание с более высоким приоритетом. Затем, в порядке их приоритета, будут обслуживаться другие прерывания. Приоритеты уровней маскируемых прерываний ядра процессора приведены в таблице 129.

Таблица 129 – Приоритеты уровней маскируемых прерываний в ЦП

Уровень маскируемого прерывания	Приоритет в ядре процессора
INT1	4
INT2	5
INT3	6
INT4	7
INT5	8
INT6	9

В качестве примера, если в ожидании обслуживания находятся прерывания INT1 и INT2 и оба они незамаскированы, тогда прерывание уровня INT1 будет обслуживаться первым, а INT2 вторым.

К каждому уровню маскируемых прерываний (INT1 – INT6) подключено несколько источников, которые также имеют набор рангов приоритета. Источник с высшим приоритетом посылает запрос на свой уровень прерывания первым. В примере на рисунке 255 рассмотрены источники прерываний XINT1, XINT2, XINT3 и RTI. Эти прерывания имеют ранги приоритета по отношению к INT1, как показано в таблице 130.

Таблица 130 – Приоритетные ранги под INT1

Маскируемый источник прерывания	Приоритет под INT1
XINT1	1
XINT2	2
XINT3	3
RTI	4

Если все источники сгенерировали прерывание в одно и то же время, то XINT1 получит обслуживание первым, затем XINT2, XINT3 и, наконец, RTI.

15.6.3.4 Регистры прерывания процессорного ядра

В состав процессорного ядра ИС 1867ВЦ5Т входят два регистра, предназначенные для управления прерываниями:

- Регистр флагов прерываний (IFR), содержащий флаговые разряды запросов прерываний (INT1 - INT6), поступивших в процессор.

- Регистр маски прерывания (IMR), позволяющий индивидуально для каждого из уровней (INT1 - INT6) запрещать или разрешать прерывания.

15.6.3.4.1 Регистр флагов прерываний (IFR)

IFR - это 16-битный регистр, картированный в памяти данных по адресу 0006h, который используется для идентификации ожидающих обработки прерываний. Он содержит флаговые разряды для всех маскируемых прерываний.

Механизм передачи сигналов запроса периферийных маскируемых прерываний от какого-либо устройства до соответствующего уровня регистра IFR флагов прерываний ядра процессора (через имеющиеся в этом устройстве собственные регистры флагов и масок; через арбитражную логику) проиллюстрирован на примере уровня INT1 на рисунке 255 и подробно описан в подразделе 15.6.3.3.1. Когда сигналы запросов маскируемых прерываний доходят до IFR, в нем устанавливаются в 1 биты флагов соответствующих уровней, индицируя наличие ожидающих подтверждения и обработки прерываний.

IFR доступен на чтение для идентификации этих прерываний и на запись для их очистки (т.е. для сброса их флагов). Необходимо отметить, что запись в IFR, как в ячейку памяти с адресом 0006h, осуществляется в инверсном виде. Поэтому, чтобы очистить конкретный бит флага прерывания, необходимо записать в соответствующий разряд единицу; очистку всех ожидающих подтверждения и обработки прерываний можно осуществить путем записи в IFR его же содержимого. Сброс процессора очищает все разряды IFR. Речь в данном случае идет о неподтвержденных прерываниях. Если же прерывание подтверждено, то одновременно с началом обработки, его флаг сбрасывается автоматически.


Примечания

1 Для сброса бита IFR нужно записать его 1, а не 0.

2 Когда маскируемое прерывание подтверждено, то только бит в IFR сбрасывается автоматически. Разряд флага в соответствующем периферийном регистре не очищается. Если приложение требует сброса флага в устройстве, это необходимо сделать программно.

3 Если запрос прерывания сформирован инструкцией INTR, и в IFR установлен соответствующий флаг, то процессор не очищает его автоматически. Если приложение требует, чтобы разряд IFR был очищен, это необходимо сделать программно.

Регистр IFR показан на рисунке 256, описание его разрядов приведено в таблице 131.



Примечание – 0 – всегда читается как 0, R – доступ на чтение, W1C – запись 1 очищает этот бит, через тире (–) значение бита после сброса.

Рисунок 256 – Регистр флагов прерывания (IFR) – адрес 0006h

Таблица 131 – Описание регистра IFR

Бит	Мнемоника	Описание
15-06	Res	Резерв
05	INT6	Флаг прерывания 6. Бит флага подключен к уровню прерывания 6. INT6=0, отсутствие запроса прерывания. INT6=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.
04	INT5	Флаг прерывания 5. Бит флага подключен к уровню прерывания 5. INT5=0, отсутствие запроса прерывания. INT5=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.
03	INT4	Флаг прерывания 4. Бит флага подключен к уровню прерывания 4. INT4=0, отсутствие запроса прерывания. INT4=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.
02	INT3	Флаг прерывания 3. Бит флага подключен к уровню прерывания 3. INT3=0, отсутствие запроса прерывания. INT3=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.


Окончание таблицы 131

Бит	Мнемоника	Описание
01	INT2	Флаг прерывания 2. Бит флага подключен к уровню прерывания 2. INT2=0, отсутствие запроса прерывания. INT2=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.
00	INT1	Флаг прерывания 1. Бит флага подключен к уровню прерывания 1. INT1=0, отсутствие запроса прерывания. INT1=1, по меньшей мере одно прерывание этого уровня выставило запрос. Запись 1 в этот бит очищает этот бит и сбрасывает запрос прерывания.

15.6.4.3.2 Регистр маски прерываний (IMR)

IMR – это 16-битный регистр, картированный в памяти данных по адресу 0004h,. IMR содержит биты масок для всех уровней маскируемых прерываний (INT1 - INT6). Ни NMI, ни RS не включены в IMR, и поэтому IMR не влияет на эти прерывания.

IMR доступен на чтение для идентификации текущей маски и на запись для разрешения или запрета прерываний тех или иных уровней. Чтобы разрешить прерывание, соответствующий бит этого регистра надо установить в 1; 0 означает, что прерывание данного уровня запрещено. Запрос запрещенного (замаскированного) прерывания не подтверждается и не обрабатывается, независимо от состояния бита INTM. Когда прерывание разрешено (немаскировано), то, при установке соответствующего бита IFR в 1, и при условии, что INTM = 0, его запрос подтверждается. При сбросе все разряды регистра IMR устанавливаются в 0, запрещая все маскируемые прерывания. Формат IMR приведен на рисунке 257, таблица 132 содержит описание его разрядов.



Примечание – 0 – всегда читается как 0, R – доступ на чтение,
W – доступ на запись,
через тире (-) значение бита после сброса.

Рисунок 257 – Регистр масок прерываний (IMR) – адрес 0004h

Таблица 132 – Описание разрядов регистра IMR

Бит	Мнемоника	Описание
15-06	Res	Резерв. Эти биты читаются как 0.
05	INT6	Маска 6-го прерывания. Разрешает или запрещает прерывания уровня INT6. INT6=0, уровень INT6 маскирован. INT6=1, уровень INT6 немаскирован.
04	INT5	Маска 5-го прерывания. Разрешает или запрещает прерывания уровня INT5. INT5=0, уровень INT5 маскирован. INT5=1, уровень INT5 немаскирован.
03	INT4	Маска 4-го прерывания. Разрешает или запрещает прерывания уровня INT4. INT4=0, уровень INT4 маскирован. INT4=1, уровень INT4 немаскирован.
02	INT3	Маска 3-го прерывания. Разрешает или запрещает прерывания уровня INT3. INT3=0, уровень INT3 маскирован. INT3=1, уровень INT3 немаскирован.
01	INT2	Маска 2-го прерывания. Разрешает или запрещает прерывания уровня INT2. INT2=0, уровень INT2 маскирован. INT2=1, уровень INT2 немаскирован.
00	INT1	Маска 1-го прерывания. Разрешает или запрещает прерывания уровня INT1. INT1=0, уровень INT1 маскирован. INT1=1, уровень INT1 немаскирован.

15.6.3.5 Подтверждение и обслуживание маскируемых прерываний

После запроса прерывания, выставленного аппаратурой или инициированного программно, логика обработки прерываний принимает решение о подтверждении или отклонении этого запроса. Если запрос подтвержден, процессор приступает к выполнению подпрограммы обработки прерывания, называемой ISR (Interrupt service routine).

15.6.3.5.1 Подтверждение маскируемых прерываний

Подтверждение программных и немаскируемых аппаратных прерываний происходит немедленно после поступления запроса на их обработку. Маскируемые прерывания подтверждаются только при соблюдении следующих условий:

- Приоритет высший. Когда запросы от нескольких прерываний поступают одновременно, ИС 1867ВЦ5Т обслуживает каждый запрос в соответствии с установленными рангами приоритетов (см. таблицу 128).

- Бит NTM = 0. Бит режима прерывания (бит 9 статусного регистра ST0) глобально разрешает или запрещает все маскируемые прерывания. При INTM = 0, все маскируемые прерывания разрешены. При INTM = 1, все маскируемые прерывания запрещены.

При подтверждении прерывания бит INTM устанавливается в 1 автоматически, (за исключением прерывания, инициированного инструкцией TRAP). INTM также устанавливается в 1 при аппаратном сбросе или инструкцией запрета прерываний (SETC INTM). INTM сбрасывается в 0 выполнением инструкции разрешения прерываний (CLRC INTM). Бит INTM не влияет на сброс, NMI или программные прерывания. Инструкция LST (загрузка статусного регистра) не изменяет этот бит.

Сброс или установка бита INTM не модифицирует содержимое ни регистра IMR, ни регистра IFR.

– Бит маски IMR равен 1. Каждый из уровней маскируемых прерываний имеет бит маски в IMR. Чтобы разрешить прерывание того или иного уровня необходимо записать 1 в соответствующий бит IMR.

Когда процессор подтверждает незамаскированное аппаратное прерывание, на шине инструкций аппаратно выставляется код команды INTR. Выполнение этого кода приводит к загрузке в PC соответствующего адреса, из которого производится выборка вектора прерывания.

15.6.3.5.2 Две части подпрограммы обработки прерывания

Процессорное ядро 1867ВЦ5Т имеет 6 уровней прерываний, но поскольку количество имеющихся в микросхеме прерываний больше шести, предусмотрен способ создания соответствующего количества ISR. Рисунок 258 иллюстрирует процесс обслуживания запроса прерывания. Для каждого из 6 уровней прерывания процессорное ядро переходит к соответствующей главной подпрограмме обслуживания прерывания (GISR – general interrupt service routine). Например, когда запрашивается прерывание уровня INT1, процессор осуществляет переход к GISR1 и ее исполнению. Главная подпрограмма после сохранения необходимого контекста осуществляет точное распознавание прерывания и после этого переходит к специальной подпрограмме обработки прерывания (SISR – specific interrupt service routine). В специальной подпрограмме выполняются действия, индивидуальные для этого прерывания, и после их выполнения осуществляется возврат управления к прерванной программной последовательности.

Переход к GISR. Таблица 133 показывает адреса и содержимое ячеек векторов прерываний для уровней маскируемых прерываний (все ячейки векторов прерываний приведены в таблице 128). При подтверждении прерывания для одного из уровней, процессор выполняет переход к соответствующему адресу вектора и затем переход к адресу GISR. Например, при подтверждении прерывания уровня INT3, PC сохраняется в стеке и после этого загружается содержимым программной памяти по адресу 0006h. В ячейках 0006h и 0007h содержится инструкция перехода к GISR.




Рисунок 258 – Диаграмма обслуживания прерывания

Таблица 133 – Векторы маскируемых прерываний

Уровень прерывания	Ячейка вектора прерывания	Содержимое ячейки вектора прерывания
INT1	0002h	Переход к GISR1
INT2	0004h	Переход к GISR2
INT3	0006h	Переход к GISR3
INT4	0008h	Переход к GISR4
INT5	000Ah	Переход к GISR5
INT6	000Ch	Переход к GISR6

Переход к SISR. При подтверждении запроса периферийного прерывания (включая управляющие регистры внешних прерываний), периферия генерирует смещение адреса вектора, которое соответствует этому событию прерывания. Это

смещение вектора прерывания обычно записывается в (SYSIVR – system interrupt vector register), хотя некоторая периферия, в том числе менеджер событий, может хранить это смещение в периферийном регистре. Более детально размещение регистров векторов прерываний (IVR – interrupt vector register) для каждого уровня прерывания, а также значение вектора для каждого события приведено в разделе GISR считывает значение, сохраненное в IVR каждого уровня прерывания, и использует его для генерации адреса перехода к SISR.

15.6.3.5.3 Векторы прерываний

Таблица 134 показывает пример таблицы векторов прерывания ИС 1867ВЦ5Т. Заметьте, что большинство периферийных устройств использует регистр SYSIVR для выборки смещения адреса вектора прерывания, но менеджер событий имеет свой собственный регистр для каждого из его 3 уровней приоритета запроса прерывания:

- EVIVRA для прерываний группы А;
- EVIVRB для прерываний группы В;
- EVIVRC для прерываний группы С.

Таблица 134 – Расположение адресов векторов прерывания и приоритеты

Имя прерывания	Приоритет	Прерывание ЦП. Адрес прерывания	Периферийный адрес вектора	Смещение периферийного адреса вектора	Маскируемое прерывание	Источник прерывания	Функция
~RS	1	~RS 0000h	Недоступен	Недоступен	Нет	Вывод, S/W, сторожевой таймер	Внешний системный сброс (RESET)
Reserved	2	0026h	Недоступен		Нет	ЦП	TRAP
NMI	3	NMI 0024h	Недоступен	Недоступен	Нет	Внешний вывод	Внешнее прерывание
XINT1	4	INT1 (Система)	SYSIVR 701Eh	0001h	Да	Внешний вывод	Высокоприоритетное внешнее прерывание
XINT2	5			0011h			
XINT3	6			001Fh			
RTI	10			0010h		Сторожевой таймер	Прерывание сторожевого таймера

Окончание таблицы 134

Имя прерывания	Приоритет	Прерывание ЦП. Адрес прерывания	Периферийный адрес вектора	Смещение периферийного адреса вектора	Маскируемое прерывание	Источник прерывания	Функция
~PDPINT	11	INT2 0004h (EVINTA)	EVIVRA 7432h	0020h	Да	Внешний вывод	Прерывание устройства от защиты по напряжению
CMP1INT	12	Группа А		0021p	Да	Менеджер событий	Сравнение 1 Прерывание
и т.д.							
TPINT2	22	INT3 0006h	EVIVRB 7434h	002Bh	Да	Менеджер событий	Таймер 2. Прерывание по периоду
TCINT2	23	Группа В		002Ch	Да	Менеджер событий	Таймер 2. Прерывание по сравнению
CAPINT1	30	INT4 0008h (EVINTC)	EVIVRC	0033h	Да	Менеджер событий	Захват 1 Прерывание
CAPINT2	31	Группа С		0034h	Да	Менеджер событий	Захват 2 Прерывание
CAPINT3	32			0035h	Да	Менеджер событий	Захват 3 Прерывание
CAPINT4	33			0038h	Да	Менеджер событий	Захват 4 Прерывание
И т.д.							
ADCINT	37	INT6 000Ch	SYSIVR 701Eh	0004h	Да	АЦП	АЦП Прерывание
XINT1	38			0001h	Да	Внешний вывод	Низко-приоритетное внешнее прерывание
XINT2	39			0011h	Да		
XINT3	40			001Fh	Да		
Reserved	41	- 000Eh	Недоступен		Да	ЦП	Используется для анализа
TRAP	n/a	0022h			Недоступен		

15.6.3.5.4 Искусственный вектор прерывания

Искусственный вектор прерывания (PIV - Phantom Interrupt Vector) – это особенность системной интеграции прерывания. В событии, в котором прерывание подтверждается, но периферия не отвечает загрузкой значения смещения адреса вектора прерывания в регистр вектора прерывания (IVR), искусственный вектор (0000h) загружается в IVR.

Это вызывает искусственное прерывание:

- выполнение инструкции INTR с аргументом от 1 до 6. Это есть программный запрос на обслуживание одного из 6 маскируемых уровней прерывания (INT1, INT2, INT3, INT4, INT5, or INT6).

- сбой на линии запроса прерывания. В другом случае, когда прерывание подтверждается и периферия загружает вектор в IVR.

Загрузка IVR искусственным вектором прерывания гарантирует, что ЦП перейдет к известной ячейке.

15.6.3.6 Программирование ISR (программ обработки прерывания) для маскируемых прерываний

Этот раздел перечисляет три метода для создания программы обслуживания прерывания (ISR) для маскируемого прерывания.

- Метод 1. Типичный ISR.

- Метод 2. ISR, который проектируется для уменьшения времени ожидания временем, когда прерывание запрашивается и временем выполнения специальной секции ISR.

- Метод 3. ISR, которая имеет очень маленькое время задержки. Он используется в случае, если единственный периферийный источник прерывания подсоединяется к запросу прерывания приоритетного уровня (interrupt request priority level) или если только один из множества источников прерывания данного приоритетного уровня разрешен.

15.6.3.6.1 Типичный ISR

В методе 1 программа обработки прерывания разбивается на два сегмента:

- 1 Основной ISR (GISR). Когда прерывание на одном из 6 уровней прерывания (INT1–INT6) подтверждается, то GISR читает соответствующий регистр IVR, сдвигает влево на один бит и добавляет смещение к этому значению, и после этого переходит к таблице векторов прерывания периферии. Из этой таблицы программа выбирает и выполняет подходящий адрес перехода к специальной ISR (SISR).

- 2 Специальная ISR (SISR). Выполняет специальные действия для события, которое вызвало прерывание и после этого возвращает управление к прерванной последовательности кода.

Таблица 135 показывает пример метода 1.

Таблица 135 – Пример метода 1

Число циклов	Адрес	Ассемблерный код	Комментарий
;Таблица векторов прерывания ЦП			
0	0006h	INT3: B	;Переход к адресу главной ISR для INT3 ; ; ; ;Загрузка аккумулятора содержимым регистра xIVR
	0007h	GISR3 ;	
	
4	GISR3 Addr	GISR3: LACC xIVR, 1	
4+n*	GISR3 Addr+1	ADD offset	;Добавление смещения к аккумулятору
5+n*	GISR3 Addr+1	BACC	;Переход к адресу в аккумуляторе (2*IVR+offset)
;Таблица векторов прерывания периферии			
....			
9+n*	2*IVR+offset (2*IVR+offset)+1	B SISRx	;Переход к специальной ISR для события, которое запросило прерывание
....			
13+n*	SISRx Addr SISRx Addr+1 SISRx Addr + n	SISRx: RET:	;Выполнение специальных действий ;Возврат из ISR
* - Для периферийного интерфейса n=2, для менеджера событий n=1			

В примере происходят следующие события:

1 Некоторое периферийное устройство устанавливает INT3 и заставляет ЦП ввести его таблицу векторов прерывания в адрес 0006h.

2 От адреса 0006h по 0007h ЦП читает переход, который следует к GISR3.

3 GISR3 загружает аккумулятор содержимым соответствующего регистра IVR, сдвинутым влево на 1 разряд (что эквивалентно умножению на 2). Следует отметить:

– инструкция LACC использует прямую адресацию для доступа к IVR. Для этого указатель страниц DP в статусном регистре ST0 должен быть установлен на страницу, в которой находится IVR;

– можно сохранить значение аккумулятора перед загрузкой аккумулятора значением IVR;

– входной вектор умножается на 2, потому, что таблица векторов прерывания периферии должна поддерживать 2 слова для инструкции перехода по каждому периферийному прерыванию.

4 GISR3 добавляет к аккумулятору смещение, которое соответствует началу таблицы векторов прерывания периферии. Теперь аккумулятор содержит адреса, которые нужны для доступа к таблице адресов прерываний.

5 GISR3 переходит к адресу в аккумуляторе.

6 Из ячейки вектора прерывания периферии ЦП читает инструкцию перехода, которая ведет к программе SISR для события, вызвавшего прерывание.

7 SISR выполняется. Так как SISR идет с инструкцией возврата, которая возвращает управление прерванной программной последовательности кода.

15.6.3.6.2 Минимальное время ожидания ISR для множества событий на уровне прерывания

Этот метод аналогичен методу 1, но он уменьшает время ожидания, потому, что один переход (переход к таблице векторов прерывания периферии) пропускается. Вместо этого GISR переходит прямо к специальной SISR. Чтобы это сделать, GISR сдвигает значение от IBR более, чем на 2 и использует этот результат как адрес перехода. Это может затруднить расположение всех SISR в пространстве программной памяти без существования некоторых дыр в этой памяти. Лучше использовать метод 1 и, если для некоторого прерывания время задержки не подходит, то нужно использовать метод 2.

Метод 2 реализуется как следующее:

1 Главная ISR (GISR). Когда прерывание на одном из 6 маскируемых уровней прерывания (INT1–INT6) подтверждается, то GISR читает соответствующий регистр вектора прерывания IVR, сдвигает это значение влево на predetermined количество разрядов и переходит к специальной программе обработки прерывания ISR (SISR). Количество сдвигов выбирается таким образом, чтобы аккумулятор содержал адрес SISR. Для примера, если три источника прерывания привязаны к INT2 и SISR для каждого события не больше 16 слов, тогда сдвиг на 4 разряда будет подходящим.

2 Специальная ISR (SISR). SISR выполняет действия специально для события, которое вызвало прерывание, и после этого возвращает управление прерванной последовательности кода.

Таблица 136 иллюстрирует пример Метода 2.

Таблица 136 – Пример Метода 2

Число циклов	Адрес	Ассемблерный код	Комментарий
;Таблица векторов прерывания ЦП			
0	0004h 0005h ...	INT2: B ; GISR2 ; ...	;Переход к адресу главной ISR для INT2
4	GISR2 Addr	GISR2: LACC xIVR, shift	;Загрузка аккумулятора содержимым регистра xIVR
4+n*	GISR2 Addr+1	BACC	;Переход к адресу в аккумуляторе
....			
8+n*	SISRx Addr SISRx Addr+1 SISRx Addr + n	SISRx: RET	;Выполнение специальных действий ;Возврат из ISR
<hr/> <p>* - Для периферийного интерфейса n=2, для менеджера событий n=1.</p>			

В этом примере имеют место следующие события:

1 Периферийное устройство устанавливает прерывание INT2 и заставляет ЦП ввести ее таблицу векторов прерывания по адресу 0004h.

2 В адресах с 0004h по 0005h хранится инструкция перехода к ее GISR2.

3 GISR2 загружает аккумулятор содержимым соответствующего регистра IVR, сдвинутого влево на количество разрядов, которое требуется для получения адреса подпрограммы SISR.

Заметьте следующее:

– инструкция LACC использует прямую адресацию для доступа к IVR. Для этого указатель страниц DP в статусном регистре ST0 должен быть установлен на страницу, в которой находится IVR;

– можно сохранить значение аккумулятора перед загрузкой аккумулятора значением IVR;

– входной вектор умножается на 2, потому, что таблица векторов прерывания периферии должна поддерживать 2 слова для инструкции перехода по каждому периферийному прерыванию.

4 GISR2 переходит к адресу, указанному в аккумуляторе (начальный адрес подпрограммы SISR).

5 SISR выполняется. SISR включает инструкцию возврата, которая возвращает управление прерванной последовательности программного кода.

15.6.3.6.3 ISR для одного события на один уровень прерывания

ЦП может так конфигурироваться только в том случае, если единственное событие может вызывать конкретное маскируемое прерывание.

Или оба из перечисленных ниже условий должны выполняться:

- только одно периферийное устройство подключается к одному из уровней маскируемых прерываний (INT1, INT2, INT3, INT4, INT5 или INT6);
- это периферийное устройство имеет только одно событие, которое может запросить прерывание (то есть имеет один вектор).

Или только одно из множества событий связано с конкретным приоритетным уровнем прерывания.

И в той, и в другой ситуации нет необходимости во второй части ISR подобной в методе 1 или методе 2. Имеется только одна простая ISR которая содержит инструкцию перехода. Адрес ISR известен, то есть он не требует вычисления в подпрограмме. GISR и SISR становятся одним и тем же.

Таблица 137 показывает пример метода 3. В этом примере следующие события имеют место:

- 1 Периферийное устройство устанавливает INT1 и заставляет ЦП ввести таблицу вектора прерывания по адресу 0002h.
- 2 С адреса 0002h по 0003h ЦП читает инструкцию перехода, которая ведет прямо к SISR.
- 3 SISR выполняется, а инструкция возврата возвращает управление прерванной программе.

Таблица 137 – Пример Метода 3

Число циклов	Адрес	Ассемблерный код	Комментарий
;Таблица векторов прерывания ЦП			
0	0002h 0003h ...	INT1: B ISR1 ...	;Переход к адресу главной ISR для INT2 ; ;
4	SISRx Addr SISRx Addr+1	ISR1:	;Выполнение специальных действий
 SISRx Addr + n	RET:	;Возврат из ISR

15.6.3.7 Программирование ISR для немаскируемых прерываний (NMI)

Обычно, не может быть более одного события, способного генерировать запрос NMI, а в случаях, когда событий много, то они все делят одну и ту же ISR. Так, запрос по NMI не требует загрузки регистра вектора прерывания IVR, а переходит к вектору в ячейке 0024h, в которой находится переход только на NMI ISR. NMI может прервать маскируемое ISR после того как вектор загружается в IVR, но перед маскируемым ISR, читающим IVR. Поскольку NMI не загружает IVR, то NMI не вызывает переписывание смещения адреса вектора маскируемого прерывания. Однако разрешенное прерывание, следующее сразу за NMIISR, может переписать значение IVR перед прерванным ISR, который читал его. Следовательно NMIISR должен проверять VECRD (бит 0 в системном статусном регистре (SSR - system status register)). Если VECRD = 1, чтение IVR завершается, и

NMI ISR не должна разрешать маскируемые прерывания. NMISR реализуется как показано в таблице 138.

Таблица 138 – Пример реализации NMISR

Число циклов	Адрес	Ассемблерный код	Комментарий
;Таблица векторов прерывания ЦП			
...			
0	0024h 0025h ...	NMI: B NMI_ISR ...	; ; Переход к адресу NMI_ISR ;
4	NMISRx Addr	NMISR: BIT SSR, 15 RETC TC	; ; Старт ISR ; Тело ISR ; Проверка бита 0 (VECRD) SYSSR0 ; Если установлен, то возврат из ISR ;(без разрешения прерываний)
	CLRC INTM RET:	; ;Если не установлен, то разрешить прерывания ;Возврат из ISR

15.6.3.8 Дополнительные задачи ISR

Пока выполняются задачи, запрашиваемые прерыванием, ISR может также выполнить:

- сохранение и восстановление регистровых значений;
- управление ISR в пределах ISR.

15.6.3.8.1 Сохранение и восстановление регистровых значений

Поскольку только увеличенное значение PC сохраняется автоматически ЦП перед выполнением ISR, то необходимо проектировать ISR таким образом, чтобы сохранить и затем восстановить значение важных регистров или значение управляющих бит. Можно использовать общую подпрограмму или подпрограммы индивидуальные для каждого прерывания, чтобы сохранить контекст процессора во время обработки прерывания. Можно управлять хранением стека так долго, как это возможно, чтобы стек не переполнил выделенную область памяти. Этот стек используется также и для вызова подпрограммы. ИС 1867ВЦ5Т позволяет вызывать подпрограмму из ISR. Инструкции PSHD и POPD могут передавать в память данных значения из и в стек.

15.6.3.8.2 Вложенные подпрограммы обработки прерываний (ISR)

Аппаратный стек ИС 1867ВЦ5Т позволяет обслуживать вложенные прерывания. В этом случае в подпрограмме обработки прерывания (ISR) может содержаться другая ISR, поэтому необходимо помнить следующее:

- если хотите, чтобы ISR прерывалось маскируемым прерыванием, то ISR должна размаскировать прерывание установкой подходящего бита маски в IMR и разрешить прерывания сбросом бита INTM (инструкция CLRC INTM);

- соответствующий регистр вектора прерывания должен быть прочитан GISR, чтобы получить смещение адреса вектора прерывания перед глобальным разрешением прерывания. Иначе, последовательность прерывания может вызвать перепись значения старого вектора прерывания;

- аппаратный стек ограничен восемью уровнями. Каждый раз, как только обслуживается прерывание или вызывается подпрограмма, то адрес возврата автоматически заталкивается (записывается) в стек. Этот механизм обеспечивает возврат контекста при выходе из прерывания. Стек содержит восемь ячеек, позволяющих прерываниям или вызовам подпрограммы вкладываться на глубину до 8 уровней (один уровень резервируется для отладки, для использования операций останова по адресу или пошаговому выполнению программы. Если отладка не используется, то это уровень может быть использован для внутренних целей). Если программа требует больше, чем восемь уровней стека, то можно использовать инструкции POPD и PSHD для расширения стека в памяти данных;

- если не использовать вложенные ISR, то можно избежать переполнение стека. ИС 1867ВЦ5Т. Имеет особенность, которая позволяет предотвратить неинициализированное вложение. Если прерывание происходит во время выполнения команду CLRC INTM, то ЦП всегда завершает команду CLRC INTM так же как следующую инструкцию перед обработкой незаконченного прерывания. Это гарантирует, что инструкция RET, помещенная сразу за инструкцией CLRC INTM, выполнится перед обработкой следующего прерывания. Процессор удаляет предыдущий адрес возврата из стека перед добавлением нового адреса возврата;

- если необходимо выполнить ISR внутри текущей ISR, а не после текущей ISR, то поместите инструкцию CLRC INTM более чем за одну инструкцию перед инструкцией возврата RET.

15.6.3.9 Время ожидания прерывания

Величина времени ожидания (задержка времени между сделанным запросом прерывания и когда оно обслужится) зависит от многих факторов. Этот раздел описывает факторы, которые определяют минимальное время ожидания и факторы, которые добавляют время ожидания. Максимальное время ожидания есть функция состояний ожидания и защите конвейера.

Имеется несколько компонентов времени задержки прерывания в ИС 1867ВЦ5Т:

- время синхронизации периферийного интерфейса;
- время ответа ЦП;
- время перехода к ISR.

15.6.3.9.1 Время синхронизации периферийного интерфейса

Время синхронизации периферийного интерфейса - это время, которое требуется запросу прерывания от периферийного устройства, чтобы распознаться периферийным интерфейсом, арбитражиться и конвертироваться в запрос к ЦП. Это занимает до одного цикла SYSCLK для внутреннего прерывания от внутрикристальной периферии (периферийная шина работает с частотой SYSCLK), другими словами в режиме деления на 2 или два цикла CPUCLK, или в режиме деления на 4 или четыре цикла CPUCLK. Внешние прерывания (NMI, INTx) имеют два цикла задержки синхронизации SYSCLK.

Запросы прерывания от периферийного менеджера событий не арбитражируются периферийным интерфейсом и есть только задержка на один цикл CPUCLK для распознавания прерывания.

15.6.3.9.2 Время ответа ЦП

Ответ ЦП - это время, которое требуется, чтобы ЦП распознал разрешенное прерывание, подтвердил прерывание, очистил конвейер и извлек первую инструкцию из таблицы векторов прерывания ЦП. Минимально время задержки ЦП – это четыре цикла CPUCLK. Если высокоприоритетное маскируемое прерывание запрашивается за время этого минимального периода времени ожидания, то оно маскируется, пока ISR для обслуживаемого прерывания завершено.

Время ожидания длиннее, если запрос прерывания происходит во время многоциклового операции или других операций, которые не могут прерываться. Если высокоуровневое прерывание происходит во время дополнительного времени ожидания, то оно обслуживается перед низкоприоритетным прерыванием, в предположении, что оба прерывания разрешены.

Некоторые детали о влиянии многоцикловых инструкций:

- Состояния ожидания доступа к памяти. Инструкции, которые читают и пишут во внешнюю память, могут задерживаться состояниями ожидания, вызванные внешним сигналом READY или внутрикристальным генератором ожиданий. Эти состояния ожиданий могут влиять на выполнение инструкций во время запроса прерывания, и они могут затрагивать прерывание, если вектор прерывания должен выбираться из внешней памяти.

- Цикл повторения. Когда повторяется с RPT, инструкции выполняются параллельно в конвейере и контекст этих дополнительных параллельных операций не могут сохраняться в подпрограмме обработки прерывания. Чтобы защитить контекст инструкции повторения, ЦП блокирует все прерывания, за исключением сброса, до тех пор, пока цикл не выполнится полностью.

Примечание – Сброс не задерживается многоцикловыми инструкциями, а NMI может задерживаться. Если одно прерывание обслуживается, то имеется несколько факторов, которые задерживают обслуживание нового прерывания.

- Адрес возврата записывается в аппаратный стек каждый раз, когда следует другая программа обслуживания и подпрограмма IC 1867BЦ5T имеет особенность, которая позволяет предотвратить неинициализированное вложение. Если прерывание происходит во время выполнения команды CLRC INTM, то ЦП всегда завершает команду CLRC INTM так же, как следующую инструкцию перед

обработкой незаконченного прерывания. Это гарантирует, что инструкция RET, помещенная сразу за инструкцией CLRC INTM, выполнится перед обработкой следующего прерывания. Инструкция возврата выталкивает предыдущий адрес возврата из верхушки стека перед записью нового адреса возврата в стек. Если прерывание произошло перед возвратом, то новый адрес возврата должен добавляться к аппаратному стеку, даже если стек уже полный.

– Прерывания также блокируются после инструкции RET, пока последняя команда в адресе возврата выполнится.

15.6.3.9.3 Время перехода к ISR

Время перехода ISR – это время, которое необходимо, чтобы получить специальную часть ISR. Эта величина зависит от реализации ISR. Для простейшей ситуации, в которой только один переход необходим ISR, то минимальное время перехода к ISR составляет четыре цикла ЦП. (См. подраздел 15.6.3.6 «Программирование ISR (программ обработки прерывания) для маскируемых прерываний»).

15.6.3.10 Итог операции прерывания

Если прерывание передалось ЦП, то он действует следующим образом (см. рисунок 259):

– Если запрашивается маскируемое прерывание:

1 бит флага прерывания устанавливается в индивидуальном управляющем регистре. Если индивидуальный маскирующий бит установлен, то соответствующий бит IFR устанавливается.

2 Если бит IFR установлен, то проверяются условия подтверждения прерывания (INTM bit = 0 или IMR bit = 1). Если условия выполняются, то ЦП обслуживает прерывание, генерирует сигнал подтверждения, иначе он игнорирует прерывание и продолжает выполнять текущую кодовую последовательность.

3 Когда прерывание подтверждается, то бит IFR сбрасывается в 0 и бит INTM устанавливается в 1 (блокируя маскируемые прерывания). Бит флага соответствующего управляющего регистра сбрасывается.

4 Адрес возврата (увеличенное значение PC) сохраняется в стеке.

5 ЦП переходит и выполняет подпрограмму обслуживания прерывания ISR, которая включает инструкцию возврата, считывающую адрес возврата из стека. ЦП продолжает выполнять прерванную кодовую последовательность.

– Если запрашивается немаскируемое прерывание:

1 ЦП немедленно подтверждает прерывание, генерируя сигнал подтверждения.

Примечание – Когда прерывание запрашивается инструкцией INTR и соответствующий бит IFR устанавливается, то ЦП не сбрасывает его автоматически. Если приложение требует, чтобы этот флаг сбрасывался, то оно должно делать это самостоятельно.

2 Если прерывание было запрошено с вывода \sim RS или вывода \sim NMI, или инструкцией NMI или инструкцией INTR, то бит INTM, устанавливается в 1, блокируя маскируемые аппаратные прерывания. Если прерывание запрашивается инструкцией TRAP, то бит INTM не устанавливается в 1.

- 3 Адрес возврата (увеличенное значение PC) сохраняется в стеке.
- 4 ЦП переходит к ISR и выполняет. ISR содержит инструкцию возврата, которая читает из стека адрес возврата. ЦП продолжает выполнять прерванную кодовую последовательность.





Рисунок 259 – Диаграмма операции прерывания

15.6.3.11 Управляющие регистры внешних прерываний

ИС 1867ВЦ5Т имеет 6 выводов для внешних прерываний с программируемой полярностью и в большинстве случаев приоритетом. Эти выводы программируют управляющие регистры типа А, В и С. До 14 дополнительных выводов прерывания может поддерживаться, используя два регистра. В некоторых конфигурациях устройства ИС 1867ВЦ5Т регистры управления питанием могут использоваться для формирования прерывания в ответ на события, происходящие в периферии.

15.6.3.11.1 Реализации внешних прерываний

Имеется три типа внешних прерываний: тип А, тип В и тип С. ИС 1867ВЦ5Т обычно имеет два прерывания каждого типа, хотя они и не могут все использоваться. Действительное количество и тип выводов внешних прерываний зависит от конфигурации устройства (ИС 1867ВЦ5Т). На рисунке 260 показаны доступные регистры управления внешними прерываниями, включая и регистры прерывания модуля питания






Рисунок 260 – Регистры управления внешним прерыванием

15.6.3.12 Выводы прерываний типа А, типа В и типа С

Таблица 139 объединяет типы выводов внешних прерываний:

- выводы типа А допускают только цифровой вход.
- один вывод типа А – это маскируемый вывод прерывания, а другой - немаскируемый вывод прерывания.
- Выводы типа В могут программироваться как маскируемые, так и не маскируемые прерывания,
- Выводы типа С могут быть только маскируемыми.

Все три типа могут активизироваться либо на подъем, либо на спад входного сигнала. Полярность программируется.

Все три типа прерывания могут конфигурироваться для высокого и низкого приоритетов запросов прерывания.


Все выводы прерывания конфигурируются как цифровые входы на сбросе.

Таблица 139 – Типы выводов внешнего прерывания

Тип вывода	NMI возможность	Доступное число	Цифровой ввод/вывод
Тип А	Да – аппаратный	1	Только вход
Тип В	Да – программируемый	2	Вход/выход
Тип С	Нет	2	Вход/выход

15.6.3.12.1 Выводы прерывания типа А

Выводы прерываний типа А могут использоваться как немаскируемые прерывания, обычно маскируемые прерывания или входные цифровые выходы. Управляющий регистр типа А имеет общую форму, показанную на рисунке 261. Описание бит этого регистра приведено в таблице 140.



Примечание – R – возможно чтение, W – возможна запись, C – очистка только записью, -p – значение после сброса (x – не изменяется сбросом), -r – логический уровень вывода.

Рисунок 261 – Регистр управления прерыванием типа А

Таблица 140 – Описание бит регистра

Бит	Мнемоника	Описание
15	INTx Flag	Флаг прерывания x. Этот читаемый/очищаемый бит указывает, обнаружен ли на выводе прерывание x. Этот бит устанавливается или нет, если прерывание разрешается. Можно использовать этот бит для программного опроса, чтобы увидеть произошел ли выбранный фронт. Этот бит сбрасывается программой или системным сбросом. Этот бит требует сброса, когда этот вывод используется для прерываний. Прерывание происходит для каждого фронта сигнала выбранного для этого вывода, даже если этот бит уже установлен. Очистка этого бита влечет сброс незавершенного прерывания от этого вывода. 0 – фронт сигнала не обнаружен. 1 – фронт сигнала обнаружен.
14-07	Reserved	Резервный. Читается как неопределенный, запись не влияет

Окончание таблицы 140

Бит	Мнемоника	Описание
06	INTxPD	INTx Pin Data. Бит данных вывода прерывания. Этот только читаемый бит отражает текущее состояние уровня на выводе прерывания, независимо от того, как вывод прерывания конфигурируется. 0 – вывод в логическом 0. 1 – вывод в логической 1.
05	INTxNMI	Бит разрешения немаскируемого прерывания. Этот только читаемый бит определяет, может или нет этот вывод генерировать немаскируемое прерывание. На большинстве ИС 1867ВЦ5Т регистр прерываний типа А имеет этот бит аппаратно установленным в 0 уровне. 0 – вывод для обычного прерывания или цифровой вход. 1 – вывод для немаскируемого прерывания.
04-03	Reserved	Резервный. Читается как неопределенный, запись не влияет
02	INTx Polarity	Бит полярности прерывания. Этот читаемый/записываемый бит определяет, какой полярности сигнал вызывает прерывание (переход входного сигнала с низкого на высокий или наоборот). 0 – прерывание генерируется на спаде сигнала (переход с высокого на низкий уровень) 1 - прерывание генерируется на подъеме сигнала (переход с низкого на высокий уровень)
01	INTx Priority	Бит приоритета прерывания. Этот читаемый/записываемый бит определяет, какой приоритет прерывания установлен. Этот бит не влияет, если бит NMI установлен. 0 – высокий приоритет. 1 – низкий приоритет.
00	INTx Enable	Бит разрешения прерывания. Этот читаемый/записываемый бит разрешает или запрещает маскируемое прерывание. Этот бит не влияет, если бит NMI установлен. 0 – запрещает прерывание (вывод используется как вход) 1 – разрешено прерывание

15.6.3.13 Модуль прерывания по питанию

Модуль прерываний по питанию может использоваться для связи сигналов от внутренней периферии, таких как модуль линейаризации сигнала (активные высокий или низкий), которые необходимы для запроса прерывания. Эти прерывания могут также использоваться с сигналами, идущими от внешних выводов. Каждый сигнал прерывания имеет один бит разрешения и один флаг прерывания. Каждый набор из семи внутренних прерываний имеет один вектор прерывания. Приоритетный уровень прерывания определяется производителем и не программируется. Каждый флаг прерывания модуля мощности имеет или активный низкий или высокий активный вход. Эти биты существуют в регистре прерывания модуля мощности, показаны на рисунках 262 и 263.

15	14	13	12	11	10	9	8
PM INT Flag	PM INT Status 6	PM INT Status 5	PM INT Status 4	PM INT Status 3	PM INT Status 2	PM INT Status 1	PM INT Status 0
R/C-0	R/C-0	R/C-0	R/C-0	R/C-0	R/C-0	R/C-0	R/C-0

Примечание – R – возможно чтение, W – возможна запись, C – очистка только записью, -n – значение после сброса

Рисунок 262 – Биты флага PM INT

7	6	5	4	3	2	1	0
PM INT ENA	PM INT Enable 6	PM INT Enable 5	PM INT Enable 4	PM INT Enable 3	PM INT Enable 2	PM INT Enable 1	PM INT Enable 0
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0

Примечание – R – возможно чтение, W – возможна запись, -n – значение после сброса

Рисунок 263 – Биты разрешения PM INT

15.6.4 Операция сброса

Вывод (RS) генерирует немаскируемое внешнее прерывание, которое может использоваться в любое время, чтобы установить ИС 1867ВЦ5Т в известное состояние. Сброс имеет самый высокий приоритет, и никакие другие прерывания не могут его перекрыть. Обычно сброс используется после включения питания, когда ИС 1867ВЦ5Т находится в неизвестном состоянии. Поскольку сигнал сброса прекращает операции с памятью и инициализирует статусные биты, система должна реинициализироваться после каждого сброса. NMI прерывание может использоваться для «мягкого» сброса, поскольку оно не прекращает ни операции с памятью, ни инициализирует статусные биты. В зависимости от конфигурации ИС 1867ВЦ5Т, имеется до 5 случаев сброса ИС 1867ВЦ5Т, как показано на рисунке 264. В четырех из этих случаев сброс генерируются внутри, а в одном случае генерируется выводом \sim RS и управляется внешним образом.




Рисунок 264 - Сигналы сброса

Пять возможных сигналов сброса генерируются следующим образом:

– Сигнал сброса от сторожевого таймера. Этот сброс формируется, если сторожевой таймер переполнился или неправильное значение записано в регистр ключа сторожевого таймера или в регистр управления сторожевым таймером. (Когда на ИС 1867ВЦ5Т подается питание, то сторожевой таймер автоматически активизируется).

– Сброс, сгенерированный программно. Этот сброс реализуется системным управляющим регистром (SCR). Сбрасывая бит 14 (RESET0) или устанавливая бит 15 (RESET1), этот регистр вызывает системный сброс ИС 1867ВЦ5Т.

– Сброс при включении питания/ V_{DD} вышел из допустимого диапазона. Этот сброс генерируется двумя источниками – внешним выводом сброса по питанию (PORESET) и схемой обнаружения понижения питания ниже нормы. Эта схема посылает сигнал, если ИС 1867ВЦ5Т работает при напряжении V_{DD} , вышедшей за рекомендуемые границы работы.

– Неверный адрес. ИС 1867ВЦ5Т содержит нереализованное адресное пространство, которое помечено как 'Illegal' (неверное). Любой доступ в это адресное пространство вызовет сброс по неправильному адресу.

– Вывод сброса активизирован. Для генерации внешнего импульса сброса на выводе RS длительность низкого уровня этого импульса достаточно мала и равняется несколько наносекунд, однако один цикл SYSCLK необходим, чтобы гарантировать распознавания ИС 1867ВЦ5Т сигнала сброса. Типовая схема сброса содержит 10 КОм повышающий резистор по питанию V_{DD} к выводу RS.

Как только источник сигнала сброс активизировался, внешний вывод RS должен быть активным низким как минимум восемь циклов SYSCLK. Это позволяет ИС 1867ВЦ5Т сбросить внешние устройства (периферию), подключенные к выводу RS. (Вывод RS имеет вход/выход с открытым коллектором и должен иметь подключенный резистор подтяжки к V_{DD}). Дополнительно, если V_{DD} выходит за границы или вывод RS сохраняет низкий уровень, логика сброса удерживает ИС 1867ВЦ5Т в состоянии сброса до тех пор, пока эти условия сохраняются на этом выводе.

Когда сигнал сброса получен, то программа определяет источник сброса чтением содержимого системного статусного регистра (SYSSR). Регистр SYSSR содержит один статусный бит, для каждого из пяти источников, которые вызвали сброс.

Условия сброса заставляют ИС 1867ВЦ5Т завершить выполнение текущей программы и изменить различные регистры и статусные биты. Во время сброса содержимое ОЗУ остается неизменным, а все управляющие биты, которые затрагиваются сбросом, инициализируются. Процессор начинает выполнение программы с ячейки 0, которая обычно содержит инструкцию перехода к системной подпрограмме инициализации. Когда происходит сброс ИС 1867ВЦ5Т, выполняются следующие действия:

– Логический 0 загружается в бит CNF (configuration control) в статусном регистре ST1. Это картирует блок B0 DARAM в пространство данных.

– Программный счетчик сбрасывается в 0.

– Бит режима прерывания INTM (interrupt mode) устанавливается в 1, блокируя все маскируемые прерывания (прерывания RS и NMI немаскируемые). Также сбрасывается регистр флагов прерывания IFR (interrupt flag register) и регистр масок прерывания IMR (interrupt mask register).

– Регистр распределения глобальной памяти (GREG) делает всю память локальной.

– Счетчик повторений RPTC (repeat counter) сбрасывается.

– Состояние ожидания (если используется интерфейс внешней памяти устанавливается для максимальной длительности).

– Биты периферийного регистра инициализируются как описано в разделе 14. Никакие другие регистры или биты ЦП (такие как аккумулятор, DP, ARP и ARx) не инициализируются.

15.6.5 Режимы пониженного потребления

ИС 1867ВЦ5Т может иметь до 4 режимов пониженного энергопотребления, которые уменьшают рабочую мощность потребления, останавливая синхронизацию (и таким образом снижая потребление). Пока ИС 1867ВЦ5Т находится в режиме пониженного энергопотребления, все содержимое регистров сохраняется, а после завершения этого режима работа ИС 1867ВЦ5Т продолжается без изменения. Завершение режима пониженного энергопотребления осуществляется прерыванием. Содержимое всей внутрикристальной памяти остается неизменным. Однако, если режим пониженного энергопотребления заканчивается сбросом, то содержимое некоторых регистров меняется (регистры, содержимое которых меняется сбросом).

Имеется 3 различных области синхронизации, которые могут отключаться во время уменьшения энергопотребления:

– Область синхронизация ЦП. Все синхросигналы ЦП и памяти, за исключением регистра управления прерыванием.

– Область системной синхронизации. Вся синхронизация периферии (CPUCLK or SYSCLK), это синхросигналы для регистров прерывания ЦП и синхронизация аналогового модуля (ACLK).

– Синхронизация сторожевого таймера (WDCLK). Обычно это 16 кГц синхросигнал используется для увеличения на 1 сторожевого таймера (Watchdog Timer) и модуля прерывания реального времени (Real Time Interrupt module).

Примечание – Термины CPUCLK и область синхронизации ЦП, SYSCLK и область синхронизации системы не являются одним и тем же.

Четыре типа возможных режимов пониженного энергопотребления имеют понижающие уровни энергопотребления и увеличивающиеся задержки выхода из режима низкого потребления при переходе от типа к типу пониженного энергопотребления. Все из возможных режимов потребления могут быть не реализованы для пониженного энергопотребления. Режим понижения потребления выполняется, когда ЦП выполняет инструкцию IDLE. Выбор одного из четырёх возможных режимов определяется битами PLLPM(1:0) регистра СКCR0 в модуле синхронизации.

Режимы пониженного энергопотребления в порядке уменьшения мощности и увеличения времени выхода из режима:

– Режим IDLE1. Останавливает синхросигнал в ЦП (область синхронизации ЦП), но синхросигналы для всей периферии (область системной синхронизации) продолжают работать. Выход из режима IDLE1 происходит немедленно следующим прерыванием или сбросом.

– Режим IDLE2. Останавливает синхроимпульсы в обеих областях – область синхронизации ЦП и область системной синхронизации. Выход из этого режима происходит немедленно следующим прерыванием, который запускает прерывание или сброс. Сторожевой таймер продолжает работать и, в конечном счете, время выходит, вызывая сброс.

– Режим PLL. Выключает PLL (если разрешается). Сторожевой таймер продолжает работать. Выход из этого режима может происходить прерыванием, которое «будит» или сбросом. ИС 1867ВЦ5Т не начинает полноскоростные операции, пока питание PLL не включится и он не подстроит частоту (это может занять до 100 мкс; см. раздел 14).

– Режим осциллятора. Этот режим выключает питание осциллятора (если разрешается). Этот режим имеет самый низкий режим потребления. Синхроимпульсы в устройстве отсутствуют. Прерывания, которые «будят» или сигнал сброса заставляют ИС 1867ВЦ5Т выйти из этого режима. Синхроимпульсы отсутствуют до тех пор, пока питание на осцилляторе не появится (это занимает время порядка миллисекунд; см. раздел 14). ИС 1867ВЦ5Т не стартует на полной скорости до тех пор, пока PLL не подстроится (это дополнительно займет несколько сот микросекунд).

Таблица 141 показывает состояние синхроимпульсов ЦП и периферии во время каждого из 4 режимов пониженного потребления.

Таблица 141 – Режимы пониженного энергопотребления

Режим	Синхронизация ЦП	Синхронизация системы	Синхронизация сторожевого таймера	Генератор
IDLE 1	Выключено	Включено	Включено	Включено
IDLE 2	Выключено	Выключено	Включено	Включено
Питание PLL отключено	Выключено	Выключено	Включено	Включено
Питание генератора отключено	Выключено	Выключено	Выключено	Выключен

15.6.5.1 Установка и получение режимов пониженного потребления

Все режимы пониженного энергопотребления инициализируются выполнением инструкции IDLE. Режим зависит от значения поля PLLPM регистра управления блока синхронизации (СКCR0). Таблица 142 показывает, как два бита PLLPM регистра СКCR0 определяют режим пониженного энергопотребления.

Таблица 142 – Установка режимов пониженного потребления битами PLLPM

Биты PLLPM	Режим пониженного энергопотребления
00	IDLE 1
01	IDLE 2
10	Питание PLL отключено
11	Питание генератора отключено

15.6.5.2 Выход из режима пониженного потребления

В любом из четырех режимов пониженного энергопотребления (IDLE1, IDLE2, выключено питание PLL или выключено питание осциллятора) синхронизация области ЦП выключается. Следовательно, программные прерывания не могут генерироваться для вывода процессора из этого состояния. Прерывания могут генерироваться только на внешних выводах или из внутрикристалльной периферии. Ниже приведены сигналы, выводящие ИС 1867ВЦ5Т из пониженного энергопотребления.

Сброс (Reset). Сигнал сброса завершает режим пониженного энергопотребления следующим образом:

- вывод сброс (RS) вызывает выход ИС 1867ВЦ5Т из любого режима пониженного энергопотребления;
- сброс по тайм - ауту сторожевого таймера вызывает выход ИС 1867ВЦ5Т из режимов IDLE1, IDLE2 и выключено питание PLL. Сторожевой таймер не увеличивается во время выключенного осциллятора, так как синхронизация сторожевого таймера останавливается.

Внешние прерывания. Внешние прерывания XINTn и NMI, а также прерывания, которые запускают прерывания. Это означает, что когда синхросигналы остановлены, то комбинационная логика передает сигналы с этих выводов для рестарта синхроимпульсов.

Внешние прерывания (XINTn) – это маскируемые прерывания, которые могут перевести ЦП из режима пониженного энергопотребления только, если они размаскированы. Если они маскируются, то они «будят» ИС 1867ВЦ5Т стартом всех синхросигналов, но ИС 1867ВЦ5Т остается в состоянии IDLE.

Соответствующая периферия также может генерировать «будящее» прерывание, когда синхроимпульсы в области системной синхронизации выключаются. Для примера, некоторые коммуникационные порты могут иметь возможность генерировать «будящее» прерывание в ответ на получение символа.

Режим выключенного осциллятора может завершиться только внешними прерываниями (NMI или XINTn). В этом режиме осциллятор выключен (никакие синхросигналы в ИС 1867ВЦ5Т не активны), таким образом, нет прерываний, которые могут сгенерироваться периферией и сторожевой таймер не может сгенерировать сигнал тайм - аута.

Периферийные прерывания. Режимы пониженного энергопотребления IDLE 1, IDLE2 и выключение PLL могут завершаться прерываниями от различной периферии при правильных условиях. В режиме IDLE1 все синхросигналы для периферийных устройств все еще работают, следовательно, любое размаскируемое периферийное прерывание завершает режим IDLE1. В режиме IDLE2 и выключенного PLL синхросигналы в области системных синхроимпульсов включены. Как результат, только размаскированные периферийные прерывания, не синхронизированные системным синхроимпульсом, могут перевести ЦП из режимов IDLE2 и выключенного PLL в рабочее состояние.

В режиме выключенного осциллятора периферийные синхроимпульсы и синхроимпульсы сторожевого таймера выключены. Поэтому, только размаскированные периферийные прерывания, несинхронизированные одним из этих синхроимпульсов, могут закончить режим выключенного осциллятора. В таблице 143 подведен итог состояний процессора в режиме «режим пониженного

энергопотребления» и список прерываний, которые завершают и не завершают это состояние.

Таблица 143 – Режимы пониженного энергопотребления и их окончание

Режим	Синхронизация ЦП	Системная синхронизация	Синхронизация сторожевого таймера	Генератор	Завершается	Не завершается
IDLE 1	Выкл.	Вкл.	Вкл.	Вкл.	Сбросом (RS). Сбросом от сторожевого NMI (на выводе). XINTx (на немаскируемом выводе). Любое периферийное прерывание (не маскируемое)	Маскируемые прерывания
IDLE 2	Выкл.	Выкл.	Вкл.	Вкл.	Сбросом (RS). Сбросом от сторожевого NMI (на выводе). XINTx (на немаскируемом выводе). Периферийные прерывания, которые «будят».	Маскируемые прерывания. Периферийные прерывания, зависящие от системной синхронизации
Питание PLL отключено (PPD)	Выкл.	Выкл.	Вкл.	Вкл.	Сбросом (RS). Сбросом от сторожевого NMI (на выводе). XINTx (на немаскируемом выводе). Периферийные прерывания, которые «будят»	Маскируемые прерывания. Периферийные прерывания, зависящие от системной синхронизации

Окончание таблицы 143

Режим	Синхронизация ЦП	Системная синхронизация	Синхронизация сторожевого таймера	Генератор	Завершается	Не завершается
Питание генератора отключено (OPD)	Выкл.	Выкл.	Выкл.	Выкл.	Сбросом (RS). Сбросом от сторожевого NMI (на выводе). XINTx (на немаскируемом выводе). Периферийные прерывания, которые «будят»	Маскируемые прерывания. Периферийные прерывания

15.6.5.2.1 После выхода из режима пониженного энергопотребления

Когда решается вопрос о том, как запускать процессор, то нужно рассмотреть следующие возможные случаи:

- если используется сброс или NMI, то ЦП немедленно выполняет соответствующую подпрограмму прерывания;

- если используется маскируемое аппаратное прерывание, то следующие действия зависят от состояния бита (INTM) статусного регистра ST0:

- INTM = 0: Прерывание разрешается и ЦП выполняет соответствующую подпрограмму.

- INTM = 1. Прерывание запрещено и ЦП продолжает с инструкции после IDLE.

Если нет необходимости, чтобы ЦП выполнил подпрограмму перед продолжением прерванной программной последовательности, то нужно:

- не использовать сброс или NMI для перевода ЦП из состояния режима пониженного энергопотребления;

- убедиться, что программа установила бит INTM в 1 (SETC INTM) перед инструкцией IDLE.

Если необходимо, чтобы ЦП выполнил подпрограмму перед продолжением прерванной программы, то нужно:

- убедиться, что бит INTM стоит в 0 (CLRC INTM) перед инструкцией IDLE;

- убедиться, что разрешены прерывания соответствующих источников (локально в периферийных регистрах маскирования/размаскирования и глобально в регистре маски ЦП IMR).

15.6.5.3 Итог операций режима пониженного питания

Когда инструкция IDLE выполняется, то:

1 Программный счетчик инкрементируется один раз, так что когда режим пониженного энергопотребления завершается, то следующая инструкция - есть инструкция, которая следует за инструкцией IDLE (исключая случай сброса).

2 ИС 1867ВЦ5Т установит режим пониженного энергопотребления, выбранный битами PLLPM и сохранится в этом состоянии, пока он не получит соответствующего аппаратного прерывания.

3 По получении соответствующего прерывания ИС 1867ВЦ5Т выходит из режима пониженного энергопотребления.

4 Если используется NMI, чтобы «разбудить» ЦП, то ЦП выполняет соответствующую подпрограмму перед продолжением прерванной программной последовательности. Если используется маскируемое прерывание, то следующие действия ЦП зависят от значения бита INTM:

– Если INTM=0, то маскируемые прерывания разрешаются, ЦП первым выполняет подпрограмму этого прерывания, которое выводит его из режима пониженного энергопотребления. После этого ЦП продолжает работу с инструкции, следующей за инструкцией IDLE.

– Если INTM=1, то маскируемые прерывания запрещены и ЦП продолжает выполнение инструкции, следующей за инструкцией IDLE.

Таблица 143 суммирует четыре режима пониженного энергопотребления, включая ориентировочные значения уровня потребления для каждого из режимов. В дополнении в таблице 144 показан статус ИС 1867ВЦ5Т, когда она не находится в режиме пониженного энергопотребления.

Таблица 144 – Режимы РПЭ и рабочий режим

Режим	PLLPM +IDLE	Ток потребления	Синхронизация ЦП	Системная синхронизация	Синхронизация сторожевого таймера	PLL	Генератор
Рабочий	XX+нет IDLE	> 40мА	Вкл.	Вкл.	Вкл.	Вкл.	Вкл.
IDLE1	00+ IDLE	~15мА	Выкл.	Вкл.	Вкл.	Вкл.	Вкл.
IDLE2	01+ IDLE	~4мА	Выкл.	Выкл.	Вкл.	Вкл.	Вкл.
PPD	10+ IDLE	~1мА	Выкл.	Выкл.	Вкл.	Выкл.	Вкл.
OPD	11+ IDLE	< 30 мкА	Выкл.	Выкл.	Выкл.	Выкл.	Выкл.

15.7 Режимы адресации

Этот раздел объясняет три основных режима адресации памяти, используемые инструкциями. ИС 1867ВЦ5Т имеет следующие три режима адресации:

- режим непосредственной адресации;
- режим прямой адресации;
- режим косвенной адресации.

В режиме непосредственной адресации константа, которой манипулирует инструкция, поставляется прямо как операнд этой инструкции. Доступны два типа непосредственной адресации – короткая непосредственная адресация (восемь, девять и тринадцать бит операнда включаются в слово инструкции) и длинная непосредственная адресация (использует 16-битный операнд).

Когда необходим доступ к памяти данных, то можно использовать или прямую или косвенную адресацию. Прямая адресация связывает семь младших бит слова инструкции с девятью битами указателя на страницу памяти данных (DP) для формирования 16 бит адреса. Косвенная адресация обращается к памяти данных через один из восьми 16-битных вспомогательных регистров.

15.7.1 Непосредственная адресация

В режиме непосредственной адресации константа, которой манипулирует инструкция, поставляется прямо как операнд этой инструкции.

Доступны два типа непосредственной адресации:

– Короткая непосредственная адресация. Инструкция, использующая этот вид адресации, берет восьми, девяти или тринадцати битные константы как операнды. Инструкция с короткой непосредственной адресацией требует однословной инструкции с константой, включенной в это слово.

– Длинная непосредственная адресация. Инструкция, использующая этот вид адресации, берет 16-битную константу как операнд и требует двухсловной инструкции. 16-битное значение может использоваться как абсолютная константа или как значение с дополнением до 2.

В примере 1 непосредственный операнд является частью слова инструкции RPT. Для этой инструкции регистр инструкции будет загружаться значением, показанным на рисунке 265. Непосредственным операндам предшествует символ #.

Пример 1 – Инструкция RPT, использующая короткую непосредственную адресацию.

```
RPT #99 ;Выполняет инструкцию, которая следует за RPT
      ;100 раз
```

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	0	1	1	0	1	1	0	0	0	1	1

Опкод инструкции RPT для
непосредственной
адресации 8-битная константа = 99

Рисунок 265 – Содержимое регистра инструкций для примера 1

В примере 2 непосредственный операнд содержится в следующем слове. Регистр инструкции получает последовательно два 16-битных значения, как показано на рисунке 266.

Пример 2 – Инструкция ADD использует длинную непосредственную адресацию

ADD #16384,2	;Сдвинуть значение 16384 влево на два ;бита и добавить результат к аккумулятору.
--------------	---

Первое слово инструкции

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	1	0	0	1	0	0	1	0

Опкод инструкции ADD для
непосредственной длинной адресации Сдвиг = 2

Второе слово инструкции

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0

16-битная константа равная 16384=4000h

Рисунок 266 – Два слова загружаются последовательно в регистр инструкции в примере 2

15.7.2 Режим прямой адресации

В режиме прямой адресации память данных адресуется блоками по 128 слов, которые называются страницами данных или просто страницами. 64К слов памяти данных содержат 512 страниц, помеченные от 0 до 511, как показано на рисунке 267. Текущая страница определяется значением 9 бит указателя страниц данных (DP) в статусном регистре ST0. Для примера, если значение DP равно 0 0000 0000₂, то текущая страница равна 0. Если значение DP равно 0 0000 0000₂, то текущая страница равна 2.

Значение DP	Смещение	Память данных
0000 0000 0	000 0000	Страница 0: 0000h–007Fh
...	...	
0000 0000 0	111 1111	Страница 1: 0080h–00FFh
0000 0000 1	000 0000	
...	...	Страница 2: 0100h–017Fh
0000 0000 1	111 1111	
0000 0001 0	000 0000	Страница 511: FF80h–FFFFh
...	...	
0000 0001 0	111 1111	...
...	...	
...
...	...	
1111 1111 1	000 0000	Страница 511: FF80h–FFFFh
...	...	
1111 1111 1	111 1111	

Рисунок 267 – Распределение страниц памяти данных

Для прямой адресации в дополнении к значению страницы данных процессор должен знать и адрес конкретного слова на этой странице. Этот адрес определяется 7-битным смещением (см. рисунок 267). Смещение получается из 7 последних бит регистра инструкции, который хранит опкод для выполнения следующей инструкции. В режиме прямой адресации содержимое регистра инструкции имеет формат, показанный на рисунке 268. Описание бит этого регистра приведено в таблице 145.




Рисунок 268 – Содержимое регистра инструкции (IR) в режиме прямой адресации

Таблица 145 – Описание бит регистра

Биты	Мнемоника	Описание
15-08	8 MSBs	Эти биты индицируют тип инструкции (для примера инструкцию ADD) и также содержат информацию относительно сдвига значения данных, которые используются инструкцией.
07	0	Индикатор прямой/косвенной адресации. 0 – прямая адресации. 1 – косвенная адресация.
06-00	7 LSBs	Эти биты показывают смещение для получения адреса памяти данных, на которую ссылается инструкция.

Для формирования полного 16-битного адреса, процессор подсоединяет значение DP и семь младших разрядов регистра инструкции, как показано на рисунке 269. DP обеспечивает девять старших бит адреса (номер страницы), а семь

младших разрядов регистра инструкции обеспечивают семь младших разрядов адреса. Для примера, для доступа к адресу 003Fh необходимо установить DP равным 0 ($DP = 0000\ 0000\ 0_2$) и смещение равное $011\ 1111_2$. Соединение (конкатенация) DP и смещения сформирует 16-битный адрес $0000\ 0000\ 0011\ 1111_2$ или 003Fh или 63_{10} .




Рисунок 269 – Формирование адреса данных в режиме прямой адресации

ПРЕДУПРЕЖДЕНИЕ – Следует инициализировать DP во всех программах, так как DP не инициализируется сбросом и его значение не определено после включения питания. Инструментальные средства используют значение многих параметров по умолчанию, включая и DP. Тем не менее, программы, которые явно не используют DP, могут выполняться неправильно в зависимости от того, выполняются ли они под управлением инструментальных средств или нет.

Когда используется режим прямой адресации, то процессор использует DP, чтобы найти страницу данных и использует семь младших бит регистра инструкции, чтобы найти конкретный адрес на странице. Необходимо всегда выполнять следующее:

1 Установить страницу данных. Загрузить подходящее значение (от 0 до 511) в DP. DP может загружаться инструкцией LDP или инструкцией, которая может загружать значение в ST0. Инструкция LDP загружает значение прямо в DP, не влияя на остальные биты ST0. Для примера, для установки текущей страницы 32 (адрес 1000h–107Fh) можно использовать команду:

```
LDP #32 ;Инициализация указателя страницы
```

2 Указать смещение. Обеспечить семь бит смещения как операнд инструкции. Для примера,

```
ADD 1h ;Прибавить к аккумулятору значение по адресу со  
;смещением 1 в текущей странице
```

Нет необходимости установки DP перед каждой инструкцией, которая использует прямую адресацию. Тем не менее, если меняется страница используемых данных, то необходимо менять значение в DP и устанавливать новую страницу.

15.7.2.2 Примеры прямой адресации

В примере 3 первая команда загружает DP значением $0000\ 0100_2$, чтобы установить текущую страницу данных равной 4. Команда ADD ссылается на данные, адрес которых генерируется, как показано в следующем программном коде. Перед выполнением команды ADD опкоде загружается в регистр инструкций. DP и последние семь бит инструкции вместе формируют 16-битный адрес $0000\ 0010\ 0000\ 1001_2$ ($0209h$). На рисунке 270 показано использование инструкцией ADD прямой адресации со сдвигом (от 0 до 15).

Пример 3 – Использование прямой адресации инструкцией ADD (сдвиг от 0 до 15)

```
LDP #4      ;Установка страницы данных в 4 (адрес 0200h-027Fh) .
ADD 9h,5    ;Содержимое адреса данных 0209h
            ;сдвигается влево и прибавляется к
            ;содержимому аккумулятора
```




Рисунок 270 – Использование инструкцией ADD прямой адресации со сдвигом (от 0 до 15)

В примере 4 инструкция ADD ссылается на адрес памяти данных, который генерируется, как показано в следующем программном коде. Для любой инструкции, которая выполняет сдвиг на 16 бит, значение сдвига не включается прямо в слово инструкции; все восемь старших бит опкода определяют не только тип инструкции, но также определяют и сдвиг до 16 разрядов. На рисунке 271 показано использование инструкции ADD с прямой адресацией и со сдвигом на 16. В этом примере 7-4 восемь бит слова инструкции определяют инструкцию ADD со сдвигом 16.

Пример 4 – Использование прямой адресации с ADD (сдвиг на 16)

```
LDP #5      ;Установка страницы данных на 5 (адрес 0280h-02FFh) .
ADD 9h,16   ;Содержимое адреса данных 0289h
            ;сдвигается влево на 16 бит и прибавляется к
            ;содержимому аккумулятора
```




Рисунок 271 – Инструкция ADD с прямой адресацией и сдвигом на 16

В примере 5 инструкция ADDC ссылается на адрес памяти данных, который генерируется, как показано в следующем программном коде. Заметьте, что если инструкция не выполняет сдвиг, подобно этой инструкции ADDC, то все восемь бит содержат опкод типа инструкции. На рисунке 272 показано использование прямой адресации с инструкцией ADDC.

Пример 5 – Использование прямой адресации с инструкцией ADDC

```
LDP #500 ;Установка страницы данных в 500
          ; (адрес FA00h-FA7Fh) .
ADDC 6h  ;Содержимое адреса данных FA06h
          ;и значение бита переноса (C)
          ;прибавляется к содержимому аккумулятора .
```




Рисунок 272 - Использование прямой адресации с инструкцией ADDC

15.7.3 Косвенный режим адресации

Восемь вспомогательных регистров (AR0–AR7) обеспечивают гибкий и мощный режим косвенной адресации (просто косвенной адресации). Любая ячейка в 64К слов памяти данных может быть доступна, используя 16-битный адрес, содержащийся во вспомогательном регистре.

15.7.3.1 Текущий вспомогательный регистр

Для выбора специфицированного вспомогательного регистра нужно загрузить 3-битный указатель вспомогательного регистра (ARP) статусного регистра ST0 значением от 0 до 7. ARP может загружаться как первичная операция инструкцией MAR или LST. ARP может загружаться как вторая операция любой инструкцией, которая поддерживает косвенную адресацию. Регистр, указанный в ARP, адресуется как текущий регистр или текущий AR. Во время выполнения инструкции содержимое текущего вспомогательного регистра используется как адрес на шине адреса чтения данных (DRAB), если инструкция требует чтение из памяти данных, или он передает адрес на адресную шину записи данных (DWAB), если инструкция требует запись данных в память данных. После этого инструкция использует значение текущего вспомогательного регистра как данные для ARAU, которая реализует 16-битную целочисленную беззнаковую арифметику для вычисления следующего значения вспомогательного регистра, например, увеличивать или уменьшать на 1. Обычно ARAU выполняет свои арифметические операции в фазе декодирования конвейера (когда инструкция, определяющая операции, декодируется).

Это позволяет адресу генерироваться перед фазой декодирования следующей инструкции. Имеется исключение для этого правила: во время выполнения инструкции NORM вспомогательный регистр и/или модификация ARP делается во время фазы выполнения конвейера. Для информации об операции конвейера, см. подраздел 15.5.2.

15.7.3.2 Типы косвенной адресации

ИС 1867ВЦ5Т имеет четыре типа косвенной адресации:

- Безинкрементная или бездекрементная. Инструкция использует содержимое вспомогательного регистра как адрес памяти данных, но не инкрементирует, не декрементирует его содержимое.

- Инкремент или декремент на 1. Инструкция использует содержимое вспомогательного регистра как адрес памяти данных и после инкрементирует или декрементирует его содержимое на 1.

- Инкремент или декремент индексной величиной. Значение в AR0 – это величина индекса. Инструкция использует содержимое вспомогательного регистра как адрес памяти данных и после инкрементирует или декрементирует на величину индекса.

- Инкремент или декремент индексной величиной, используя реверсивный перенос. Значение в AR0 – это величина индекса. Инструкция использует содержимое вспомогательного регистра как адрес памяти данных и после инкрементирует или декрементирует его содержимое на величину индекса. Сложение или вычитание в этом случае выполняется с реверсивным распространением переноса для реализации быстрого преобразования Фурье (БПФ).

Эти четыре типа адресации обеспечивают семь видов адресации в режиме косвенной адресации, перечисленные в таблице 146. Таблица 146 также показывает операнд инструкции, который соответствует каждому виду косвенной адресации и даны примеры, каким образом каждая опция используется.

Таблица 146 – Операнды косвенной адресации

Операнд	Опция	Пример
*	Без инкремента/ декремента	LT * загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR.
*+	Инкремент на 1	LT *+ * загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого увеличивает на 1 содержимое текущего AR.
*-	Декремент на 1	LT *- загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого уменьшает на 1 содержимое текущего AR..
*0+	Инкремент на величину индекса	LT *0+ загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого добавляет содержимое AR0 к содержимому текущего AR.
*0-	Декремент на величину индекса	LT *0- загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого вычитает содержимое AR0 из содержимого текущего AR.
*BR0+	Инкремент на на величину индекса с реверсивным	LT *BR0+ загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого и после этого добавляет содержимое AR0 к содержимому текущего регистра AR с реверсивным распространением переноса.
*BR0-	Декремент на величину индекса с реверсивным переносом	LT *BR0- загружает временный регистр (TREG) содержимым памяти данных, адресуемый текущим AR и после этого и после этого вычитает содержимое AR0 из содержимого текущего регистра AR с реверсивным распространением переноса.

Все инкременты и декременты выполняются арифметическим устройством вспомогательных регистров (ARAU) в том же цикле, во время которого инструкция декодируется в конвейере. Бит-реверсная индексная адресация позволяет повысить эффективность операций ввода – вывода , переупорядочивая данные с основанием 2 для БПФ программ. Направление распространения переноса в ARAU реверсируется, когда выбирается адрес и AR0 добавляется или вычитается из текущего AR. Обычно использование этого режима адресации требует, чтобы AR0 был установлен первым в соответствующее значение половины размера области, а текущий AR должен быть установлен значением базового адреса данных (указатель на первые данные).

15.7.3.3 Следующий вспомогательный регистр

В дополнение к обновлению текущего вспомогательного регистра множество инструкций может также специфицировать следующий вспомогательный регистр AR. Этот регистр будет текущим вспомогательным регистром, когда инструкция выполнится полностью. Инструкции, которые указывают следующий текущий регистр, загружают ARP новым значением. Когда ARP загружается новым значением, то предыдущее значение ARP загружается в буфер указателя вспомогательного регистра (auxiliary register pointer buffer – ARB). Пример 6 иллюстрирует выбор следующего вспомогательного регистра, а также обсуждается другая косвенная адресация.

Пример 6 – Выбор нового текущего AR

```

MAR*,AR1 ;Загрузка ARP 1, чтобы сделать AR1 текущим
           ;вспомогательным регистром.
LT *+,AR2 ;AR2 есть следующий вспомогательный регистр.
           ;Загрузка TREG содержимым адреса, указанного AR1,
           ;добавление 1 к содержимому AR1, после этого
           ;сделать AR2 текущим вспомогательным регистром.
MPY*      ;Умножение TREG на содержимое адреса
           ;указанного AR2.
    
```

15.7.3.4 Формат опкода инструкции с косвенной адресацией

На рисунке 273 показан формат слова инструкции, загружаемой в регистр инструкций, когда инструкция использует косвенную адресацию. Поля опкода описаны в таблицах 147 и 148.




Рисунок 273 – Содержимое регистра инструкций с косвенной адресацией

Таблица 147 – Описание бит инструкции

Биты	Мнемоника	Описание
15-08	8 MSBs	Тип инструкции (например, LT), а также содержит информацию относительно сдвигов данных.
07	DIR/INDIR	Этот бит, установленный в 1, определяет косвенный режим адресации.
06-04	ARU	Это поле определяет режим косвенной адресации – будет ли и как увеличиваться/уменьшаться текущий вспомогательный регистр.
3	N	Этот бит определяет будет ли меняться значение ARP. 0 – содержимое ARP остается неизменным. 1 – содержимое NAR загружается в ARP и старое значение ARP загружается в ARB статусного регистра ST1.
02-00	NAR	Это поле определяет следующий текущий вспомогательный регистра. Содержимое NAR загружается в ARP, если N = 1.

Таблица 148 - Эффекты кода ARU на текущий вспомогательный регистр

Код ARU			Арифметическая операция, исполняемая на текущем AR
6	5	4	
0	0	0	Нет операций над текущим
0	0	1	Текущий AR - 1 → текущий AR
0	1	0	Текущий AR + 1 → текущий AR
0	1	1	Резерв
1	0	0	Текущий AR – AR0 →текущий AR (реверсивное/обратное распространение переноса)
1	0	1	Текущий AR – AR0 текущий AR
1	1	0	Текущий AR + AR0 →текущий
1	1	1	Текущий AR + AR0 →текущий (реверсивное.обратное распространение переноса)

Втаблице 149 показаны биты поля опкода и нотация, используемая для косвенной адресации. Она также показывает соответствующие операции, выполняемые на текущем вспомогательном регистре и ARP.

Таблица 149 – Описание бит инструкции при косвенной адресации

Биты опкода инструкции			Операнды	Операция
15 8	7 6 5 4 3	2 1 0		
MSB	1 0 0 0 0	NAR	*	
MSB	1 0 0 0 1	NAR	*, ARn	NAR → AR
MSB	1 0 0 1 0	NAR	*-	Текущий AR – 1 → AR
MSB	1 0 0 1 1	NAR	*-, ARn	Текущий AR – 1 → AR, NAR → ARP
MSB	1 0 1 0 0	NAR	*+	Текущий AR + 1 → AR
MSB	1 0 1 0 1	NAR	*+, ARn	Текущий AR + 1 → AR, NAR → ARP
MSB	1 1 0 0 0	NAR	*BR0-	Текущий AR – rcAR0 → Текущий AR
MSB	1 1 0 0 1	NAR	*BR0-, ARn	Текущий AR – rcAR0 → Текущий AR, NAR → ARP
MSB	1 1 0 1 0	NAR	*0-	Текущий AR – AR0 → Текущий AR
MSB	1 1 0 1 1	NAR	*0-, ARn	Текущий AR – AR0 → Текущий AR, NAR → ARP
MSB	1 1 1 0 0	NAR	*0+	Текущий AR + AR0 → Текущий AR
MSB	1 1 1 0 1	NAR	*0+, ARn	Текущий AR + AR0 → Текущий AR, NAR → ARP
MSB	1 1 1 1 0	NAR	*BR0+	Текущий AR + rcAR0 → Текущий AR
MSB	1 1 1 1 1	NAR	*BR0+ ARn	Текущий AR + rcAR0 → Текущий AR, NAR → ARP

Примечание – rc – реверсивное распространение переноса
 NAR – следующий AR
 n – 0, 1, 2, ..., 7
 MSB - старшие значащие биты слова инструкции
 → - загружается в

15.7.3.5 Примеры косвенной адресации

В примере 7 инструкция ADD выбирается из программной памяти, а регистр инструкций загружается значением, показанным в примере. На рисунке 274 показана косвенная адресация без инкрементирования или декрементирования.

Пример 7 – Косвенная адресация без изменения текущего вспомогательного регистра

```
ADD *,8 ;Прибавить к аккумулятору Add содержимое
;программной памяти адресованной
;текущим вспомогательным регистром. Данные
;сдвигаются влево на восемь бит перед сложением
```



Рисунок 274 – Косвенная адресация без инкрементирования или декрементирования

В примере 8 инструкция ADD выбирается из памяти программ, а регистр инструкций загружается значением, показанным в примере. На рисунке 275 показана косвенная адресация с инкрементом на 1.

Пример 8 – Косвенная адресация с инкрементом текущего вспомогательного регистра на 1

```
ADD *+,8,AR4 ;инструкция выполняется также как в
;примере 7, но в дополнение текущий
;вспомогательный регистр увеличивается на 1
;AR4 выбирается как следующий вспомогательный
;регистр.
```



Рисунок 275 – Косвенная адресация с инкрементом на 1

Пример 9 – Косвенная адресация – декремент 1

ADD *- , 8 ; операторы как в примере 7, но в дополнение, текущий ; вспомогательный регистр декрементируется 1.

Пример 10 – Косвенная адресация – инкрементируется индексом

ADD *0+ , 8 ; операторы как в примере 7, но в дополнение, ; содержимое регистра AR0 прибавляется к текущему ; вспомогательному регистру.

Пример 11 – Косвенная адресация – декремент индексом

ADD *0+ , 8 ; операторы как в примере 7, но в дополнение, ; содержимое регистра AR0 вычитается из текущего ; вспомогательного регистра.

Пример 12 – Косвенная адресация – инкремент индексом с реверсивным распространением переноса

ADD *BR0+ , 8 ; операторы как в примере 10, но в дополнение, ; содержимое регистра AR0 прибавляется к ; текущему вспомогательному регистру с ; реверсивным распространением переноса.

Пример 13 – Косвенная адресация – декремент индексом с реверсивным распространением переноса

ADD *BR0- , 8 ; операторы как в примере 11, но в дополнение, ; содержимое регистра AR0 вычитается из ; текущего вспомогательного регистра с ; реверсивным распространением переноса.

15.7.3.6 Модификация содержимого вспомогательного регистра

Инструкции LAR, ADRK, SBRK и MAR – это специализированные инструкции для изменения содержимого вспомогательного регистра (AR):

- инструкция LAR загружает AR,
- инструкция ADRK добавляет непосредственное значение к AR; а SBRK вычитает непосредственное значение,
- инструкция MAR может инкрементировать или декрементировать AR значением 1 или индексом.

Однако, вспомогательные регистры могут модифицироваться любой инструкцией, которая поддерживает операнды с косвенной адресацией. (Косвенная адресация может использоваться со всеми инструкциями за исключением тех, которые имеют непосредственные операнды или без операндов).

15.8 Ассемблерные инструкции

Эта раздел описывает инструкции языка ассемблера ИС 1867ВЦ5Т. Набор инструкций ИС 1867ВЦ5Т совместим с набором инструкций ИС 1867ВМ2; код, написанный для 1867ВМ2, может быть реассемблирован для работы на 1867ВЦ5Т.

Набор инструкций 1867ВЦ5Т является подмножеством набора инструкций 1867ВЦ2Т, поэтому после модернизации код для 1867ВЦ5Т может быть запущен на ИС 1867ВЦ2Т.

15.8.1 Список инструкций

В этом разделе представлены 6 таблиц (таблицы 150 – таблица 155), в которых инструкции сгруппированы в соответствии с их функциональным назначением:

- Инструкции, оперирующие с аккумулятором, арифметические и логические инструкции (таблица 150).
- Инструкции, оперирующие с вспомогательными регистрами (таблица 151).
- Инструкции, оперирующие с регистрами TREG и PREG, и инструкции умножения (таблица 152).
- Инструкции переходов (таблица 153).
- Управляющие инструкции (таблица 154).
- Инструкции ввода - вывода и инструкции работы с памятью (таблица 155).

В таблицах инструкции расположены в алфавитном порядке. Число слов, которые инструкция занимает в памяти программ, указано в 3-ем столбце, а число циклов, которые инструкция требует для выполнения, - в 4-ом столбце. Предполагается, что все инструкции выполняются из внутренней памяти программ (RAM) и внутренней памяти данных двойного доступа (DARAM). Количество циклов приведено для однократного выполнения инструкции, а не в режиме повтора. Подробная информация о каждой инструкции представлена в подразделе 15.8.3.

Ниже приведена справка о символах (сокращениях), используемых в таблицах этого раздела:

ACC	аккумулятор.
AR	вспомогательный регистр.
ARX	3-битное значение в инструкциях LAR и SAR для определения вспомогательного регистра, который будет загружаться инструкцией (LAR) или сохраняться инструкцией (SAR).
BITX	4-битное значение (называемое “код бита”), которое определяет, какой бит из указанного значения памяти данных будет тестироваться инструкцией BIT.
CM	2-битное значение. Определяет тип сравнения, выполняемого инструкцией CMPR: Если CM = 00, инструкция проверяет (текущий AR = AR0)

Если CM = 01, инструкция проверяет (текущий AR < AR0)
 Если CM = 10, инструкция проверяет (текущий AR > AR0)
 Если CM = 11, инструкция проверяет (текущий AR ≠ AR0)

I AAA AAAA	(За I следует 7 A). Бит I отражает способ адресации: I=0 – прямая адресация, I=1 – косвенная адресация. Когда используется прямая адресация, то 7 A - это младшие биты (LSB) адреса в странице памяти данных. Для косвенной адресации 7 A – это биты, определяющие режим косвенной адресации и способ манипуляции вспомогательными регистрами (см. подраздел 15.7.3 «Режим косвенной адресации»).										
III III	(восемь I) - 8-битная константа, используемая в короткой непосредственной адресации.										
I III III	(девять I) - 9-битная константа, используемая для короткой непосредственной адресации в инструкции LDP.										
I III III III	(тринадцать I) - 13-битная константа, используемая в короткой непосредственной адресации для инструкции MPY.										
I NTR#	5-битное значение, представляет число от 0 до 31. Инструкция INTR использует это число для перехода программного управления по одному из 32 адресов векторов прерывания.										
PM	2-битное значение, копируемое в PM-биты статусного регистра ST1 инструкцией SPM.										
SHF	3-битное значение левого сдвига.										
SHFT	4-битное значение левого сдвига.										
TP	2-битное значение, используемое условными инструкциями для представления четырех условий: TP = 00 – вывод ВЮ низкий. TP = 01 – ТС = 1. TP = 10 – ТС=0. TP = 11 – без условий.										
ZLVC ZLVC	два 4-битных поля, каждое из которых представляет следующие условия:										
	<table border="0"> <tr> <td>Бит</td> <td>Условие</td> </tr> <tr> <td>Z</td> <td>ACC = 0</td> </tr> <tr> <td>L</td> <td>ACC < 0</td> </tr> <tr> <td>V</td> <td>Переполнение</td> </tr> <tr> <td>C</td> <td>Перенос</td> </tr> </table>	Бит	Условие	Z	ACC = 0	L	ACC < 0	V	Переполнение	C	Перенос
Бит	Условие										
Z	ACC = 0										
L	ACC < 0										
V	Переполнение										
C	Перенос										

Условная инструкция содержит два 4-битных поля. Младшие 4 бита инструкции – это поле маски. 1 в соответствующем бите маски указывает, какое из условий будет проверяться. Второе 4-битное поле (биты 4-7) указывает состояние тестируемых условий. Например, для проверки $ACC \geq 0$ необходимо в младшем 4-битном поле установить биты Z и L в 1, а биты V и C установить

в 0. Во втором поле бит Z устанавливается в 1 для тестирования условия $ACC = 0$, а бит L сбрасывается в 0 для тестирования условия $ACC > 0$. Возможные условия, задаваемые этими 8-ью битами, показаны в описании для инструкций BCND, CC и RETC.

+ 1 word

второе слово 2-словного опкода инструкции. Это второе слово содержит 16-битную константу. В зависимости от инструкции эта константа имеет либо длинное непосредственное значение, адрес памяти программ или адрес порта ввода - вывода или картируемый в память регистр ввода - вывода.

Таблица 150 Инструкции, оперирующие с аккумулятором, арифметические и логические инструкции

Мнемоника	Описание	Слов	Циклов	Опкод
ABS	Абсолютное значение ACC	1	1	1011 1110 0000 0000
ADD	Прибавление к ACC операнда со сдвигом от 0 до 15, прямая/косвенная адресация	1	1	0010 SHFT IAAA AAAA
	Прибавление к ACC операнда со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1001 SHFT + 1 word
	Прибавление к ACC операнда со сдвигом 16, прямая/косвенная адресация	1	1	0110 0001 IAAA AAAA
	Прибавление к ACC операнда, короткая непосредственная адресация	1	1	1011 1000 IIII IIII
ADDC	Прибавление к ACC операнда с переносом, прямая/косвенная адресация	1	1	0110 0000 IAAA AAAA
ADDS	Прибавление к младшему слову ACC операнда с подавлением знакового расширения, прямая/косвенная адресация	1	1	0110 0010 IAAA AAAA
ADDT	Прибавление к ACC операнда со сдвигом от 0 до 15, указанным в TREG, прямая/косвенная адресация	1	1	0110 0011 IAAA AAAA
AND	Логическое «И» младшего слова ACC со значением памяти данных, прямая/косвенная адресация	1	1	0110 1110 IAAA AAAA
	Логическое «И» ACC с операндом со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1011 SHFT + 1 word
	Логическое «И» ACC с операндом со сдвигом 16, длинная непосредственная адресация	2	2	1011 1110 1000 0001 + 1 word
CMPL	Инверсия ACC	1	1	1011 1110 0000 0001

Продолжение таблицы 150

Мнемоника	Описание	Слов	Циклов	Опкод
LACC	Загрузка в ACC значения памяти данных со сдвигом от 0 до 15, прямая/косвенная адресация	1	1	0001 SHFT IAAA AAAA
	Загрузка в ACC операнда со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1000 SHFT + 1 word
LACL	Загрузка в младшее слово ACC операнда, прямая/косвенная адресация	1	1	0110 1001 IAAA AAAA
	Загрузка в младшего слова ACC операнда, короткая непосредственная адресация	1	1	1011 1001 IIII IIII
LACT	Загрузка в ACC операнда со сдвигом от 0 до 15, указанным в TREG, прямая/косвенная адресация	1	1	0110 1011 IAAA AAAA
NEG	Умножение ACC на -1 (изменение знака ACC)	1	1	1011 1110 0000 0010
NORM	Нормализация содержимого ACC, косвенная адресация	1	1	1010 0000 IAAA AAAA
OR	Логическое «ИЛИ» младшего слова ACC с операндом, прямая/косвенная адресация	1	1	0110 1101 IAAA AAAA
	Логическое «ИЛИ» ACC с операндом со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1100 SHFT + 1 word
	Логическое «ИЛИ» ACC с операндом со сдвигом 16, длинная непосредственная адресация	2	2	1011 1110 1000 0010 + 1 word
ROL	Циклический сдвиг ACC влево	1	1	1011 1110 0000 1100
ROR	Циклический сдвиг ACC вправо	1	1	1011 1110 0000 1101
SACH	Сохранение старшего слова ACC со сдвигом от 0 до 7, прямая/косвенная адресация	1	1	1001 1SHF IAAA AAAA
SACL	Сохранение младшего слова ACC со сдвигом от 0 до 7, прямая/косвенная адресация	1	1	1001 0SHF IAAA AAAA
SFL	Сдвиг ACC влево	1	1	1011 1110 0000 1001
SFR	Сдвиг ACC вправо	1	1	1011 1110 0000 1010
SUB	Вычитание из ACC операнда со сдвигом от 0 до 15, прямая/косвенная адресация	1	1	0011 SHFT IAAA AAAA
	Вычитание из ACC операнда со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1010 SHFT + 1 word

Окончание таблицы 150

Мнемоника	Описание	Слов	Циклов	Опкод
	Вычитание из АСС операнда со сдвигом 16, прямая/косвенная адресация	1	1	0110 0101 1AAA AAAA
	Вычитание из АСС операнда, короткая непосредственная адресация	1	1	1011 1010 1111 1111
SUBB	Вычитание из АСС операнда с заемом, прямая/косвенная адресация	1	1	0110 0100 1AAA AAAA
SUBC	Условное вычитание операнда, прямая/косвенная адресация	1	1	0000 1010 1AAA AAAA
SUBS	Вычитание из АСС операнда с запрещением расширения знака, прямая/косвенная адресация	1	1	0110 0110 1AAA AAAA
SUBT	Вычитание из АСС операнда со сдвигом, указанным в TREG, прямая/косвенная адресация	1	1	0110 0111 1AAA AAAA
XOR	«Исключающее ИЛИ» младшего слова АСС с операндом, прямая/косвенная адресация	1	1	0110 1100 1AAA AAAA
	«Исключающее ИЛИ» АСС с операндом со сдвигом от 0 до 15, длинная непосредственная адресация	2	2	1011 1111 1101 SHFT + 1 word
	«Исключающее ИЛИ» АСС с операндом со сдвигом 16, длинная непосредственная адресация	2	2	1011 1110 1000 0011 + 1 word
ZALR	Сброс младшего слова АСС и загрузка старшего слова АСС с округлением, прямая/косвенная адресация	1	1	0110 1000 1AAA AAAA

Таблица 151 – Инструкции вспомогательных регистров

Мнемоника	Описание	Слов	Циклов	Опкод
ADRK	Прибавление константы к текущему AR, короткая непосредственная адресация	1	1	0111 1000 1111 1111
BANZ	Переход, если текущий AR не равен 0, косвенная адресация	2	4 (УВ) 2 (УНВ)	0111 1011 1AAA AAAA + 1 word
CMPR	Сравнение текущего AR с AR0	1	1	1011 1111 0100 01CM
LAR	Загрузка указанного AR операндом, прямая/косвенная адресация	1	2	0000 0ARX 1AAA AAAA
	Загрузка указанного AR операндом, короткая непосредственная адресация	1	2	1011 0ARX 1111 1111
	Загрузка указанного AR операндом, длинная непосредственная адресация	2	2	1011 1111 0000 1ARX + 1 word

Окончание таблицы 151

Мнемоника	Описание	Слов	Циклов	Опкод
MAR	Модификация текущего AR и/или ARP при косвенной адресации (при прямой адресации аналог NOP)	1	1	1000 1011 1AAA AAAA
SAR	Сохранение указанного AR по указанному адресу, прямая/косвенная адресация	1	1	1000 0ARX 1AAA AAAA
SBRK	Вычитание операнда из текущего AR, короткая непосредственная адресация	1	1	0111 1100 1111 1111
Примечание - УВ – условие выполнено, УНВ – условие не выполнено.				

Таблица 152 – TREG, PREG и инструкции умножения

Мнемоника	Описание	Слов	Циклов	Опкод
APAC	Прибавить PREG к ACC	1	1	1011 1110 0000 0100
LPH	Загрузка старшего слова PREG операндом, прямая/косвенная адресация	1	1	0111 0101 1AAA AAAA
LT	Загрузка PREG операндом, прямая/косвенная адресация	1	1	0111 0011 1AAA AAAA
LTA	Загрузка TREG операндом, сложение ACC с PREG, прямая/косвенная адресация	1	1	0111 0000 1AAA AAAA
LTD	Загрузка TREG операндом, сложение ACC с PREG, пересылка операнда по адресу операнда + 1, прямая/косвенная адресация	1	1	0111 0010 1AAA AAAA
LTP	Загрузка TREG операнда, сохранение PREG в ACC, прямая/косвенная адресация	1	1	0111 0001 1AAA AAAA
LTS	Загрузка TREG операнда, вычитание PREG из ACC, прямая/косвенная адресация	1	1	0111 0100 1AAA AAAA
MAC	Умножение и накопление, прямая/косвенная адресация	2	3	1010 0010 1AAA AAAA + 1 word
MACD	Умножение и накопление, пересылка данных, прямая/косвенная адресация	2	3	1010 0011 1AAA AAAA + 1 word
MPY	Умножение TREG на операнд, прямая/косвенная адресация	1	1	0101 0100 1AAA AAAA
	Умножение TREG на операнд (13-битная константа), короткая непосредственная адресация	1	1	1101 1111 1111 1111
MPYA	Умножение с накоплением предыдущего произведения, прямая/косвенная адресация	1	1	0101 0000 1AAA AAAA
MPYS	Умножение с вычитанием из предыдущего произведения, прямая/косвенная адресация	1	1	0101 0001 1AAA AAAA

Окончание таблицы 152

Мнемоника	Описание	Слов	Циклов	Опкод
MPYU	Беззнаковое умножение, прямая/косвенная адресация	1	1	0101 0101 1AAA AAAA
PAC	Загрузка ACC значением регистра PREG	1	1	1011 1110 0000 0011
SPAC	Вычитание значения регистра PREG из ACC	1	1	1011 1110 0000 0101
SPH	Сохранение старшего слова регистра PREG в памяти данных, прямая/косвенная адресация	1	1	1000 1101 1AAA AAAA
SPL	Сохранение младшего слова регистра PREG в памяти данных, прямая/косвенная адресация	1	1	1000 1100 1AAA AAAA
SPM	Установить режим сдвига произведения	1	1	1011 1111 0000 00PM
SQRA	Вычисление квадрата операнда с накоплением в ACC предыдущего произведения, прямая/косвенная адресация	1	1	0101 0010 1AAA AAAA
SQRS	Вычисление квадрата операнда, вычитание из ACC предыдущего произведения, прямая/косвенная адресация	1	1	0101 0011 1AAA AAAA

Таблица 153 Инструкции перехода

Мнемоника	Описание	Слов	Циклов	Опкод
B	Безусловный переход, косвенная адресация	2	4	0111 1001 1AAA AAAA + 1 word
BACC	Переход по адресу, указанному в ACC	1	4	1011 1110 0010 0000
BANZ	Переход, если текущий AR не равен 0, косвенная адресация	2	4 (УВ) 2 (УНВ)	0111 1011 1AAA AAAA + 1 word
BCND	Условный переход	2	4 (УВ) 2 (УНВ)	1110 00TP ZLVC ZLVC + 1 word
CALA	Вызов подпрограммы с адресом, указанным в ACC	1	4	1011 1110 0011 0000
CALL	Вызов подпрограммы, косвенная адресация	2	4	0111 1010 1AAA AAAA + 1 word
INTR	Программное прерывание	1	4	1011 1110 011I NTR#
NMI	Немаскируемое программное прерывание	1	4	1011 1110 0101 0010
RET	Возврат из подпрограммы	1	4	1110 1111 0000 0000
RETC	Условный возврат из подпрограммы	1	4 (УВ) 2 (УНВ)	1110 11TP ZLVC ZLVC
TRAP	Программное прерывание	1	4	1011 1110 0101 0001
Примечание - УВ – условие выполнено, УНВ – условие не выполнено.				

Таблица 154 – Инструкции управления

Мнемоника	Описание		Слов	Циклов	Опкод
BIT	Проверка бита в операнде, код бита указан в инструкции, прямая/косвенная адресация		1	1	0100 BITX TAAA AAAA
BITT	Проверка бита в операнде, код бита указан в регистре TREG, прямая/косвенная адресация		1	1	0110 1111 TAAA AAAA
CLRC	Очистка управляющего бита				
	CLRC C	Очистка бита C	1	1	1011 1110 0100 1110
	CLRC CNF	Очистка бита CNF	1	1	1011 1110 0100 0100
	CLRC INTM	Очистка бита INTM	1	1	1011 1110 0100 0000
	CLRC OVM	Очистка бита OVM	1	1	1011 1110 0100 0010
	CLRC SXM	Очистка бита SXM	1	1	1011 1110 0100 0110
	CLRC TC	Очистка бита TC	1	1	1011 1110 0100 1010
CLRC XF	Очистка бита XF	1	1	1011 1110 0100 1100	
IDLE	Ожидание прерывания		1	1	1011 1110 0010 0010
LDP	Загрузка указателя страниц, прямая/косвенная адресация		1	2	0000 1101 TAAA AAAA
	Загрузка указателя страниц, короткая непосредственная адресация		1	2	1011 1101 IIII IIII
LST	Загрузка статусного регистра ST0, прямая/косвенная адресация		1	2	0000 1110 TAAA AAAA
	Загрузка статусного регистра ST1, прямая/косвенная адресация		1	2	0000 1111 TAAA AAAA
NOP	Нет операции		1	1	1000 1011 0000 0000
POP	Записать содержимое верхушки стека в младшее слово ACC		1	1	1011 1110 0011 0010
POPD	Записать содержимое верхушки стека в ячейку памяти данных, прямая/косвенная адресация		1	1	1000 1010 TAAA AAAA
PSHD	Записать значение ячейки памяти данных в стек, прямая/косвенная адресация		1	1	0111 0110 TAAA AAAA
PUSH	Записать младшее слово ACC в стек		1	1	1011 1110 0011 1100
RPT	Повтор следующей инструкции n+1 раз, n указано в операнде, прямая/косвенная адресация		1	1	0000 1011 TAAA AAAA
	Повтор следующей инструкции n+1 раз, n указано в операнде, короткая непосредственная адресация		1	1	1011 1011 IIII IIII
SETC	Установка управляющего бита				
	SETC C	Установка бита C	1	1	1011 1110 0100 1111
	SETC CNF	Установка бита CNF	1	1	1011 1110 0100 0101
	SETC INTM	Установка бита INTM	1	1	1011 1110 0100 0001
	SETC OVM	Установка бита OVM	1	1	1011 1110 0100 0011
SETC SXM	Установка бита SXM	1	1	1011 1110 0100 0111	

Окончание таблицы 154

Мнемоника	Описание		Слов	Циклов	Опкод
	SETC TC	Установка бита TC	1	1	1011 1110 0100 1011
	SETC XF	Установка бита XF	1	1	1011 1110 0100 1101
SPM	Установка режима сдвига произведения		1	1	1011 1111 0000 00PM
SST	Сохранение статусного регистра ST0, прямая/косвенная адресация		1	1	1000 1110 IAAA AAAA
	Сохранение статусного регистра ST1, прямая/косвенная адресация		1	1	1000 1111 IAAA AAAA

Таблица 155 – Инструкции ввода - вывода и инструкции работы с памятью

Мнемоника	Описание	Слов	Циклов	Опкод
BLDD	Копирование содержимого памяти данных, адресуемой длиной непосредственной адресацией, в ячейку памяти данных, адресуемую прямо/косвенно	2	3	1010 1000 IAAA AAAA + 1 word
	Копирование содержимого памяти данных, адресуемой прямо/косвенно, в ячейку памяти данных, адресуемую длиной непосредственной адресацией	2	3	1010 1001 IAAA AAAA + 1 word
BLPD	Копирование содержимого памяти программ, адресуемой вторым словом инструкции, в ячейку память данных, адресуемую прямо/косвенно	2	3	1010 0101 IAAA AAAA + 1 word
DMOV	Пересылка данных из ячейки памяти данных, адресуемой прямо/косвенно в следующую ячейку памяти данных	1	1	0111 0111 IAAA AAAA
IN	Чтение данных из порта ввода - вывода, адресуемого 2 словом инструкции в память данных, адресуемую прямо/косвенно	2	2	1010 1111 IAAA AAAA + 1 word
OUT	Запись данных в порт ввода - вывода, адресуемый 2 словом инструкции из памяти данных, адресуемой прямо/косвенно	2	3	0000 1100 IAAA AAAA + 1 word
SPLK	Сохранение константы (второе слово инструкции) в памяти данных, адресуемой прямо/косвенно	2	2	1010 1110 IAAA AAAA + 1 word
TBLR	Копирование содержимого памяти программ, адресуемой младшим словом ACC, в память данных, адресуемую прямо/косвенно	1	3	1010 0110 IAAA AAAA

15.8.2 Как использовать описание инструкций

Этот подраздел содержит подробную информацию о наборе инструкций. Описание для каждой инструкции представляет собой следующие категории информации:

- Синтаксис.
- Код операции.
- Операнды
- Выполнение.
- Статусные биты.
- Описание.
- Слова (длина инструкции).
- Циклы.
- Примеры.

15.8.2.1 Синтаксис

Описание каждой инструкции начинается со списка синтаксически правильных выражений на языке ассемблера и типа(ов) режима адресации для каждого выражения. Для примера, описание для инструкции ADD начинается с:

```
ADD dma [, shift ]           ;Прямая адресация
ADD dma, 16                  ;Прямая адресация со сдвигом 16
ADD ind [, shift [, ARn] ]   ;Косвенная адресация
ADD ind, 16 [, ARn]         ;Косвенная адресация со сдвигом 16
ADD #k                       ;Короткая непосредственная адресация
ADD #lk [, shift ]         ;Длинная непосредственная адресация
```

Нотация, используемая в синтаксических выражениях:

- Символы курсивом в синтаксисе инструкции используются для обозначения переменной.

Для примера, синтаксис ADD dma позволяет использовать различные значения для dma (любое из значений, приведенных в примерах).

Примеры:

```
ADD DAT
ADD 15
```

- Жирные символы в синтаксисе инструкции должны набираться, как показано.

Пример:

```
Для синтаксиса
ADD dma, 16
```

можно использовать различные значения для dma, но слово ADD и число 16 должны набираться, как показано ниже:

```
ADD 7h, 16
ADD X, 16
```

- [, x] – необязательный операнд x

Пример:

```
Для синтаксиса
ADD dma [, shift]
```

можно подставить для `dta` как в инструкции, приведенной ниже:

```
ADD 7h
```

а можно добавить необязательный элемент, добавляя значение сдвига как в инструкции

```
ADD 7h, 5
```

– `[, x1 [, x2]]` – операнды `x1` и `x2` являются необязательными, но нельзя включить только элемент `x2` без включения элемента `x1`.

Пример:

Для синтаксиса

```
ADD ind, [, shift [, ARn]]
```

необходимо включить `ind` как в инструкции

```
ADD *+
```

Можно включить необязательный сдвиг, как в инструкции

```
ADD *+, 5
```

Если нужно включить необязательный элемент `ARn`, то необходимо также включить и сдвиг как в инструкции

```
ADD *+, 0, AR2
```

– `#` - этот символ является префиксом для константы, используемой в непосредственной адресации. Для короткого/длинного непосредственного операнда этот символ используется в инструкции для устранения неоднозначности с другими режимами адресации.

Пример:

```
RPT #15
```

Инструкция использует короткую непосредственную адресацию. Эта инструкция повторяет следующую инструкцию 16 раз.

```
RPT 15
```

Инструкция использует прямую адресацию. Количество повторений следующей инструкции определяется значением в памяти данных.

В заключение рассмотрим пример кода:

```
MoveData BLDD DAT5, #310h ;пересылка данных из адреса  
;указаного в DAT5 в адрес 310h.
```

Обратите внимание, что необязательная метка `MoveData` используется как указатель перед началом мнемоники инструкции. Можно размещать метку или перед мнемоникой инструкции на той же самой линии, или на предыдущей линии в первой колонке. (Нужно убедиться, что в имени метки отсутствует пробел). Поле необязательного комментария может включать синтаксическое выражение. По крайней мере, один пробел требуется между полями (метка, мнемоника, операнд или комментарий).

15.8.2.2 Операнды

Операнды могут быть константами или выражением, вычисляемым во время ассемблирования (компиляции), указывающими на память, порты ввода - вывода, адреса регистров, указатели, размер сдвига и на различные другие константы.

Подраздел операндов в описании каждой инструкции определяет переменные, используемые в синтаксическом выражении.

Например, для инструкции ADD синтаксическая категория дает эти синтаксические выражения:

ADD dma [, shift]	;Прямая адресация
ADD dma, 16	;Прямая адресация со сдвигом 16
ADD ind [, shift [, ARn]]	;Косвенная адресация
ADD ind, 16 [, ARn]	;Косвенная адресация со сдвигом 16
ADD #k	;Короткая непосредственная адресация
ADD #lk [, shift]	;Длинная непосредственная адресация

Категория операндов определяет переменные dma, shift, ind, n, k и lk. Для ind, косвенно адресуемой переменной, можно подставить один из 7 символов:

* *+ *− *0+ *0− *BR0+ *BR0−

Эти символы описаны в подразделе 15.7.3.2 “Типы косвенной адресации”.

15.8.2.3 Код команды

Информация кода команды (опкода) в описании инструкции классифицирует различные поля битов, которые составляют каждое слово инструкции. Когда одно из полей содержит константу, полученную прямо из операнда, то поле имеет то же самое имя, что и этот операнд. Содержимое полей, которые не связаны напрямую с операндами, имеют другие имена; описание опкода или поясняет эти имена сразу или отсылает к разделу в этого документа, который поясняет их в деталях. Для примера, эти опкоды, данные для инструкции ADDC.

ADDC dma															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	0	0							
										dma					
ADDC ind [, ARn]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	0	1		ARU		N		NAR	

Поле, называемое dma, содержит значение dma, которое определяется в категории операндов. Содержимое полей ARU, N и NAR заполняется из операндов ind и n, но прямо не соответствует этим операндам; однако, примечание направляет вас к подходящему разделу для детализации.

15.8.2.4 Выполнение

Исполнение (выполнение) показывает последовательность действий, происходящих при выполнении инструкции. Если выполняемое событие или события зависят от используемого метода адресации, то указывается какие события связываются с какими методами адресации. Далее приведена используемая нотация:

(r)	содержимое регистра или ячейки r.
	Пример: (ACC)
	представляет значение аккумулятора.
x → y	значение x назначается регистру или ячейке y
	Пример: (data-memory address) → ACC

означает: содержимое из указанного адреса памяти данных записывается в аккумулятор.

$r(n:m)$ биты от n до m регистра или ячейки r .

Пример: ACC (15:0)

представляет биты с 15 по 0 аккумулятора.

$(r(n:m))$ содержимое бит от n до m регистра или ячейки r .

Пример: ACC (31:16)

представляет содержимое бит с 31 по 16 аккумулятора.

nnh указывает, что nn представляет собой 16-тиричное число.

15.8.2.5 Статусные биты

Биты в статусных регистрах ST0 и ST1 влияют на выполнение соответствующих инструкций и изменяются определенными инструкциями. Информация «Статусные биты» в описании каждой инструкции определяет, какие биты (если таковые имеются) влияют на выполнение инструкции и какие из бит (если таковые имеются) изменяются инструкцией.

15.8.2.6 Описание

«Описание» объясняет, что происходит во время выполнения инструкции, и ее влияние на весь процессор или на содержимое памяти. Здесь также обсуждаются различные ограничения на операнды, накладываемые процессором или ассемблером. Описание дополняет информацию, данную в «Выполнении».

15.8.2.7 Слова (длина инструкции)

«Длина инструкции в словах» указывает число слов памяти, требуемых для хранения инструкции (одно или два), указывает, какие режимы адресации требуют одно слово, а какие два.

15.8.2.8 Циклы

Информация «Циклы» в описании каждой инструкции содержит таблицы, показывающие число машинных циклов (период CLKOUT1), требуемых для выполнения инструкции в данной конфигурации памяти как для одиночной, так и повторяемой инструкцией RPT.

Пример:

Операнд	Циклов для одиночной инструкции		
	Программа		
	ROM	DARAM	Внешняя
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Операнд	Циклов для выполнения инструкции под циклом RPT		
	Программа		
	ROM	DARAM	Внешняя
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Примечание -

- ROM Инструкция выполняется из внутрикристалльной постоянной памяти, например флеш.
- DARAM Инструкция выполняется из внутренней памяти программ с двойным доступом за один машинный цикл.
- Внешняя Инструкция выполняется из внешней памяти программ.

Если инструкция требует операнд из памяти, то строка в таблице указывает расположение операнда(ов) как показано ниже:

DARAM операнд находится во внутрикристалльной памяти с двойным доступом за машинный цикл.

Внешняя операнд находится во внешней памяти.

Для циклического повторения инструкции под RPT, n – указывает число повторений данной инструкции инструкцией RPT. Дополнительные циклы (состояния ожидания) могут формироваться для доступа к памяти программ, памяти данных и пространству ввода - вывода генератором циклов ожидания (waitstate generator) или внешним сигналом READY. Эти циклы ожидания представлены следующими переменными:

- p программные циклы ожидания. Представляет дополнительные циклы синхроимпульсов, которые ИС 1867ВЦ5Т ждет от внешней памяти программ при однократном доступе к ней.
- d состояние ожидания памяти данных. Представляет число машинных циклов ожидания для ответа внешней памяти данных при однократном доступе к ней.
- io состояние ожидания ввода – вывода. Представляет число машинных циклов ожидания для ответа устройств пространства ввода – вывода при однократном доступе.
- n число повторений (где $n > 2$ для заполнения конвейера). Представляет число повторений выполнения инструкции.

Если имеется многократный доступ к одному и тому же пространству, то подходящий сомножитель предшествует переменной. Для примера, два доступа к внешней программной памяти требуют $2p$ циклов ожидания. Выше приведенные переменные могут также использовать подпись src, dst и code, чтобы указать источник, приемник или код, соответственно.

Все внешние чтения занимают, по крайней мере, один машинный цикл, в то время как все внешние записи занимают, по крайней мере, два машинных цикла. Однако, если внешняя запись немедленно следует или предшествует внешнему циклу чтения, тогда внешняя запись занимает три цикла. Если генератор ожиданий или вывод READY используется для добавления m ($m > 0$) циклов ожидания для внешнего доступа, тогда чтение требует $m + 1$ циклов, а внешняя запись требует $m + 2$ циклов.

Времена циклов инструкций основаны на следующих предположениях:

- По крайней мере 4 следующие инструкции выбираются из той же самой секции памяти (внутренней или внешней), которая была использована для выбора текущей инструкции (кроме случая, когда выполняется инструкция, нарушающая порядок увеличения РС на 1, например, такие как B, CALL и т.д.).
- В режиме однократного выполнения нет конфликтов в конвейере между текущей инструкцией и инструкцией немедленно предшествующей или следующей за текущей. Есть исключение только для конфликта между фазой выборки в конвейере и доступом чтения/записи в память (если имеется).
- В режиме повторения все конфликты, вызываемые конвейерным выполнением инструкции, обсуждаются.

15.8.2.9 Примеры

Для каждой инструкции включен пример кода, описано воздействие кода на память и регистры. Обсудим это на примере инструкции ADD:

ADD*+,0,AR0

Переменная	До выполнения инструкции	После выполнения инструкции
ARP		4
AR4	0302h	0303h
Data Memory		
302h	2h	2h
ACC	2h	04h
C	X	0

Имеются следующие факты и события, которые представлены в этом примере:

– Указатель вспомогательного регистра (ARP) указывает на текущий AR, потому что $ARP = 4$, следовательно, текущий регистр есть AR4.

– Когда выполняется сложение, то ЦП берет из AR4 адрес 0302h. Содержимое этого адреса, равное 2h, прибавляется к содержимому аккумулятора, которое равно 2h. Результат, равный (4h), помещается в аккумулятор (потому, что второй операнд инструкции указывает левый сдвиг равный 0, значение памяти данных не сдвигается перед сложением со значением аккумулятора).

– Инструкция указывает инкремент на 1 содержимого текущего регистра (*+). Следовательно, после выполнения сложения, содержимое AR4 увеличивается до 0303h.

– Инструкция также указывает следующий вспомогательный регистр, следовательно, после выполнения инструкции $ARP = 0$.

– Поскольку не было переноса во время сложения, то бит переноса сбрасывается в 0.

15.8.3 Описание инструкций

Этот подраздел содержит детальную информацию по набору инструкций для ИС 1867ВЦ5Т. Инструкции представлены в алфавитном порядке и описание для каждой инструкции представляет следующие категории информации:

- Синтаксис.
- Код операции.
- Операнды.
- Выполнение.
- Статусные биты.
- Описание.
- Слова (длина инструкции).
- Циклы.
- Примеры.

15.8.3.1 Инструкция ABS

ABS – вычисление абсолютного значения аккумулятора.

СИНТАКСИС ABS

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 |(ACC)| -> ACC; 0 -> C
 Зависит от OVM; изменяет OV и C. Не зависит от SXM.

ОПИСАНИЕ Если содержание аккумулятора больше или равно нулю, то после исполнения ABS оно не меняется. В противном случае аккумулятор загружается значением, которое является дополнением до 2 его исходного значения. После выполнения этой команды в бит переноса (C) всегда устанавливается нуль. Следует заметить, что значение 80000000h – это особый случай. Когда режим переполнения не установлен (OVM = 0), то ABS от 80000000h равен 80000000h. Когда режим переполнения установлен (OVM = 1), то ABS от 80000000h равен 7FFFFFFFh. В любом случае бит OV устанавливается в 1.

СЛОВА 1

ЦИКЛЫ	Циклы для однократного выполнения инструкции ABS		
	ROM	DARAM	Внешняя память
	1	1	1+p

ЦИКЛЫ	Циклы для многократного выполнения (RPT) инструкции ABS		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР 1	ABS До выполнения ACC=1234h; C=X	После выполнения ACC=1234h; C=0
ПРИМЕР 2	ABS До выполнения ACC=FFFFFFFFh; C=X	После выполнения ACC=1h; C=0
ПРИМЕР 3	ABS ; (OVM = 1) До выполнения ACC=80000000h; C=X OV=X	После выполнения ACC=7FFFFFFFFh; C=0 OV=1
ПРИМЕР 4	ABS ; (OVM = 0) До выполнения ACC=80000000h; C=X OV=X	После выполнения ACC=80000000h; C=0 OV=1

15.8.3.2 Инструкция ADD

ADD – Сложение с аккумулятором со сдвигом.

СИНТАКСИС	ADD dma [, shift]	Прямая адресация
	ADD dma, 16	Прямая адресация с левым сдвигом на 16
	ADD ind [, shift [, ARn]]	Косвенная адресация
	ADD ind, 16 [, ARn]	Косвенная адресация с левым сдвигом на 16
	ADD #k	Короткая непосредственная адресация
	ADD #lk [, shift]	Длинная непосредственная адресация

ОПЕРАНДЫ	$0 \leq dma \leq 127$
	$0 \leq shift \leq 15$ (по умолчанию 0)
	$0 \leq \text{новый ARP} \leq 7$
	$0 \leq k \leq 255$
	$-32768 \leq lk \leq 32767$

КОД КОМАНДЫ	Прямая адресация со сдвигом
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 0 1 0 SHFT 0 dma

	Косвенная адресация со сдвигом
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 0 1 0 SHFT 1 см. подраздел 15.7.3

	Прямая адресация со сдвигом 16
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 1 1 0 0 0 0 1 0 dma

	Косвенная адресация со сдвигом 16
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 1 1 0 0 0 0 1 1 см. подраздел 15.7.3

	Короткая непосредственная адресация
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	1 0 1 1 1 0 0 0 8-битная константа

	Длинная непосредственная адресация со сдвигом
	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	1 0 1 1 1 1 1 1 1 0 0 1 SHFT
	16-битная константа

ВЫПОЛНЕНИЕ Прямая и косвенная адресации:
 $(PC) + 1 \rightarrow PC$
 $(ACC) + [(dma) * 2^{\text{сдвиг}}] \rightarrow ACC$
Зависит от SXM и OVM; изменяет C и OV.
Короткая непосредственная адресация:
 $(PC) + 1 \rightarrow PC$
 $(ACC) + k \rightarrow ACC$
Зависит от OVM; изменяет на C и OV.
Длинная непосредственная адресация:
 $(PC) + 2 \rightarrow PC$
 $(ACC) + lk * 2^{\text{сдвиг}} \rightarrow ACC$
Зависит от OVM и SXM; изменяет на C и OV.

ОПИСАНИЕ Содержание адресуемой ячейки памяти данных или непосредственная константа сдвигается влево, в соответствии со значением сдвига, и прибавляется к аккумулятору. При выполнении сдвига младшие разряды прибавляемых данных заполняются нулями. В старшие разряды аккумулятора записывается значение знака, если SXM = 1, или они заполняются нулями, если SXM = 0. Результат запоминается в аккумуляторе. При модификации ARP, при косвенной адресации, необходимо указывать значение сдвига. Если сдвиг не используется, указывается 0: ADD *,0,AR0. Короткий непосредственный 8-битный операнд добавляется к содержимому ACC как положительное значение. Результат операции сохраняется в ACC. В этом режиме не выполняется операция сдвига, и операция контроля знака через SXM бит. С бит устанавливается в 1, если результат операции генерирует перенос; иначе С бит устанавливается в 0. Если в инструкции задается сдвиг на 16, то С бит устанавливается только если результат добавления генерирует перенос; иначе бит С не модифицируется. Это позволяет корректно генерировать одиночный перенос при добавлении 32-битного числа к ACC.

СЛОВА

- 1 Прямая, косвенная или короткая непосредственная адресация.
- 2 Длинная непосредственная адресация.

ЦИКЛЫ

Циклов для однократного выполнения (прямая или косвенная адресация) инструкции ADD

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов для выполнения многократного выполнения (RPT) инструкции ADD

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов для однократного выполнения (короткая непосредственная адресация)

ROM	DARAM	Внешняя память
1	1	1+p

Циклов для однократного выполнения (длинная непосредственная адресация)

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1

ADD DAT1,1 ; (DP = 6)

До выполнения	После выполнения
Память данных	Память данных
301h 1h	301h 1h
ACC 2h; C=X	ACC 04h; C=0

ПРИМЕР 2

ADD *,0,AR0

До выполнения	После выполнения
ARP 4	ARP 0
AR4 0302h	AR4 0303h
Память данных	Память данных
302h 2h	302h 2h
ACC 2h; C=X	ACC 04h; C=0

ПРИМЕР 3

ADD #1h ; короткий непосредственный операнд

До выполнения	После выполнения
ACC 2h; C=X	ACC 03h; C=0

ПРИМЕР 4

ADD #1111h,1 ; длинный непосредственный операнд со сдвигом 1

До выполнения	После выполнения
ACC 2h; C=X	ACC 2224h; C=0

ПРИМЕР 1

ADDC DAT0 ; (DP = 6)

До выполнения

Память данных

300h 04h

ACC 13h; C=1

После выполнения

Память данных

300h 04h

ACC 18h; C=0

ПРИМЕР 2

ADDC *- ,AR4 ; (OVM = 0)

До выполнения

ARP 0

AR0 300h

Память данных

300h 0h

ACC 0FFFFFFFh; C=1

OV=X

После выполнения

ARP 4

AR0 299h

Память данных

300h 0h

ACC 0h; C=1

OV=0

15.8.3.4 Инструкция ADDS

ADDS – сложение с младшим словом аккумулятора без расширения знака.

СИНТАКСИС	ADDS dma ADDS ind [, ARn]	Прямая адресация Косвенная адресация																																																																																												
КОД КОМАНДЫ	<table border="0" style="margin-left: auto; margin-right: auto;"> <tr> <td colspan="14" style="text-align: center;">Прямая адресация</td> </tr> <tr> <td style="text-align: center;">15</td><td style="text-align: center;">14</td><td style="text-align: center;">13</td><td style="text-align: center;">12</td><td style="text-align: center;">11</td><td style="text-align: center;">10</td><td style="text-align: center;">9</td><td style="text-align: center;">8</td><td style="text-align: center;">7</td><td style="text-align: center;">6</td><td style="text-align: center;">5</td><td style="text-align: center;">4</td><td style="text-align: center;">3</td><td style="text-align: center;">2</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">0</td><td style="text-align: center;">1</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td><td style="text-align: center;">0</td><td style="text-align: center;">0</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td><td style="text-align: center;">0</td><td colspan="7" style="text-align: center;">dma</td> </tr> </table> <table border="0" style="margin-left: auto; margin-right: auto;"> <tr> <td colspan="14" style="text-align: center;">Косвенная адресация</td> </tr> <tr> <td style="text-align: center;">15</td><td style="text-align: center;">14</td><td style="text-align: center;">13</td><td style="text-align: center;">12</td><td style="text-align: center;">11</td><td style="text-align: center;">10</td><td style="text-align: center;">9</td><td style="text-align: center;">8</td><td style="text-align: center;">7</td><td style="text-align: center;">6</td><td style="text-align: center;">5</td><td style="text-align: center;">4</td><td style="text-align: center;">3</td><td style="text-align: center;">2</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">0</td><td style="text-align: center;">1</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td><td style="text-align: center;">0</td><td style="text-align: center;">0</td><td style="text-align: center;">1</td><td style="text-align: center;">0</td><td style="text-align: center;">1</td><td colspan="7" style="text-align: center;">см. подраздел 15.7.3</td> </tr> </table>		Прямая адресация														15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	1	1	0	0	0	1	0	0	dma							Косвенная адресация														15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0	1	1	0	0	0	1	0	1	см. подраздел 15.7.3						
Прямая адресация																																																																																														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																																																															
0	1	1	0	0	0	1	0	0	dma																																																																																					
Косвенная адресация																																																																																														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																																																															
0	1	1	0	0	0	1	0	1	см. подраздел 15.7.3																																																																																					
ОПЕРАНДЫ	$0 \leq dma \leq 127$ $0 \leq \text{новый ARP} \leq 7$																																																																																													
ВЫПОЛНЕНИЕ	(PC) + 1 -> PC (ACC) + dma -> ACC (dma) без знаковое 16-битное число Зависит от OVM; изменяет на C и OV. Не зависит от SXM.																																																																																													
ОПИСАНИЕ	Значение адресуемой ячейки памяти данных прибавляется к аккумулятору с подавлением знакового расширения. Данные обрабатываются как 16-битные числа без знака, независимо от SXM. Содержание аккумулятора обрабатывается как число со знаком. Бит переноса устанавливается в 1, если результат генерирует перенос; иначе бит C устанавливается 0. При этом команда ADDS имеет такой же результат, что и команда ADD при SXM = 0 и сдвиге = 0.																																																																																													
СЛОВА	1																																																																																													
ЦИКЛЫ	<table border="0" style="margin-left: auto; margin-right: auto;"> <tr> <td colspan="4" style="text-align: center;"><u>Циклов при однократном выполнении</u></td> </tr> <tr> <td style="text-align: center;">Операнд</td> <td style="text-align: center;">ROM</td> <td style="text-align: center;">DARAM</td> <td style="text-align: center;">Внешняя память</td> </tr> <tr> <td style="text-align: center;">DARAM</td> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> <td style="text-align: center;">1+p</td> </tr> <tr> <td style="text-align: center;">Внешняя</td> <td style="text-align: center;">1+d</td> <td style="text-align: center;">1+d</td> <td style="text-align: center;">2+d+p</td> </tr> </table> <table border="0" style="margin-left: auto; margin-right: auto;"> <tr> <td colspan="4" style="text-align: center;"><u>Циклов при многократном выполнении инструкции под(RPT)</u></td> </tr> <tr> <td style="text-align: center;">Операнд</td> <td style="text-align: center;">ROM</td> <td style="text-align: center;">DARAM</td> <td style="text-align: center;">Внешняя память</td> </tr> <tr> <td style="text-align: center;">DARAM</td> <td style="text-align: center;">n</td> <td style="text-align: center;">n</td> <td style="text-align: center;">n+p</td> </tr> <tr> <td style="text-align: center;">Внешняя</td> <td style="text-align: center;">n+nd</td> <td style="text-align: center;">n+nd</td> <td style="text-align: center;">n+1+p+nd</td> </tr> </table>		<u>Циклов при однократном выполнении</u>				Операнд	ROM	DARAM	Внешняя память	DARAM	1	1	1+p	Внешняя	1+d	1+d	2+d+p	<u>Циклов при многократном выполнении инструкции под(RPT)</u>				Операнд	ROM	DARAM	Внешняя память	DARAM	n	n	n+p	Внешняя	n+nd	n+nd	n+1+p+nd																																																												
<u>Циклов при однократном выполнении</u>																																																																																														
Операнд	ROM	DARAM	Внешняя память																																																																																											
DARAM	1	1	1+p																																																																																											
Внешняя	1+d	1+d	2+d+p																																																																																											
<u>Циклов при многократном выполнении инструкции под(RPT)</u>																																																																																														
Операнд	ROM	DARAM	Внешняя память																																																																																											
DARAM	n	n	n+p																																																																																											
Внешняя	n+nd	n+nd	n+1+p+nd																																																																																											

ПРИМЕР 1

ADDS DAT0 ; (DP = 6)

До выполнения

Память данных

300h F006h

ACC 3h; C=X

После выполнения

Память данных

300h F006h

ACC F009h; C=0

ПРИМЕР 2

ADDS *

До выполнения

ARP 0

AR0 300h

Память данных

300h FFFFh

ACC 7FFF0000h; C=X

После выполнения

ARP 0

AR0 0300h

Память данных

300h FFFFh

ACC 7FFFFFFFh; c=0

15.8.3.5 Инструкция ADDT

ADDT – сложить с аккумулятором со сдвигом по значению TREG.

СИНТАКСИС ADDT dma Прямая адресация
 ADDT ind [, ARn] Косвенная адресация

КОД КОМАНДЫ	Прямая адресация																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	0	1	1	0	0	0	1	1	0	dma							

	Косвенная адресация																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	0	1	1	0	0	0	1	1	1	см. подраздел 15.7.3							

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (ACC) + [(dma)*2(TREG(3-0))] -> (ACC)

ОПИСАНИЕ Значение памяти данных сдвигается влево и прибавляется к аккумулятору, результат помещается в аккумулятор. Сдвиг влево определяется четырьмя младшими битами TREG, от 0 до 15 бит. Знаковое расширение значения памяти данных управляется SXM. Бит переноса устанавливается в 1, если результат генерирует перенос; иначе бит C устанавливается 0.

СЛОВА 1

ЦИКЛЫ	Циклов для однократного выполнения			
	Операнд	ROM	DARAM	Внешняя память
	DARAM	1	1	1+p
	Внешняя	1+d	1+d	2+d+p
	Циклов при многократном выполнении инструкции под(RPT)			
	Операнд	ROM	DARAM	Внешняя память
	DARAM	n	n	n+p
	Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1 ADDT DAT127 ; (DP = 4, SXM = 0)
 До выполнения После выполнения
 027h 09h 027h 09h
 TREG1 0FF94h TREG1 0FF94h
 ACC 0F715h; C=X ACC 0F7A5h; C=0

ПРИМЕР 2

ADDT *- ,AR4 ; (SXM = 0)

До выполнения

ARP 0

AR0 027Fh

Память данных

027Fh 09h

TREG1 0FF94h

ACC 0F715h; C=X

После выполнения

ARP 0

AR0 027Eh

Память данных

027F 09h

TREG1 0FF94h

ACC 0F7A5h; C=0

15.8.3.6 Инструкция ADRK

ADRK – сложение вспомогательного регистра и короткого непосредственного операнда.

СИНТАКСИС ADRK #k Короткая непосредственная адресация

КОД	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КОМАНДЫ	0	1	1	1	1	0	0	0	8-битная константа							

ОПЕРАНДЫ $0 \leq k \leq 255$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 Текущий AR + 8-битная положительная константа -> текущий AR

ОПИСАНИЕ 8-битная непосредственная константа прибавляется к текущему дополнительному регистру (на который указывает ARP), результат сохраняется в текущий дополнительный регистр. В ARAU складываются 8-битные положительные целые значения. Следует отметить, что все арифметические операции беззнаковые.

СЛОВА 1

ЦИКЛЫ	Циклов для однократного выполнения		
	ROM	DARAM	Внешняя память
	1	1	1+p

ПРИМЕР 1	ADRK #80h			
	До выполнения		После выполнения	
	ARP	5	ARP	5
	AR5	4321h	AR5	43A1h

15.8.3.7 Инструкция AND

AND – логическое «И» с аккумулятором.

СИНТАКСИС	AND dma	Прямая адресация
	AND ind [, ARn]	Косвенная адресация
	AND #lk [, shift]	Длинная непосредственная адресация
	AND #lk, 16	Длинная непосредственная адресация с левым сдвигом на 16

ОПЕРАНДЫ	$0 \leq dma \leq 127$
	$0 \leq \text{новый ARP} \leq 7$
	lk: 16-битная константа
	$0 \leq \text{сдвиг} \leq 16$

КОД КОМАНДЫ	Прямая адресация															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	1	1	1	1	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	1	1	1	0	1	См. подраздел 15.7.3						

Длинная непосредственная адресация со сдвигом															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	1	0	1	1	SHFT			
16-битная константа															

Длинная непосредственная адресация со сдвигом 16															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	1	0	0	0	0	0	0	1
16-битная константа															

ВЫПОЛНЕНИЕ	Прямая и косвенная адресация:
	(PC) + 1 -> PC
	(ACC(15-0)) AND (dma) -> ACC(15-0)
	0 -> ACC(31-16)

Непосредственная адресация:
(PC) + 2 -> PC
ACC(30-0) AND lk*2есдвиг -> ACC
Не зависит от SXM.

ОПИСАНИЕ Если используется прямая или косвенная адресация над младшим словом аккумулятора и значением памяти данных производится логическая операция AND, результат сохраняется в позиции младшего слова аккумулятора. Старшее слово аккумулятора обнуляется. Результат является логическим «И» значения операнда и содержимым аккумулятора.

СЛОВА 1 (Прямая или непосредственная адресация)
2 (Длинная непосредственная адресация)

ЦИКЛЫ Циклов при однократном выполнении инструкции (прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции (прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции (непосредственная адресация)

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1 AND DAT16 ; (DP = 4)

До выполнения	После выполнения
Память данных	Память данных
0210h 00FFh	0210h 00FFh
ACC 12345678h	ACC 00000078h

ПРИМЕР 2 ADD *

До выполнения	После выполнения
ARP 0	ARP 0
AR0 0301h	AR0 0301h
Память данных	Память данных
301h 0FF0h	0301h 0FF00h
ACC 12345678h	ACC 00005600h

ПРИМЕР 3 AND #00FFh, 4

До выполнения	После выполнения
ACC 12345678h	ACC 00000670h

15.8.3.8 Инструкция APAC

APAC – прибавляет содержимое Р регистра к аккумулятору.

СИНТАКСИС APAC

ОПЕРАНДЫ Нет

КОД КОМАНДЫ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	0	0	0	1	0	0

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (ACC) + (Р-регистр со сдвигом) -> ACC
 Зависит от OVM и PM; влияет на C и OV.
 Не зависит от SXM.

ОПИСАНИЕ Содержание Р регистра сдвигается как определено статусными битами PM и прибавляется к содержанию аккумулятора. Результат сохраняется в аккумуляторе. APAC не зависит от бита SXM; Р регистр всегда знаковый. Бит переноса устанавливается в 1, если результат генерирует перенос; иначе бит C устанавливается 0.
 Команда APAC является подфункцией LTA, LTD, MAC, MACD, MADS, MADD, MPYA и SQRA инструкций.

Таблица 156 - Режимы сдвига произведения

Биты PM		Результат
Бит 1	Бит 0	
0	0	Нет сдвига
0	1	Левый сдвиг на 1 бит
1	0	Левый сдвиг на 4 бита
1	1	Правый сдвиг на 6 бит

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под (RPT)		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР APAC ; (PM = 01)

До выполнения	Р	40h	ACC	20h;	C=X	После выполнения	Р	40h	ACC	A0h;	C=0
---------------	---	-----	-----	------	-----	------------------	---	-----	-----	------	-----

15.8.3.9 Инструкция В

В – безусловный переход.

СИТАКСИС В rma [, ind [, ARn]_] Косвенная адресация

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	1	D	0	1	1	См. подраздел 15.7.3						
	16-битная константа															

ОПЕРАНДЫ $0 \leq rma \leq 65536$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ rma -> PC
 Модифицирует текущий AR и ARP как задано.

ОПИСАНИЕ Текущий дополнительный регистр и ARP модифицируются заданным образом и управление передается по заданному адресу rma – или числовой или символический адрес.

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+4p

Примечание – Когда эта инструкция достигает фазы выполнения в конвейере, то два дополнительных слова вводятся в конвейер. Когда PC непоследовательно выбирается, то эти два слова инструкции выбрасываются.

ПРИМЕР В 191, *, AR1

В PC загружается 191 и выполнение программы продолжается с загруженного адреса. Текущий дополнительный регистр инкрементируется на 1 и ARP устанавливается в 1.

15.8.3.10 Инструкция ВАСС

ВАСС - переход по адресу, задаваемому аккумулятором.

СИНТАКСИС ВАСС

ОПЕРАНДЫ нет

КОД	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КОМАНДЫ	1	0	1	1	1	1	1	0	0	0	1	0	0	0	0	0

ВЫПОЛНЕНИЕ АСС(15-0) -> РС

ОПИСАНИЕ Управление передается по 16-битному адресу, взятому из младшего слова аккумулятора.

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+3p

ПРИМЕР ВАСС ; (АСС содержит 191)

В РС загружается 191 и выполнение программы загруженного адреса.

15.8.3.11 Инструкция BANZ

BANZ - переход, если вспомогательный регистр $\neq 0$.

СИНТАКСИС BANZ pma [, ind [, ARn]_] Косвенная адресация

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	1	D	1	1	1	см. подраздел 15.7.3						
	16-битная константа															

ОПЕРАНДЫ $0 \leq pma \leq 65536$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ если(текущий AR $\neq 0$)
 pma -> PC;
 иначе
 (PC) + 2 -> PC;
 Модифицирует текущий AR и ARP как задано

ОПИСАНИЕ Управление передается по адресу pma, если содержимое текущего AR $\neq 0$. В противном случае управление передается к следующей инструкции. По умолчанию значение текущего AR уменьшается на 1. Для выполнения N операций цикла счетчик цикла перед входом в цикл устанавливается в (N-1).

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	Условие	ROM	Внешняя память
Выполнено	4	4	4+4p
Не выполнено	2	2	2+2p

ПРИМЕР 1

```
BANZ PGM0
      До выполнения   После выполнения
ARP   0       ARP   0
AR0   5h     AR0   4h
В PC загружается 0 и выполнение программы
продолжается
с адреса 0.
ИЛИ
      До выполнения   После выполнения
ARP   0       ARP   0
AR0   0h     AR0   0ffffh
```

Значение PC увеличивается на 2 и выполнение программы продолжается с адреса, указанного в PC.

Так как содержимое AR0 \neq 0, то программный адрес 0 загружается в программный счетчик (PC) и программа продолжает выполнение с этого адреса. Операция над вспомогательным регистром по умолчанию – это уменьшение текущего AR.

ПРИМЕР 2

```
      MAR   *, AR0
      LAR   AR1, #3
      LAR   AR0, #60H
PGM191 ADD   *, AR1
      BANZ  PGM191, AR0
```

Содержимое памяти данных 60h – 63h прибавляется к аккумулятору.

15.8.3.12 Инструкция BCND

BCND - переход по условию.

СИНТАКСИС BCND pma, cond_1 [,cond_2] [,...]

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	0	0	0	TP		ZLVC			ZLVC				
	16-битная константа															

ОПЕРАНДЫ $0 \leq pma \leq 65536$

Условия (cond):	ACC=0	EQ
	ACC≠0	NEQ
	ACC<0	LT
	ACC≤0	LEQ
	ACC>0	GT
	ACC≥0	GEQ
	C=0	NC
	C=1	C
	OV=0	NOV
	OV=1	OV
	ВЮ младшие	ВЮ
	ТС=0	NTC
	ТС=1	ТС
	Без условия	UNC

ВЫПОЛНЕНИЕ If(условие(я))
Then pma -> PC
Else PC + 2 -> PC

ОПИСАНИЕ Управление передается по адресу pma, если условие выполняется (истинно). Следует отметить, что не все комбинации условий допускаются, а так же, что тестирование ВЮ сочетается исключительно с тестированием ТС.

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции			
	Условие	ROM	DARAM	Внешняя память
	Выполняется	4	4	4+4p
	Не выполняется	2	2	2+2p

ПРИМЕР

BCND PG191, LEQ, C

Если содержание аккумулятора меньше или равно нулю и бит переноса установлен в 1, то программный адрес 191 загружается в РС и программа продолжает выполняться с этого адреса. Если условие не выполняется, то выполнение продолжается с адреса РС + 2.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1

BIT 0h,15; (DP = 6). Тестируется младший бит ячейки 300h

	До выполнения	После выполнения
Память данных	Память данных	Память данных
300h	4DC8h	300h 04DC8h
ТС	0	ТС 0

ПРИМЕР 2

BIT *,0,AR1 . Тестируется старший бит ячейки 310h

	До выполнения	После выполнения
ARP	0	ARP 1
AR0	310h	AR0 310h
Память данных	Память данных	Память данных
310h	8000h	310h 8000h
ТС	0	ТС 1

15.8.3.14 Инструкция BITT

BITT - Тестирование бита по значению TREG.

СИНТАКСИС BITT dma Прямая адресация
BITT ind [, ARn] Косвенная адресация

КОД КОМАНДЫ	Прямая адресация																		
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
	0	1	1	0	1	1	1	1	0	dma									

	Косвенная адресация																			
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
	0	1	1	0	1	1	1	1	1	1	См. раздел 7.3									

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(dma-бит(15-TREG2(3-0))) -> TC

Влияет на TC.

ОПИСАНИЕ Команда BITT копирует значение бита слова памяти данных в TC бит статусного регистра ST1. Команды BIT, CMPR, LST1, APL, CPL, OPL, XPL и NORM тоже изменяют TC бит статусного регистра ST1. Битный адрес, определенный значением битного кода, содержится в 4 младших битах TREG, и представлен ниже в таблице.

Битный адрес	Битный код
(LSB) 0	1111
1	1110
2	1101
3	1100
4	1001
5	1010
6	1001
7	1000
8	0111
9	0110
10	0101
11	0100
12	0011
13	0010
14	0001
(MSB) 15	0000

СЛОВА 1

ЦИКЛЫ Циклов при однократном выполнении инструкции

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT

Операнд	ROM	DARAM	Внешняя память
DARAM	n	N	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1 ВITТ 00h; (DP = 6). Тестируется 14 бит ячейки данных 300h

	До выполнения	После выполнения	
Память данных	Память данных	Память данных	
300h	4DC8h	300h	04DC8h
TREG	1h	TREG	1h
TC	0	TC	1

ПРИМЕР 2 ВITТ * ; (DP = 6). Тестируется 1 бит ячейки данных 310h

	До выполнения	После выполнения	
ARP	1	ARP	1
AR1	310h	AR1	310h
Память данных	Память данных	Память данных	
310h	8000h	310h	8000h
TREG	0Eh	TREG	0Eh
TC	0	TC	0

15.8.3.15 Инструкция BLDD

BLDD - Перемещение блока данных из памяти данных в память данных.

СИНТАКСИС	BLDD #lk, dma	Прямая адресация с длинным непосредственным источником
	BLDD #lk, ind [, ARn]	Косвенная адресация с длинным непосредственным источником
	BLDD dma, #lk	Прямая адресация с длинным непосредственным приемником
	BLDD ind, #lk [, ARn]	Косвенная адресация с длинным непосредственным приемником

КОД КОМАНДЫ

Прямая адресация с SRC, определяемого длинной константой

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	0	0	0	0	dma						
16-битная константа															

Косвенная адресация с SRC, определяемого длинной константой

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	0	0	1	1	см. подраздел 15.7.3						
16-битная константа															

Прямая адресация с DST, определяемой длинной константой

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	0	0	1	0	dma						
16-битная константа															

Косвенная адресация с DST, определяемой длинной константой

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	0	0	1	1	см. подраздел 15.7.3						
16-битная константа															

ОПЕРАНДЫ

$0 \leq lk \leq 65535$
 $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ Инкремент PC, после ...
(PC) →MSTACK
lk →PC
(Источник) →Приемник
Для косвенной адресации (текущий AR) и (ARP) как указано
(PC) + 1 →PC
Пока (счетчик повторений) ≠0:
(Источник) →Приемник
Для косвенной адресации (текущий AR) и (ARP) как указано
(PC) + 1 →PC
(MSTACK) →PC

ОПИСАНИЕ Слово из памяти данных, на которое указывает src, копируется в слова памяти данных, на которое указывает dst. Слово источника и/или приемника может быть указано длинным непосредственным операндом или адресом памяти данных. Цикл RPT может быть использован с командой BLDD в режиме косвенной адресации для перемещения блоков данных. Число слов, которые будут перемещены, на единицу больше, чем число, содержащееся в счетчике повторений RPTC перед выполнением команды. Если при выполнении инструкции в цикле RPT данные адресуются длинной непосредственной константой, то адрес данных автоматически инкрементируется. При выполнении инструкции в цикле RPT dma адрес автоматически не инкрементируется. При этом блоки источника и приемника не должны быть полностью во внутренней или внешней памяти. Прерывания запрещены в течение исполнения операции BLDD в цикле RPT. Длинный непосредственный операнд не применим для адресации внутрикристалльных регистров, картированных в памяти. Для адресации внутрикристалльных регистров картированных в памяти используются прямая и косвенная адресации.

СЛОВА 2 (источник или приемник задается длинным непосредственным операндом)

ЦИКЛЫ

Циклов при однократном выполнении инструкции (SRC или DST длинная константа)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM Приемник: DARAM	3	3	3+2p
Источник: Внешняя Приемник: DARAM	3+dsrc	3+dsrc	3+dsrc+2p
Источник: DARAM Приемник: Внешняя	4+ddst	4+ddst	6+ddst+2p
Источник: Внешняя Приемник: Внешняя	n+2	n+2	n+2+2p

Циклов при многократном выполнении инструкции под RPT (SRC или DST длинная константа)

Операнд	ROM	DARAM	Внешняя память
Источник: Внешняя Приемник: DARAM	n+2+ndsrc	n+2+ndsrc	n+2+ndsrc
Источник: DARAM Приемник: Внешняя	2n+2+nddst	2n+2+nddst	2n+2+nddst+2p
Источник: Внешняя Приемник: Внешняя	4n+ndsrc+nddst	4n+ndsrc+nddst	4n+2+ndsrc+nddst+2p

ПРИМЕР 1

```
BLDD #300h,20h ; (DP = 6)
           До выполнения   После выполнения
           память данных   память данных
300h      0h      300h      0h
320h      0Fh     320h      0h
```

ПРИМЕР 2

```
BLDD  *+, #321h, AR3
           До выполнения   После выполнения
ARP      2      ARP      3
AR2      301h   AR2      302h
           память данных   память данных
301h     01h    301h     01h
321h     0Fh    321h     01h
```

ПРИМЕР 3

```
RPT 2
BLDD #300h, *+
      До выполнения  После выполнения
ARP   0              ARP   0
AR0   320h           AR0   323h
память данных      память данных
300h   7F98h        300h   7F98h
301h   0FFE6h       301h   0FFE6h
302h   9522h        302h   9522h
320h   8DEEh        320h   7F98h
321h   9315h        321h   0FFE6h
322h   2531h        322h   9522h
```


ОПИСАНИЕ

Слово из памяти программ, на которое указывает src, копируется в память данных, на которое указывает dst. Первое слово источника указывается длинным непосредственным операндом. Адрес получателя в памяти данных может быть указан непосредственно или через дополнительный регистр, при косвенной адресации. Режим повтора может быть использован с командой BLPD для перемещения блоков данных. Число слов, которые будут перемещены, на единицу больше, чем число, содержащееся в счетчике повторений RPTC перед выполнением команды. При выполнении инструкции в цикле RPT адрес источника памяти программ, длинный непосредственный операнд, заносится в PC. Так как PC инкрементируется на 1 при каждом повторении, возможен доступ к серии адресов памяти программ. При использовании косвенной адресации получателя (память данных), новый адрес памяти данных вычисляется при каждом повторении. При использовании прямой адресации указанный адрес памяти данных постоянен – не меняется при каждом повторении. Блоки источника и приемника не должны быть полностью во внутренней или внешней памяти. Прерывания запрещены при выполнении операции BLPD в режиме повтора. В режиме повтора BLPD выполняется за один цикл.

СЛОВА

1

ЦИКЛЫ

Операнд	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
Источник: DARAM Приемник: DARAM	2	2	2+p
Источник: Внешняя Приемник: DARAM	2+dsrc	2+dsrc	3+dsrc+pcode
Источник: DARAM Приемник: Внешняя	3+pdst	3+pdst	4+pdst+pcode
Источник: Внешняя Приемник: Внешняя	3+dsrc+pdst	3+dsrc+pdst	5+dsrc+pdst+pcode

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	n+1	n+1	n+1+pcode
Приемник: DARAM			
Источник: Внешняя	n+1+ndsrc	n+1+ndsrc	n+2+ndsrc+pcode
Приемник: DARAM			
Источник: DARAM	2n+1+npdst	2n+1+npdst	2n+2+npdst+pcode
Приемник: Внешняя			
Источник: Внешняя	4n- 1+ndsrc+npdst	4n- 1+ndsrc+npdst	4n+1+ndsrc+npdst+pcode
Приемник: Внешняя			

ПРИМЕР 1

```

VLDP 00h      ; (DP = 6)
                До выполнения   После выполнения
Программная память      Программная память
800h      0Fh   800h   0Fh
память данных   память данных
300h      0h3   00h   0Fh

```

ПРИМЕР 2

```

VLDP *,AR7
                До выполнения   После выполнения
ARP      0      ARP      7
AR0      310h   AR0      310h
Программная память      Программная память
800h      1111h  800h   1111h
память данных   память данных
310h      0100h  310h   1111h

```

15.8.3.17 Инструкция CALA

CALA – Вызов подпрограммы по адресу задаваемым аккумулятором.

СИНТАКСИС	CALA																											
КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0												
	1	0	1	1	1	1	1	0	0	0	1	1	0	0	0	0												
ОПЕРАНДЫ	Нет																											
ВЫПОЛНЕНИЕ	Без задержки: PC + 1 -> TOS С задержкой: PC + 3 -> TOS ACC(15-0) -> PC																											
ОПИСАНИЕ	Текущее значение программного счетчика (PC) инкрементируется и заносится на верхушку стека (TOS). Потом содержание младшей половины аккумулятора загружается в PC. Исполнение программы продолжается с этого адреса.																											
СЛОВА	1																											
ЦИКЛЫ	<table border="1"> <thead> <tr> <th colspan="3">Циклов при однократном выполнении инструкции</th> </tr> <tr> <th>ROM</th> <th>DARAM</th> <th>Внешняя память</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>4</td> <td>4+3p</td> </tr> </tbody> </table>				Циклов при однократном выполнении инструкции			ROM	DARAM	Внешняя память	4	4	4+3p															
Циклов при однократном выполнении инструкции																												
ROM	DARAM	Внешняя память																										
4	4	4+3p																										
ПРИМЕР	<table> <thead> <tr> <th colspan="4">CALA</th> </tr> <tr> <th></th> <th colspan="2">До выполнения</th> <th colspan="2">После выполнения</th> </tr> </thead> <tbody> <tr> <td>PC</td> <td>25h</td> <td>PC</td> <td>83h</td> <td></td> </tr> <tr> <td>ACC</td> <td>83h</td> <td>ACC</td> <td>83h</td> <td></td> </tr> <tr> <td>TOS</td> <td>100h</td> <td>TOS</td> <td>26h</td> <td></td> </tr> </tbody> </table>				CALA					До выполнения		После выполнения		PC	25h	PC	83h		ACC	83h	ACC	83h		TOS	100h	TOS	26h	
CALA																												
	До выполнения		После выполнения																									
PC	25h	PC	83h																									
ACC	83h	ACC	83h																									
TOS	100h	TOS	26h																									

15.8.3.18 Инструкция CALL

CALL - Безусловный вызов подпрограммы.

СИНТАКСИС CALL rma [, ind [, ARn]_] Косвенная адресация

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	1	0	1	0	1	см. подраздел 15.7.3						
	16-битная константа															

ОПЕРАНДЫ $0 \leq rma \leq 65535$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ Без задержки: PC + 2 -> TOS
 С задержкой: PC + 4 -> TOS
 rma -> PC
 Изменение текущего AR и ARP как определено.

ОПИСАНИЕ Текущее значение программного счетчика (PC) инкрементируется и заносится в верхушку стека (TOS). Потом значение, адресуемое программной памятью (rma), загружается в PC. Текущий вспомогательный регистр и ARP изменяются как определено.

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+4p

ПРИМЕР	CALL	PRGG191, *, AR0	
		До выполнения	После выполнения
	ARP	1	ARP 0
	AR1	05h	AR1 06h
	PC	30h	PC 0BFh
TOS	100h	TOS 32h	

0BFh загружается в программный счетчик и исполнение программы продолжается с этого адреса.

15.8.3.19 Инструкция СС

СС - переход по условию.

СИНТАКСИС СС pma, cond_1 [,cond_2] [,...]

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	0	1	0	TP		ZLVC			ZLVC				
	16-битная константа															

ОПЕРАНДЫ $0 \leq pma \leq 65535$

cond:	ACC = 0	EQ
	ACC != 0	NEQ
	ACC < 0	LT
	ACC <= 0	LEQ
	ACC > 0	GT
	ACC >= 0	GEQ
	C = 0	NC
	C = 1	C
	OV = 0	NOV
	OV = 1	OV
	ВЮ младшие	ВЮ
	Без условия	UNC

ВЫПОЛНЕНИЕ Если (условия(е))
 Без задержки: PC + 2 -> TOS
 С задержкой: PC + 4 -> TOS
 pma -> PC
 Иначе
 PC + 2 -> PC

ОПИСАНИЕ Если заданное условие выполняется, управление передается по адресу pma. Текущее значение программного счетчика инкрементируется и заносится в верхушку стека (TOS). Следует отметить, что не все комбинации условий допустимы. К тому же, условия NTC, TC и ВЮ взаимно исключаются. Команда СС аналогична команде CALL, когда все условия истинны.

СЛОВА 2

ЦИКЛЫ

Условие	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
Выполнено	4	4	4+4p
Не выполнено	2	2	2+2p

ПРИМЕР

СС PRGG191, LEQ, C

Если содержимое аккумулятора меньше или равно нулю и установлен в 1 бит переноса, то 0BFh (191) загружается в программный счетчик и исполнение программы продолжается с этого адреса. Если условия не выполнены, то выполнение продолжается с команды, следующей за командой СС.

15.8.3.20 Инструкция CLRC

CLRC – очистка управляющего бита.

СИНТАКСИС CLRC control bit

КОД КОМАНДЫ	CLRC C (Очистка C)															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	1	0	0	1	1	1	0

CLRC CNF (Очистка управления конфигурацией)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	0	1	0	0

CLRC INTM (Очистка режима прерывания)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	0	0	0	0

CLRC OVM (Очистка режима переполнения)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	0	0	1	0

CLRC SXM (Очистка режима расширения знака)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	0	1	1	0

CLRC TC (Очистка TC)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	1	0	1	0

CLRC XF (Очистка вывода XF)																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	0	1	1	1	1	1	1	0	0	1	0	0	1	1	0	0

ОПЕРАНДЫ управляющий бит: ST0, ST1 биты (из следующего набора):
{C, CNF, INTM, OVM, TC, SXM, XF}

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
0 -> управляющий бит

ОПИСАНИЕ Указанный управляющий бит обнуляется. Команда LST может быть также использована для загрузки ST0 и ST1.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР

CLRC TC ; TC - 11 бит ST1
 До выполнения После выполнения
 ST1 x9xxh ST1 x1xxh

15.8.3.21 Инструкция CMPL

CMPL – инверсия аккумулятора.

СИНТАКСИС	CMPL																																
КОД КОМАНДЫ	<table border="1"> <tr> <td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td> </tr> </table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	0	1	1	1	1	1	0	0	0	0	0	0	0	0	1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																		
1	0	1	1	1	1	1	0	0	0	0	0	0	0	0	1																		
ОПЕРАНДЫ	Нет																																
ВЫПОЛНЕНИЕ	(PC) + 1 -> PC (~ACC) -> ACC																																
ОПИСАНИЕ	Содержимое аккумулятора переписывается с логической инверсией (дополнение до единицы). Бит переноса не влияет.																																
СЛОВА	1																																
ЦИКЛЫ	<table border="1"> <tr> <th colspan="3">Циклов при многократном выполнении инструкции под RPT</th> </tr> <tr> <th>ROM</th> <th>DARAM</th> <th>Внешняя память</th> </tr> <tr> <td>n</td> <td>n</td> <td>n+p</td> </tr> </table>	Циклов при многократном выполнении инструкции под RPT			ROM	DARAM	Внешняя память	n	n	n+p																							
Циклов при многократном выполнении инструкции под RPT																																	
ROM	DARAM	Внешняя память																															
n	n	n+p																															
ПРИМЕР	<table> <tr> <td>CMPL</td> <td>До выполнения</td> <td>После выполнения</td> </tr> <tr> <td>ACC</td> <td>0F7982513h; C=X</td> <td>ACC 0867DAECh; C=X</td> </tr> </table>	CMPL	До выполнения	После выполнения	ACC	0F7982513h; C=X	ACC 0867DAECh; C=X																										
CMPL	До выполнения	После выполнения																															
ACC	0F7982513h; C=X	ACC 0867DAECh; C=X																															

15.8.3.22 Инструкция CMPR

CMPR – сравнение вспомгательного регистра с AR0.

СИНТАКСИС CMPR CM

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	1	0	1	0	0	0	1		CM

ОПЕРАНДЫ $0 \leq CM \leq 3$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 Результат сравнения текущего AR с AR0 заносится в TC бит статусного регистра ST1.

Влияет на TC; зависит от NDX.
 Не зависит от SXM; не влияет на SXM.

ОПИСАНИЕ Команда CMPR выполняет сравнения, заданные значением CM:
 При CM = 00 проверка (текущий AR) = (AR0)
 При CM = 01 проверка (текущий AR) < (AR0)
 При CM = 10 проверка (текущий AR) > (AR0)
 При CM = 11 проверка (текущий AR) ≠ (AR0)
 Если условие истинно, то в TC бит загружается 1. Если условие ложно, то в TC бит загружается 0.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР CMPR 2

	До выполнения	После выполнения
APR	4	APR 4
ARCR	0FFFFh	ARCR 0FFFFh
AR4	7FFFh	AR4 7FFFh
TC	1	TC 0

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	2+2d	2+2d	5+2d+p

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	4n-2+2nd	4n-2+2nd	4n+1+2nd+p

ПРИМЕР 1

DMOV DAT8 ; (DP = 6)

	До выполнения	После выполнения
Память данных	Память данных	Память данных
308h	43h	308h
309h	2h	43h

ПРИМЕР 2

DMOV *,AR1

	До выполнения	После выполнения
ARP	0	1
AR1	30Ah	30Ah
Память данных	Память данных	Память данных
30Ah	40h	40h
30Bh	41h	40h

15.8.3.24 Инструкция IDLE

IDLE – ожидание прерывания.

СИНТАКСИС IDLE

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	1	0	0	0	1	0

ОПЕРАНДЫ Нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC

Зависит от INTM.

ОПИСАНИЕ Инструкция IDLE обеспечивает режим ожидания выполнения последовательности инструкций до появления немаскируемого прерывания (внешнего или внутреннего); PC увеличивается на 1 и процессор останавливается в состоянии ожидания до появления прерывания. Процессор выводится из состояния ожидания немаскируемым прерыванием, даже если INTM = 1. Если INTM = 1, то программа продолжит выполнение с команды, следующей за IDLE. Если INTM = 0, то вызывается программа обработки прерывания. Исполнение IDLE заставляет F240 входить в режим низкого потребления энергии. В течение режима ожидания IDLE таймер и последовательный порт активны. Поэтому прерывания таймера и последовательного порта выводят процессор из этого режима.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ПРИМЕР 1 IDLE ;Процессор ожидает сброс или немаскируемое ;прерывание .

15.8.3.26 Инструкция INTR

INTR – программное прерывание.

СИНТАКСИС INTR K

КОД
КОМАНДЫ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	1	INTR#K				

ОПЕРАНДЫ $0 \leq K \leq 31$

ВЫПОЛНЕНИЕ (PC) + 1 -> стек
соответствующий вектор прерывания -> PC

Не зависит от INTM.

ОПИСАНИЕ Инструкция INTR – программное прерывание, которое передает программное управление по адресу вектора прерывания программной памяти, заданного K (смотри следующую таблицу). Эта команда позволяет исполнять любую сервисную программу обработки прерывания из программного обеспечения пользователя. Во время исполнения команды содержание PC + 1 заносится в стек. При этом программные прерывания INTR не маскируются. INTR для внешних прерываний (INT1-INT4) и выглядит точно так же, как внешнее прерывание (генерируется сигнал подтверждения прерывания, маскируемые прерывания глобально запрещаются INTM=1).

К	Прерывания	Ячейки	К	Прерывания	Ячейки
0	\overline{RS}	0h	16	Резервное	20h
1	$\overline{INT1}$	2h	17	TRAP	22h
2	$\overline{INT2}$	4h	18	\overline{INT}	24h
3	$\overline{INT3}$	6h	19	Резервное	26h
4	TINT	8h	20	Пользовательское	28h
5	RINT	Ah	21	Пользовательское	2Ah
6	XINT	Ch	22	Пользовательское	2Ch
7	TRNT	Eh	23	Пользовательское	2Eh
8	TXNT	10h	24	Пользовательское	30h
9	$\overline{INT4}$	12h	25	Пользовательское	32h
10	Резервное	14h	26	Пользовательское	34h
11	Резервное	16h	27	Пользовательское	36h
12	Резервное	18h	28	Пользовательское	38h
13	Резервное	1Ah	29	Пользовательское	3Ah
14	Резервное	1Ch	30	Пользовательское	3Ch
15	Резервное	1Eh	31	Пользовательское	3Eh

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+3p

ПРИМЕР 1 INTR 3 ;Управление передается ячейке 6h
;программной памяти, PC + 1 заносится
;в стек.

15.8.3.27 Инструкция LACC

LACC – загрузка ACC со сдвигом.

СИНТАКСИС	LACC dma [, shift]	Прямая адресация
	LACC dma, 16 на 16	Прямая адресация с левым сдвигом
	LACC ind [, shift [, ARn]_]	Косвенная адресация
	LACC ind, 16[, ARn]	Косвенная адресация с левым сдвигом на 16
	LACC #lk [, shift]	Длинная непосредственная адресация

КОД
КОМАНДЫ

Прямая адресация со сдвигом															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	SHFT				0	dma						

Косвенная адресация со сдвигом															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	SHFT				1	см. подраздел 15.7.3						

Прямая адресация со сдвигом на 16															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	1	0	1	0	0	dma						

Косвенная адресация со сдвигом на 16															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	1	0	1	1	1	см. подраздел 15.7.3						

Длинная непосредственная адресация со сдвигом															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	1	0	0	0	SHFT			
16-битная константа															

ОПЕРАНДЫ

$0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq \text{сдвиг} \leq 15$ (по умолчанию 0)
 $-32768 \leq lk \leq 32768$

ВЫПОЛНЕНИЕ Прямая адресация:
 $(PC) + 1 \rightarrow PC$
 $(dma) * 2^{SHFT} \rightarrow ACC$

Прямая или косвенная адресации:
 $(PC) + 1 \rightarrow PC$
 $(dma) * 2^{16} \rightarrow ACC$

Длинная непосредственная адресация:
 $(PC) + 2 \rightarrow PC$
 $lk * 2^{SHFT} \rightarrow ACC$

Зависит от SXM

ОПИСАНИЕ Содержимое указанного адреса памяти данных или 16-битная константа сдвигается влево и загружается в аккумулятор. При сдвиге младшие биты заполняются 0. В старших битах происходит расширение знака, если SXM = 1, иначе они заполняются 0.

СЛОВА 1 (Прямая или косвенная адресация)
 2 (Длинная непосредственная адресация)

Циклов при однократном выполнении инструкции
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции
(длинная непосредственная адресация)

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1`LACC DAT6, 4 ; (DP = 8, SXM = 0)`

До выполнения		После выполнения	
Память данных		Память данных	
406h	01h	406h	01h
ACC	012345678h C=X	ACC	10h C=X

ПРИМЕР 2`LACC *, 4 ; (SXM = 0)`

До выполнения		После выполнения	
ARP	2	ARP	2
AR2	0300h	AR2	0300h
Память данных		Память данных	
300h	0ffh	300h	0ffh
ACC	012345678h;C=X	ACC	0ffh; C=X

ПРИМЕР 3`LACC #f000h, 1 ; (SXM = 1)`

До выполнения		После выполнения	
ACC	012345678h;C=X	ACC	0ffffe000h; C=X

ЦИКЛЫ

Циклов при однократном выполнении инструкции
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	N+1+p+nd

Циклов при однократном выполнении инструкции
(короткая непосредственная адресация)

ROM	DARAM	Внешняя память
1	1	1+p

ПРИМЕР 1

LACL	DATA1 ; (DP = 6)		
	До выполнения		После выполнения
Память данных		Память данных	
301h 01h		301h 01h	ACC
7fffffffh; C=X	ACC	0h; C=X	

ПРИМЕР 2

LACC	*-, AR4		
	До выполнения		После выполнения
ARP	0	ARP	4
AR0	401h	AR20	400h
Память данных		Память данных	
401h 0ffh		401h 0ffh	
ACC	7fffffffh; C=X	ACC	0ffh; C=X

ПРИМЕР 3

LACC	#10h		
	До выполнения		После выполнения
ACC	7fffffffh; C=X	ACC	010h; C=X

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1

LACT	DAT1 ; (DP = 6, SXM = 0)		
	До выполнения		После выполнения
Память данных		Память данных	
301h	1376h	301h	1376h
ACC	98f7ec83h C=X	ACC	13760h C=X
TREG1	14h	TREG1	14h

ПРИМЕР 2

LACC	*-, AR3 ; (SXM = 1)		
	До выполнения		После выполнения
ARP	1	ARP	3
AR0	310h	AR20	300h
Память данных		Память данных	
310h	0ff00h	310h	0ff00h
ACC	98f7ec83h C=X	ACC	0fffffe00h C=X
TREG1	11h	TREG1	11h

15.8.3.30 Инструкция LAR

LAR – загрузка вспомогательного регистра.

СИНТАКСИС	LAR ARx, dma	Прямая адресация
	LAR ARx, ind [, ARn]	Косвенная адресация
	LAR ARx, #k	Короткая непосредственная адресация
	LAR ARx, #lk	Длинная непосредственная адресация

КОД КОМАНДЫ	Прямая адресация														
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
	0	0	0	0	0	ARX		0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	ARX		1	см. подраздел 15.7.3							

Короткая непосредственная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	0	ARX		8-битная константа								

Длинная непосредственная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	0	0	0	0	1	ARX		
16-битная константа															

ОПЕРАНДЫ	$0 \leq dma \leq 127$
	$0 \leq ARx \leq 7$
	$0 \leq \text{новый ARP} \leq 7$
	$0 \leq k \leq 255$
	$0 \leq lk \leq 65535$

ВЫПОЛНЕНИЕ	Прямая или косвенная адресация: (PC) + 1 -> PC (dma) -> ARx
	Короткая непосредственная адресация: (PC) + 1 -> PC k -> ARx
	Длинная непосредственная адресация: (PC) + 2 -> PC lk -> ARx

ОПИСАНИЕ

Содержимое заданного адреса памяти или 8- или 16-битная константы загружается в заданный вспомогательный регистр. Константы интерпретируются как беззнаковое число независимо от SXM.

Инструкции LAR и SAR могут быть использованы для загрузки и сохранения вспомогательных регистров во время вызовов подпрограмм или прерываний. Если дополнительный регистр не будет использоваться для косвенной адресации, LAR и SAR позволяют использовать его как дополнительный регистр хранения данных, особенно для обмена значениями ячеек памяти без изменения содержимого ACC.

СЛОВА

1 (прямая, косвенная короткая непосредственная адресация)
2 (длинная непосредственная адресация)

ЦИКЛЫ

Циклов при однократном выполнении инструкции
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2	2	2+rcode
Источник: Внешняя	2+dsrc	2+dsrc	3+dsrc+rcode

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2n	2n	2n+rcode
Источник: Внешняя	2n+ndsrg	2n+ndsrg	2n+1+ndsrg+rcode

Циклов при однократном выполнении инструкции
(короткая непосредственная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2	2	2+rcode
Источник: Внешняя	2+dsrg	2+dsrg	3+dsrg+rcode

Циклов при однократном выполнении инструкции
(длинная непосредственная адресация)

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1

LAR	AR0, DAT16 ; (DP = 6)		
	До выполнения		После выполнения
Память данных		Память данных	
310h	18h	310h	18h
AR0	6h	AR0	18h

ПРИМЕР 2

LAR AR4, *- ; (ARP = 4)

До выполнения		После выполнения	
Память	данных	Память	данных
300h	32h	300h	32h
AR4	300h	AR4	32h

ПРИМЕР 3

LAR AR4, #01h

До выполнения		После выполнения	
AR4	0ff09h	AR4	01h

ПРИМЕР 4

LAR AR4, #3fffh

До выполнения		После выполнения	
AR4	0h	AR4	3fffh

15.8.3.31 Инструкция LDP

LDP – загрузка указателя страницы памяти данных.

СИНТАКСИС LDP dma Прямая адресация
 LDP ind [, ARn] Косвенная адресация
 LDP #k Короткая непосредственная адресация

КОД
КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	0	1	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	0	1	1	см. подраздел 15.7.3						

Короткая непосредственная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	0	9-битная константа								

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq k \leq 511$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 Прямая или косвенная адресация:
 9 младших бит (dma) -> DP
 Короткая непосредственная адресация:
 k -> DP

ОПИСАНИЕ 9 младших бит содержимого памяти данных или 9-битный непосредственный операнд загружается в регистр DP. Конкатенация DP с 7-битным адресом памяти данных формирует 16-битный адрес. DP может также загружаться командой LST.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2	2	2+rcode
Источник: Внешняя	2+dsrc	2+dsrc	3+dsrc+rcode

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2n	2n	2n+rcode
Источник: Внешняя	2n+ndsrc	2n+ndsrc	2n+1+ndsrc+rcode

Циклов при однократном выполнении инструкции
(короткая непосредственная адресация)

Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2	2	2+rcode
Источник: Внешняя	2+dsrc	2+dsrc	3+dsrc+rcode

ПРИМЕР 1

LDP	DAT127 ; (DP = 511)	
	До выполнения	После выполнения
Память данных		Память данных
0ffffh	0fedch	0ffffh
DP	1ffh	DP
		0dch

ПРИМЕР 2

LDP	#0h
	До выполнения
DP	1ffh
	После выполнения
DP	0h

ПРИМЕР 3

LDP	*, AR5	
	До выполнения	После выполнения
ARP	4	ARP
		5
AR4	300h	AR4
		300h
Память данных		Память данных
300h	06h	300h
		06h
DP	1ffh	DP
		06h

ПРИМЕР 1

LRH DAT0 ; (DP = 4)

До выполнения

Память данных

200h 0f79ch

P 30079844h

После выполнения

Память данных

200h 0f79ch

P 0f79c9844h

ПРИМЕР 2

LRH *, AR6

До выполнения

ARP 5

AR5 200h

Память данных

200h 0f79ch

P 30079844h

После выполнения

ARP 6

AR5 200h

Память данных

200h 0f79ch

P 0f79c9844h

15.8.3.33 Инструкция LST

LST – загрузка статусного регистра.

СИНТАКСИС LST #m, dma Прямая адресация
 LST #m, ind [, ARn] Косвенная адресация

КОД
КОМАНДЫ

Прямая адресация для LST #0															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	0	0	dma						

Косвенная адресация для LST #0															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	0	1	см. подраздел 15.7.3						

Прямая адресация для LST #1															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	1	0	dma						

Косвенная адресация для LST #1															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	1	1	см. подраздел 15.7.3						

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq n \leq 1$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (dma) -> регистр статуса STn
 dma (биты 13-15) -> ARP (независимо от нового ARP)

Влияет на ARB, ARP, OV, OVM, DP, CNF, TC, SXM, C, XF, PM.
 Не изменяет INTM.

ОПИСАНИЕ В статусный регистр STn (n = 0, 1) загружается значение из памяти данных. Следует обратить внимание, что бит INTM не изменяется LST #0. Кроме того, LST #0 не изменяет поле ARB в ST1, даже если загружается новое ARP. Если новое значение ARP задано в косвенном режиме адресации, оно игнорируется, а вместо него в ARP загружается значение из адреса памяти данных.
 Когда загружается ST1, значение, загружаемое в ARB, также загружается в ARP.
 LST может использоваться для восстановления ST0, ST1 после прерывания или вызова подпрограммы.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2	2	2+rcode
Источник: Внешняя	2+dsrc	2+dsrc	3+dsrc+rcode

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM	2n	2n	2n+rcode
Источник: Внешняя	2n+ndsrc	2n+ndsrc	2n+1+ndsrc+rcode

ПРИМЕР 1

```
MAR      *, AR0
LST      #0, *, AR1 ; Содержимое памяти данных,
                    ; адресуемой AR0, загружается в
                    ; ST0, исключая бит INTM. Даже
                    ; когда задано новое значение
                    ; ARP игнорируется и старое ARP
                    ; не загружается в ARB
```

ПРИМЕР 2

```
LST      #0, 60h ; (DP = 0)
          До выполнения                После выполнения
Память данных                Память данных
60h      2404h                60h      2404h
ST0      6e00h                ST0      2604h
ST1      0580h                ST1      0580h
```

ПРИМЕР 3

```
LST      #0, *- , AR1
          До выполнения                После выполнения
ARP      4                    ARP      1
AR4      3ffh                AR4      2feh
Память данных                Память данных
3ffh    0ee04h                3ffh    0ee04h
ST0      0ee00h                ST0      0ee04h
ST1      f780h                ST1      f780h
```

ПРИМЕР 4

```
LST      #1, 0h ; (DP = 6)
          До выполнения                После выполнения
Память данных                Память данных
300h    0e1bch                300h    0e1bch
ST0      0406h                ST0      0e406h
ST1      09a0h                ST1      0e1bch
```


ПРИМЕР 1

LT DAT24 ; (DP = 8)

До выполнения

Память данных

418h 62ch

TREG 3h

После выполнения

Память данных

418h 62ch

TREG 62h

ПРИМЕР 2

LT *, AR3 ;

До выполнения

ARP 2

AR2 418h

Память данных

418h 62ch

TREG 3h

После выполнения

ARP 3

AR2 418h

Память данных

418h 62ch

TREG 62h

ПРИМЕР 1

LTA	DAT36 ; (DP = 6, PM = 0)	
	До выполнения	После выполнения
Память данных		Память данных
324h	62h	324h 62h
TREG	3h	TREG 62h
PREG	0fh	PREG 0fh
ACC	5h C=X	ACC 14h C=0

ПРИМЕР 2

LTA	*, AR5 ;	
	До выполнения	После выполнения
ARP	4	ARP 5
AR2	324h	AR2 324h
Память данных		Память данных
324h	62h	324h 62h
TREG	3h	TREG 62h
PREG	0fh	PREG 0fh
ACC	5h C=X	ACC 14h C=0

15.8.3.36 Инструкция LTD

LTD – загрузка TREG, аккумулярование предыдущих данных и перемещение данных.

СИНТАКСИС LTD dma Прямая адресация
LTD ind [, ARn] Косвенная адресация

КОД КОМАНДЫ

Прямая адресация																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	1	1	0	0	1	0	0	dma							

Косвенная адресация																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	1	1	0	0	1	0	1	см. подраздел 15.7.3							

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(dma) -> TREG
(dma) -> (dma + 1)
(ACC) + сдвинутый регистр PREG -> ACC

Зависит от OVM, PM; влияет на OV и C.

ОПИСАНИЕ В TREG загружается значение из памяти данных (dma). Содержимое регистра PREG, сдвинутое как определено полем PM, прибавляется к ACC. Содержимое указанной ячейки памяти копируется по следующему более старшему адресу. Эта инструкция допустима для всех блоков ОЗУ, сконфигурированных как память данных. Функция перемещения данных переходит через границы непрерывных блоков данных, но не может быть использована с внешней памятью данных или отображаемыми в память регистрами. Эта функция описана в описании инструкции DMOV. При работе с внешней памятью функция LTD идентична LTA.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	2+2d	2+2d	5+2d+p

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	4n-2+2nd	4n-2+2nd	4n+1+2nd+p

ПРИМЕР 1

LTD	DAT126 ; (DP = 7, PM = 0)	
	До выполнения	После выполнения
Память данных	Память данных	
3feh	62h	3feh 62h
3ffh	0h	3fh 62h
TREG	3h	TREG 62h
PREG	0fh	PREG 0fh
ACC	5h C=X	ACC 14h C=0

ПРИМЕР 2

LTD	*, AR3	
	До выполнения	После выполнения
ARP	1	ARP 3
AR1	3feh	AR1 3feh
Память данных	Память данных	
3feh	62h	3feh 62h
3ffh	0h	3fh 62h
TREG	3h	TREG 62h
PREG	0fh	PREG 0fh
ACC	5h C=X	ACC 14h C=0

ПРИМЕР 1

LTP	DAT36 ; (DP = 6, PM = 0)	
	До выполнения	После выполнения
Память данных		Память данных
324h	62h	324h 62h
324h	0h	324h 62h
TREG	3h	TREG 62h
P	0fh	P 0fh
ACC	5h C=X	ACC 0fh C=X

ПРИМЕР 2

LTP	*, AR5 ; (PM = 0)	
	До выполнения	После выполнения
ARP	2	ARP 5
AR1	324h	AR2 324h
Память данных		Память данных
324h	62h	324h 62h
TREG	3h	TREG 62h
PREG	0fh	PREG 0fh
ACC	5h C=X	ACC 0fh C=X

ПРИМЕР 1

LTS		DAT36 ; (DP = 6, PM = 0)	
До выполнения		После выполнения	
Память данных		Память данных	
324h	62h	324h	62h
TREG	3h	TREG	62h
PREG	0fh	PREG	0fh
ACC	5h C=X	ACC	0FFFFFFF6h C=0

ПРИМЕР 2

LTS		*, AR2 ; (PM = 0)	
До выполнения		После выполнения	
ARP	1	ARP	2
AR2	324h	AR2	324h
Память данных		Память данных	
324h	62ch	324h	62ch
TREG	3h	TREG	62h
PREG	0fh	PREG	0fh
ACC	5h C=X	ACC	0FFFFFFF6h C=0

15.8.3.39 Инструкция MAC

MAC – умножить и аккумулировать.

СИНТАКСИС MAC pma, dma Прямая адресация
 MAC pma, ind [, ARn] Косвенная адресация

КОД
КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	0	0	1	0	0							
16-битная константа															

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	0	0	1	0	1							
16-битная константа															

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq pma \leq 65535$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ Инкремент PC, then
 (PC) -> MSTACK
 (pma) -> PC
 ACC + (сдвинутый регистр PREG) -> ACC;
 (dma) -> TREG;
 (dma) * (pma, адресуемый PC) -> PREG;
 Для косвенной адресации модифицировать текущий AR и ARP как задано;
 (PC) + 1 -> PC;
 While((счетчик_повтора) \neq 0)
 ACC + (сдвинутый регистр PREG) -> ACC;
 (dma) -> TREG;
 (dma) * (pma, адресуемый PC) -> PREG;
 Для косвенной адресации модифицировать текущий AR и
 ARP как задано;
 (PC) + 1 -> PC;
 (счетчик_повтора) - 1 -> (счетчик_повтора);

 (MSTACK) -> PC;

 Зависит от OVM, PM ; влияет на OV и C.

ОПИСАНИЕ

Содержимое регистра PREG, сдвинутое как определено полем PM, прибавляется к ACC. Бит переноса устанавливается (C=1), если результат сложения генерирует перенос и сбрасывается (C=0), в противном случае. Инструкция MAC перемножает значение из памяти данных (заданное dma) со значением из памяти программ (заданным pma). Результат умножения сохраняется в R-регистре. Если программная память – это блок B0 внутрикристалльного ОЗУ, бит CNF должен быть установлен в 1. Старшие 8 бит адреса программной памяти должны быть 0FFh для адресации блока B0 внутрикристалльного ОЗУ программ. Старшие 8 бит адреса памяти данных должны быть 0 для доступа к адресам ниже 500h. В прямом режиме адресации dma не может быть изменен во время повторения инструкции. При повторении MAC адрес программной памяти, хранящийся в PC, увеличивается на 1 во время операции, что позволяет обрабатывать серии операндов в памяти. MAC применяется для вычисления длинных сумм произведений, т. к. выполняется как одноцикловая инструкция после старта конвейера RPT.

СЛОВА

2

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
1: DARAM/ROM 2: DARAM	3	3	3+2pcode
1: Внешняя 2: DARAM	3+pop1	3+pop1	3+pop1+2pcode
1: DARAM/ROM	3	3	3+2pcode
1: DARAM/ROM 2: Внешняя	3+dop2	3+dop2	3+dop2+2pcode
1: Внешняя 2: Внешняя	4+pop1+dop2	4+pop1+dop2	4+pop1+dop2+2pcode
Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
1: DARAM/ROM	n+2	n+2	n+2+2pcode
2: DARAM 1: Внешняя 2: DARAM	n+2+npop1	n+2+npop1	n+2+npop1+2pcode
1: DARAM/ROM	n+2+ndop2	n+2+ndop2	n+2+ndop2+2pcode
2: Внешняя 1: Внешняя 2: Внешняя	2n+2+npop1 +ndop2	2n+2+npop1+ndop2	2n+2+npop1+ndop2 +2pcode

ПРИМЕР 1

MAC	0FF000h, 02h ;	(DP = 6, PM = 0, CNF = 1)
До выполнения		После выполнения
Память данных		Память данных
302h	23h	302h 23h
Память программ		Память программ
0ff00h	4h	0ff00h 4h
TREG	45	TREG 23h
PREG	458972h	PREG 08ch
ACC	723EC41h C=X	ACC 76975B3h C=0

ПРИМЕР 2

MAC	0FF00h, *, AR5 ;	(PM = 0, CNF = 1)
До выполнения		После выполнения
ARP	4	ARP 5
AR2	302h	AR2 302h
302h	23h	302h 23h
Память программ		Память программ
0ff00h	4h	0ff00h 4h
TREG	45	TREG 23h
PREG	458972h	PREG 08ch
ACC	723EC41h C=X	ACC 76975B3h C=0

ОПИСАНИЕ

Содержимое регистра PREG, сдвинутое как определено битами PM, прибавляется к ACC. Инструкция MACD перемножает значение из памяти данных (заданное dma) со значением из памяти программ (заданное pta).

Адрес памяти данных и программ может быть любым незарезервированным, внутри- и внекристальным. Если программная память – это блок B0 внутрикристального ОЗУ, бит CNF должен быть установлен в 1. Старшие 8 бит адреса программной памяти должны быть 0FFh для адресации блока B0 внутрикристального ОЗУ программ. Старшие 8 бит адреса памяти данных должны быть 0 для доступа к адресам ниже 500h. В прямом режиме адресации dma не может быть изменен во время повторения инструкции. Если MACD адресует отображаемый в память регистр или внешнюю память, эффект от MACD такой же, как от MAC (см. описание DMOV). MACD делает то же, что и MAC и дополнительно перемещает данные во внутренней памяти. Это делает MACD полезным в таких применениях, как вычисление свёрток.

При повторении MACD адрес программной памяти, хранящийся в PC, увеличивается на 1 во время операции, что позволяет обрабатывать серии операндов в памяти. MACD применяется для вычисления длинных сумм произведений, т. к. выполняется как одноцикловая инструкция после старта в цикле PRT.

СЛОВА

2

ЦИКЛЫ

Операнд	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
1: DARAM/ROM 2: DARAM	3	3	3+2pCode
1: Внешняя 2: DARAM	3+pop1	3+pop1	3+pop1+2pcode
1: DARAM/ROM 2: Внешняя ¹⁾	3+dop2	3+dop2	3+dop2+2pcode
1: Внешняя 2: Внешняя ¹⁾	4+pop1+dop2	4+pop1+dop2	4+pop1+dop2+2pcode

¹⁾ Операция по перемещению данных не выполняется когда 2 операнд во внешней памяти данных.

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
1:DARAM/ROM 2: DARAM	n+2	n+2	n+2+2pcode
1: Внешняя 2: DARAM	n+2+nprop1	n+2+nprop1	n+2+nprop1+2pcode
1:DARAM/ROM 2: Внешняя ¹⁾	n+2+ndop2	n+2+ndop2	n+2+ndop2+2pcode
1: Внешняя 2:Внешняя ¹⁾	2n+2+nprop1 +ndop2	2n+2+nprop1+ndop2	2n+2+nprop1+ndop2 +2pcode

¹⁾ Операция по перемещению данных не выполняется когда операнд 2 во внешней памяти данных

ПРИМЕР 1

MACD 0FF00h, 02h ; (DP = 6, PM = 0, CNF = 1)

До выполнения		После выполнения	
Память данных		Память данных	
308h	23h	308h	23h
309h	18h	309h	23h
Память программ		Память программ	
0ff00h	4h	0ff00h	4h
TREG	45	TREG	23h
P	458972h	P	08ch
ACC	723EC41h C=X	ACC	76975B3h C=0

ПРИМЕР 2

MACD 0FF00h, *, AR6 ; (PM = 0, CNF = 1)

До выполнения		После выполнения	
ARP	5	ARP	6
AR2	308h	AR2	308h
Память данных		Память данных	
308h	23h	308h	23h
309h	18h	309h	23h
Память программ		Память программ	
0ff00h	4h	0ff00h	4h
TREG	45	TREG	23h
P	458972h	P	08ch
ACC	723EC41h C=X	ACC	76975B3h C=0

Примечание - Функция перемещения данных MACD работает только с внутрикристальным ОЗУ.

ПРИМЕР 1

MAR	*	AR1 ; загрузка 1 в ARP	
До выполнения		После выполнения	
ARP	0	ARP	1
ARB	7	ARB	0

ПРИМЕР 2

MAR	*+	AR5 ; увеличить текущий дополнительный ; регистр и загрузить 5 в ARP	
До выполнения		После выполнения	
AR1	34h	AR1	35h
ARP	1	ARP	5
ARB	0	ARB	1

15.8.3.42 Инструкция МРУ

МРУ – умножить.

СИНТАКСИС МРУ dma Прямая адресация
 МРУ ind [, ARn] Косвенная адресация
 МРУ #k Короткая непосредственная адресация

КОД
КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	1	см. подраздел 15.7.3						

Короткая непосредственная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	13-битная константа												

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $-4096 \leq k \leq 4095$

ВЫПОЛНЕНИЕ Прямая или косвенная адресация:
 (PC) + 1 -> PC
 (TREG) * (dma) -> PREG

Короткая непосредственная адресация:
 (PC) + 1 -> PC
 (TREG) * k -> PREG

ОПИСАНИЕ Содержимое TREG умножается на содержимое ячейки памяти данных. Результат пишется в регистр PREG. При короткой непосредственной адресации TREG умножается на знаковую 13-битную константу независимо от SXM.

СЛОВА 1 (Прямая, косвенная или короткая непосредственная адресация)

ЦИКЛЫ

Циклов при однократном выполнении инструкции (прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT (прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции (короткая непосредственная адресация)

ROM	DARAM	Внешняя память
1	1	1+p

ПРИМЕР 1

MPY DAT13 ; (DP = 8)

До выполнения		После выполнения
Память данных		Память данных
40Dh 01h		40Dh 01h
TREG 6h		TREG 6h
P 36h		P 2Ah

ПРИМЕР 2

MPY *, AR2

До выполнения		После выполнения
ARP 1		ARP 2
AR2 40Dh		AR2 40Dh
Память данных		Память данных
40Dh 7h		40Dh 7h
TREG 6h		TREG 6h
P 36h		P 2Ah

ПРИМЕР 3

MPY #031h

До выполнения		После выполнения
TREG 6h		TREG 6h
P 36h		P 2Ah

15.8.3.43 Инструкция МРҮА

МРҮА – умножить и аккумулировать предыдущий результат.

СИНТАКСИС МРҮА dma Прямая адресация
 МРҮА ind [, ARn] Косвенная адресация

КОД КОМАНДЫ Прямая адресация

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	0	0	0	0	0	dma						

Косвенная адресация

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	0	0	0	0	1	см. подраздел 15.7.3						

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (ACC) + (сдвинутый регистр PREG) -> ACC
 (TREG) * (dma) -> PREG

Зависит от OVM, PM; влияет на OV и C.

ОПИСАНИЕ Содержимое TREG умножается на содержимое ячейки памяти данных. Результат записывается в регистр P. Предыдущее значение P-регистра, сдвинутое как определено битами PM, прибавляется к ACC.

СЛОВА 1

Операнд	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Операнд	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1

МРУА DAT13 ; (DP = 6, PM = 0)		
До выполнения		После выполнения
Память данных		Память данных
30Dh	23h	30Dh 23h
TREG	6h	TREG 6h
PREG	36h	PREG 2Ah
ACC	54h C=X	ACC 8Ah C=0

ПРИМЕР 2

МРУА *, AR4 ; (PM = 0)		
До выполнения		После выполнения
ARP	3	ARP 4
AR3	30Dh	AR3 30Dh
Память данных		Память данных
30Dh	7h	30Dh 7h
TREG	6h	TREG 6h
PREG	36h	PREG 2Ah
ACC	54h C=X	ACC 8Ah C=0

ПРИМЕР 1

MPYS DAT13 ; (DP = 6, PM = 0)		
До выполнения		После выполнения
Память данных		Память данных
30Dh	7h	30Dh 7h
TREG	6h	TREG 6h
PREG	36h	PREG 2Ah
ACC	54h C=X	ACC 1Eh C=1

ПРИМЕР 2

MPYS *, AR5 ; (PM = 0)		
До выполнения		После выполнения
ARP	4	ARP 5
AR3	30Dh	AR3 30Dh
Память данных		Память данных
30Dh	7h	30Dh 7h
TREG	6h	TREG 6h
PREG	36h	PREG 2Ah
ACC	54h C=X	ACC 1Eh C=1

ПРИМЕР 1

MPYU DAT16 ; (DP = 4)

До выполнения
Память данных
210h 0FFFFh
TREG 0FFFFh
PREG 1h

После выполнения
Память данных
210h 0FFFFh
TREG 0FFFFh
PREG 0FFFE0001h

ПРИМЕР 2

MPYU *, AR2

До выполнения
ARP 5
AR2 210h
Память данных
210h 0FFFFh
TREG 0FFFFh
PREG 1h

После выполнения
ARP 6
AR2 210h
Память данных
210h 0FFFFh
TREG 0FFFFh
PREG 0FFFE0001h

15.8.3.47 Инструкция NMI

NMI – немаскируемое прерывание.

СИНТАКСИС	NMI																																
КОД КОМАНДЫ	<table border="1"><tr><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr></table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	1	0	1	1	1	1	1	0	0	1	0	1	0	0	1	0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																		
1	0	1	1	1	1	1	0	0	1	0	1	0	0	1	0																		
ОПЕРАНДЫ	нет																																
ВЫПОЛНЕНИЕ	(PC) + 1 -> стек 24 -> PC																																
ОПИСАНИЕ	Программный счетчик устанавливается на вектор немаскируемого прерывания 24h. Эффект от инструкции тот же, что и от аппаратного немаскируемого прерывания.																																
СЛОВА	1																																
ЦИКЛЫ	<table border="1"><thead><tr><th colspan="3">Циклов при однократном выполнении инструкции</th></tr><tr><th>ROM</th><th>DARAM</th><th>Внешняя память</th></tr></thead><tbody><tr><td>4</td><td>4</td><td>4+3p</td></tr></tbody></table>	Циклов при однократном выполнении инструкции			ROM	DARAM	Внешняя память	4	4	4+3p																							
Циклов при однократном выполнении инструкции																																	
ROM	DARAM	Внешняя память																															
4	4	4+3p																															
ПРИМЕР	NMI ; Управление передается по адресу 24h и PC+1 ; помещается в стек.																																

15.8.3.48 Инструкция NOP

NOP – нет операции.

СИНТАКСИС NOP

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	1	0	1	1	0	0	0	0	0	0	0	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC

ОПИСАНИЕ Никаких операций не выполняется. NOP влияет только на PC. NOP – это то же самое, что и MAR с прямой адресацией и dma = 0h. NOP используется как заполнитель или временная инструкция при создании программы.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ЦИКЛЫ	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР NOP ;не выполняются никакие операции

15.8.3.49 Инструкция NORM

NORM – нормализация содержимого аккумулятора.

СИНТАКСИС NORM {ind}

КОД	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КОМАНДЫ	1	0	1	0	0	0	0	0	1	см. подраздел 15.7.3						

ОПЕРАНДЫ Операнд ind: Один из следующих методов индексации: *, *+, *-, *0+, *0-, *BR0+, *BR0-

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 if(ACC == 0)
 TC -> 1;
 else, if (ACC(31) xor ACC(30)) = 0):
 TC -> 0,
 (ACC) * 2 -> ACC;
 Заданная модификация текущего AR;
 else
 TC -> 1.

Зависит от TC; изменяет TC

ОПИСАНИЕ Инструкция NORM предназначена для нормализации знакового содержимого аккумулятора. Нормализация числа с фиксированной точкой разделяет его на мантиссу и экспоненту. Для этого должен быть найден размер числа с расширенным знаком. Выполняется XOR бит 31 и 30 ACC, чтобы определить, является ли бит 30 частью числа или расширением знака. Если они одинаковы, оба бита указывают на знаковое расширение, поэтому аккумулятор сдвигается влево для удаления лишнего знакового бита.

Текущий AR модифицируется заданным образом для генерации размера экспоненты. Предполагается, что текущий AR инициализируется перед началом нормализации. Модификация текущего AR по умолчанию – инкремент. Для законченной нормализации 32-битного числа может потребоваться многократное выполнение NORM. Хотя использование NORM с RPT не обеспечивает выход из цикла при окончании нормализации, никакие операции не выполняются для остатка цикла. NORM работает с положительными и отрицательными числами с дополнением до 2.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР 1

NORM	*+		
	До выполнения		После выполнения
ARP	2	ARP	2
AR2	0h	AR2	01h
ACC	0FFFFFF001h TC=X	ACC	0FFFE002h TC=0

ПРИМЕР 2

31-битная нормализация:

```

MAR    *, APR1 ; AR1 используется для
                ; хранения экспоненты
LAR    AR1, #0h ; очистка счетчика
                ; экспоненты
LOOP NORM *+    ; нормализация одного бита
BCND   LOOP, NTC; Если TC = 0, размер еще
                ; не найден
    
```

ПРИМЕР 3

15-битная нормализация

```

MAR    *, APR1 ; AR1 используется для хранения
                ; экспоненты
LAR    AR1, #0fh; инициализация счетчика
                ; экспоненты
RPT    #14     ; Задана 15-битная нормализация
                ; (4-битная экспонента и 16-битная
                ; мантисса
NORM   *-     ; NORM автоматически заканчивает
                ; сдвиг, когда найден первый
                ; значимый бит, выполняя NOP до
                ; выхода из цикла
    
```

Метод из примера 2 используется для нормализации 32-битного числа и задает 5-битную экспоненту. Метод из третьего примера используется для нормализации 16-битного числа и задает 4-битную экспоненту. Если число требует малой степени нормализации, метод во втором примере может быть предпочтительнее третьего. В примере 2 цикл выполняется до завершения нормализации. Пример 3 всегда выполняет 15 циклов. Пример 2 более эффективен, если требуемое количество сдвигов 5 или меньше. Если требуемое количество сдвигов 6 или больше, пример 3 эффективнее. Результирующее значение в дополнительном регистре не будет действительной экспонентой числа во всех случаях, однако оно может быть использовано для нахождения экспоненты.

15.8.3.50 Инструкция OR

OR – логическое «ИЛИ» с аккумулятором.

СИНТАКСИС	OR dma	Прямая адресация
	OR ind [, ARn]	Косвенная адресация
	OR #lk [, shift]	Длинная непосредственная адресация
	OR #lk, 16	Длинная непосредственная адресация с левым сдвигом на 16

КОД КОМАНДЫ	Прямая адресация															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	1	0	0	1	0	dma						

	Косвенная адресация															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	1	0	0	1	1	см. подраздел 15.7.3						

	Длинная непосредственная адресация со сдвигом															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	1	1	1	0	0	SHFT			
	16-битная константа															

	Длинная непосредственная адресация со сдвигом на 16															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	1	0	0	0	0	0	1	0
	16-битная константа															

ОПЕРАНДЫ	$0 \leq dma \leq 127$
	$0 \leq \text{новый ARP} \leq 7$
	$0 \leq \text{сдвиг} \leq 16$
	lk – 16-битная константа

ВЫПОЛНЕНИЕ	Прямая или косвенная адресация:
	(PC) + 1 -> PC
	(ACC(15-0)) OR (dma) -> ACC(15-0)
	(ACC(31-16)) -> ACC(31-16)

Непосредственная адресация:
(PC) + 2 -> PC
(ACC) OR lk<<сдвиг -> ACC

Не зависит от SXM

ОПИСАНИЕ Выполняется «ИЛИ» аккумулятора со значением памяти данных или со сдвинутой влево длинной константой. Все биты операнда, не занятые данными, заполняются 0 до 32-битного значения, независимо от SXM, так старшее слово аккумулятора не меняется при прямой или косвенной адресации или непосредственной адресации без сдвига. При сдвиге младшие биты операнда заполняются 0.

СЛОВА 1 (прямая или косвенная адресация)
2 (длинная непосредственная адресация)

ЦИКЛЫ

Циклов при однократном выполнении инструкции (прямая или косвенная адресация)			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT (прямая или косвенная адресация)			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции (длинная непосредственная адресация)		
ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1

OR	DAT8	;	(DP = 8)			
До выполнения				После выполнения		
Память данных				Память данных		
408h	0F000h			408h	0F000h	
ACC	100002h	C=X		ACC	10F002h	C=X

ПРИМЕР 2

OR	*	, AR0				
До выполнения				После выполнения		
ARP	1			ARP	0	
AR1	300h			AR1	300h	
Память данных				Память данных		
300h	01111h			300h	01111h	
ACC	222h	C=X		ACC	1333h	C=X

ПРИМЕР 3

OR	#08111h,	8				
До выполнения				После выполнения		
ACC	0FF0000h	C=X		ACC	0FF1100h	C=X

15.8.3.51 Инструкция OUT

OUT – вывод данных в порт ввода - вывода.

СИНТАКСИС OUT dma, PA Прямая адресация
 OUT ind, PA [, ARn] Косвенная адресация

КОД КОМАНДЫ	Прямая адресация																			
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
	0	0	0	0	1	1	0	0	0	dma										
16-битная константа																				

Косвенная адресация																			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0	0	0	0	1	1	0	0	1	см. подраздел 15.7.3										
16-битная константа																			

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq pa \leq 65535$

ВЫПОЛНЕНИЕ (PC) + 2 -> PC
 адрес порта -> адресная шина (A15–A0)
 (dma) -> шина данных (D15–D0)

ОПИСАНИЕ OUT пишет 16-битное значение из памяти данных в порт ввода - вывода. На линии $\sim IS$ устанавливается низкий уровень для индикации доступа к портам ввода - вывода; $\sim STRB$, R/ $\sim W$ и READY работают так же, как при записи во внешнюю память. RPT может использоваться с инструкцией OUT для вывода последовательности слов из памяти в порт ввода - вывод.

СЛОВА 2

ЦИКЛЫ	Циклов при однократном выполнении инструкции			
	Операнд	ROM	DARAM	Внешняя память
Источник:		3+iodst	3+iodst	5+iodst+2pcode
DARAM				
Источник:		3+dsrc+iodst	3+dsrc+iodst	6+dsrc+iodst+2pcode
Внешняя				

15.8.3.52 Инструкция PАС

PАС – загрузить PREG в аккумулятор.

СИНТАКСИС PАС

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	0	0	0	0	1	1

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(сдвинутый регистр P) -> ACC

Зависит от PM.

ОПИСАНИЕ Содержимое регистра PREG, сдвинутое как указано в поле PM, загружается в аккумулятор.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР PАС

До выполнения	После выполнения
P 144h	P 144h
ACC 23h C=X	ACC 144h C=X

15.8.3.53 Инструкция POP

POP – записать содержимое верхушки стека в аккумулятор.

СИНТАКСИС POP

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	1	1	0	0	1	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(TOS) -> ACC(0-15)
0 -> ACC(31-16)
Стек проталкивается на 1 уровень ниже

ОПИСАНИЕ Содержимое вершины стека (TOS) копируется в младшее слово аккумулятора, затем стек проталкивается на 1 уровень ниже. Старшее слово аккумулятора обнуляется. Реализация аппаратного стека – LIFO на 8 позиций. При POP каждое значение стека копируется вверх на 1 позицию. После POP внизу стека будет 2 одинаковых значения. Поскольку каждое значение стека копируется, после более 7 POP (POP, POPD, RETE, RETI, RET) все 7 уровней стека будут заполнены одним значением. Переполнение стека не обнаруживается.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ЦИКЛЫ	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР

POP	
До выполнения	После выполнения
ACC 82h C=X	ACC 45h C=X
Stack 45h	Stack 16h
16h	7h
7h	33h
33h	42h
42h	56h
56h	37h
37h	61h
61h	61h

15.8.3.54 Инструкция POPD

POPD – записать содержимое вершины стека в память.

СИНТАКСИС POPD dma Прямая адресация
 POPD ind [, ARn] Косвенная адресация

КОД
КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	1	0	1	0	0							

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	1	0	1	0	1							

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (TOS) -> dma
 Стек проталкивается на 1 уровень выше.

ОПИСАНИЕ Содержимое вершины стека (TOS) копируется в заданную ячейку памяти, затем стек проталкивается на один уровень выше. Выход за границы стека не обнаруживается.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	2+d	2+d	4+d+p

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	2n+nd	2n+nd	2n+2+nd+p

ПРИМЕР 1

POPD DAT10 ; (DP = 8)

До выполнения

Память данных

40Ah 55h

Stack 45h

16h

7h

33h

42h

56h

37h

61h

После выполнения

Память данных

40Ah 45h

Stack 16h

7h

33h

42h

56h

37h

61h

61h

ПРИМЕР 2

POPD *, AR1

До выполнения

ARP 0

AR0 300h

Память данных

300h 55h

Stack 45h

16h

7h

33h

42h

56h

37h

61h

После выполнения

ARP 1

AR0 301h

Память данных

300h 45h

Stack 16h

7h

33h

42h

56h

37h

61h

61h

15.8.3.55 Инструкция PSHD

PSHD – записать содержимое памяти данных в верхушку стека.

СИНТАКСИС PSHD dma Прямая адресация
 PSHD ind [, ARn] Косвенная адресация

КОД КОМАНДЫ

Прямая адресация																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	1	1	0	1	1	0	0							dma	

Косвенная адресация																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	1	1	0	1	1	0	1							см. подраздел 15.7.3	

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$

ВЫПОЛНЕНИЕ (dma) -> TOS
 (PC) + 1 -> PC
 Все ячейки стека вниз на 1 уровень

ОПИСАНИЕ Содержимое памяти данных помещается на вершину стека. Стек проталкивается вниз (см. описание PUSH). Первое значение стека теряется.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

ПРИМЕР 1

PSHD DAT10 ; (DP = 8)

До выполнения

Память данных

40Ah 55h

Stack 45h

16h

7h

33h

42h

56h

37h

61h

После выполнения

Память данных

40Ah 55h

Stack 55h

45h

16h

7h

33h

42h

56h

37h

ПРИМЕР 2

POHD *, AR1

До выполнения

ARP 0

AR0 300h

Память данных

300h 55h

Stack 45h

16h

7h

33h

42h

56h

37h

61h

После выполнения

ARP 1

AR0 300h

Память данных

300h 55h

Stack 55h

45h

16h

7h

33h

42h

56h

37h

15.8.3.56 Инструкция PUSH

PUSH – прочитать содержимое аккумулятора верхушку стека.

СИНТАКСИС PUSH

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	1	1	1	1	0	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 Все ячейки стека вниз на 1 уровень.
 ACC(15-0) -> TOS

ОПИСАНИЕ Содержимое младшего слова аккумулятора копируется в вершину аппаратного стека.
 Реализация аппаратного стека – LIFO на 8 позиций. Если произведено более 8 PUSH (CALA, CALL, CC, PSHD, PUSH), первое записанное в стеке значение теряется.

СЛОВА 1

ЦИКЛЫ	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	1	1	1+p
ЦИКЛЫ	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР PUSH

До выполнения	После выполнения
ACC 7h C=X	ACC 7h C=X
Stack 45h	Stack 7h
16h	45h
7h	16h
33h	7h
42h	33h
56h	42h
37h	56h
61h	37h

15.8.3.57 Инструкция RET

RET – возврат из подпрограммы.

СИНТАКСИС RET

КОД	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КОМАНДЫ	1	1	1	0	1	1	1	1	0	0	0	0	0	0	0	0

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (TOS) -> PC;
 стек вверх на 1 уровень;

ОПИСАНИЕ Содержимое вершины стека копируется в PC. Стек перемещается вверх на 1 уровень. RET используется с CALA, CALL и CC для подпрограмм.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+3p
ЦИКЛЫ	Циклов при однократном выполнении инструкции для RETD		
	ROM	DARAM	Внешняя память
	2	2	2+p

ПРИМЕР RET

До выполнения	После выполнения
PC 96h	PC 45h
Stack 45h	Stack 16h
16h	7h
7h	33h
33h	42h
42h	56h
56h	37h
37h	61h
61h	61h

15.8.3.59 Инструкция ROL

ROL – циклический сдвиг аккумулятора влево.

СИНТАКСИС ROL

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	0	0	1	1	0	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(ACC(31)) -> C
(ACC(30-0)) -> ACC(31-1)
(C до ROL) -> ACC(0)

Влияет на C, изменяет C.
Не зависит от SXM.

ОПИСАНИЕ ROL осуществляет циклический сдвиг аккумулятора влево. Старший бит аккумулятора сдвигается в бит переноса, старое значение C помещается в младший бит аккумулятора.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ЦИКЛЫ	Циклов при многократном выполнении инструкции под RPT		
	ROM	DARAM	Внешняя память
	n	n	n+p

ПРИМЕР ROL

	До выполнения		После выполнения
ACC	0B0001234h C=0	ACC	60002468h C=1

15.8.3.60 Инструкция ROR

ROR – циклический сдвиг аккумулятора вправо.

СИНТАКСИС ROR

КОД КОМАНДЫ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	0	0	0	1	1	0	1

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (ACC(0)) -> C
 (ACC(31-1)) -> ACC(30-0)
 (C до ROL) -> ACC(31)

Влияет на C, зависит от C.
 Не зависит от SXM.

ОПИСАНИЕ ROR осуществляет циклический сдвиг аккумулятора вправо. Младший бит аккумулятора сдвигается в бит переноса, старое значение C помещается в старший бит аккумулятора.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР ROR

	До выполнения		После выполнения
ACC	B0001235h C=0	ACC	5800091Ah C=1

15.8.3.61 Инструкция RPT

RPT – повторить инструкцию.

СИНТАКСИС RPT dma Прямая адресация
 RPT ind [, ARn] Косвенная адресация
 RPT #k Короткая непосредственная адресация

КОД
КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	1	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	1	1	см. подраздел 15.7.3						

Короткая непосредственная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	0	1	1	8-битная константа							

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq k \leq 255$

ВЫПОЛНЕНИЕ Прямая или косвенная адресация:
 (PC) + 1 -> PC
 (dma(7-0)) -> RPTC

Короткая непосредственная адресация:
 (PC) + 1 -> PC
 k -> RPTC

ОПИСАНИЕ Счетчик повтора (RPTC) загружается в соответствии с используемым способом адресации. Команда, следующая за RPT, повторяется $N=(RPTC)+1$ раз. Т. к. RPTC не сохраняется при переключении контекста, циклы повтора, как и многоцикловые инструкции, не прерываются. При сбросе RPTC устанавливается в 0. RPT полезна для операций перемещения блоков, умножения-аккумуляции, нормализации и т. д.

СЛОВА 1 (Прямая, косвенная или короткая непосредственная адресация)

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

ПРИМЕР 1

```
RPT DAT127 ; (DP = 31: адреса 0F80h-0FFFh)
            ;Повтор следующей инструкции 13 раз.
            До выполнения                После выполнения
Память данных                Память данных
0FFFh 0Ch                    0FFFh 0Ch
RPTC 0h                      RPTC 0Ch
```

ПРИМЕР 2

```
RPT *,AR1 ; Повтор следующей инструкции 4096 раз.
            До выполнения                После выполнения
ARP 0                    ARP 1
AR0 300h                AR0 300h
Память данных                Память данных
300h 0FFFh            300h 0FFFh
RPTC 0h                RPTC 0FFFh
```

ПРИМЕР 3

```
RPT #1 ; Повтор следующей инструкции 2 раза.
            До выполнения                После выполнения
RPTC 0h                    RPTC 1Ch
```


ПРИМЕР 1

SACH DAT10, 1 ; (DP = 4)

До выполнения

ACC 4208001h C=X

Память данных

20Ah 00h

После выполнения

ACC 4208001h C=X

Память данных

20Ah 0841h

ПРИМЕР 2

SACH *, 0, AR2

До выполнения

ARP 1

AR2 0300h

ACC 4208001h C=X

Память данных

300h 0h

После выполнения

ARP 2

AR2 0301h

ACC 4208001h C=X

Память данных

300h 0420h

15.8.3.63 Инструкция SACL

SACL – сохранить младшее слово аккумулятора в памяти данных.

СИНТАКСИС SACL dma [, shift2] Прямая адресация
 SACL ind [, shift2 [, ARn]_] Косвенная адресация

КОД КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	0	SHF			0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	0	SHF			1	см. подраздел 15.7.3						

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq shift2 \leq 7$ (по умолчанию 0)

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 ((ACC) << shift2)(15-0) -> dma

Не зависит от SXM

ОПИСАНИЕ Младшее слово аккумулятора сдвигается влево на 0-7 бит, а затем копируется в память. Младшие биты заполняются 0. Значение аккумулятора не меняется.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	2+d	2+d	4+d+p

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	2n+nd	2n+nd	2n+2+nd+p

ПРИМЕР 1

SACL DAT10, 1 ; (DP = 4)

До выполнения

ACC 7C638421 C=X

Память данных

20Ah 00h

После выполнения

ACC 7C638421 C=X

Память данных

20Ah 0841h

ПРИМЕР 2

SACL *, 0, AR7

До выполнения

ARP 6

AR2 0300h

ACC 00FF8421 C=X

Память данных

300h 5h

После выполнения

ARP 7

AR2 0300h

ACC 00FF8421 C=X

Память данных

300h 8421h

ПРИМЕР 1

SAR AR0, DAT30 ; (DP = 6)

До выполнения
Память данных
31Eh 18h
AR0 37h

После выполнения
Память данных
31Eh 37h
AR0 37h

ПРИМЕР 2

SAR AR4, *-

До выполнения
Память данных
401h 0h
AR4 401h

После выполнения
Память данных
401h 401h
AR4 402h

15.8.3.65 Инструкция SBRK

SBRK – вычесть короткое слово из вспомогательного регистра.

СИНТАКСИС SBRK #k

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	1	1	0	0	8-битная константа							

ОПЕРАНДЫ $0 \leq k \leq 255$

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
Текущий AR – 8-битная положительная константа -> текущий AR

ОПИСАНИЕ 8-битное непосредственное значение вычитается из текущего вспомогательного регистра; результат меняет старое содержимое вспомогательного регистра. Вычитание выполняется в ARAU, непосредственное значение считается 8-битным беззнаковым целым.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ПРИМЕР SBRK 0FFh

До выполнения		После выполнения	
ARP	7	ARP	7
AR7	0h	AR7	0FF01h

15.8.3.66 Инструкция SETC

SETC – установить управляющий бит.

СИНТАКСИС SETC control_bit

КОД
КОМАНДЫ

SETC C (Установить бит переноса)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	1	1	1	1

SETC CNF (Установить бит управления конфигурацией)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	0	1	0	1

SETC: INTM (Установить бит режима прерывания)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	0	0	0	1

SETC OVM (Установить бит режима переполнения)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	0	0	1	1

SETC: SXM (Установить бит режима расширения знака)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	0	1	1	1

SETC TC (Установить бит тестирования/управления)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	1	0	1	1

SETC XF (Установить бит флага вывода XF)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	1	0	0	1	1	0	1

ОПЕРАНДЫ control_bit : бит ST0 или ST1(из следующего набора) :
(C, CNF, INTM, OVM, SXM, TC, XF)

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
1 -> control_bit

ОПИСАНИЕ Заданный управляющий бит устанавливается в 1. Чтобы загрузить ST0 и ST1, может также быть использована команда LST.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР 1

SETC	TC ; TC - бит 11	ST1
До выполнения		После выполнения
ST1	x1xxh	st1 x9xxh

15.8.3.67 Инструкция SFL

SFL – сдвиг аккумулятора влево.

СИНТАКСИС SFL

КОД	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КОМАНДЫ	1	0	1	1	1	1	1	0	0	0	0	0	1	0	0	1

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 (ACC(31)) -> C
 (ACC(30-0)) -> ACC(31-1)
 0 -> ACC(0)

Влияет на C.
 Не зависит от SXM.

ОПИСАНИЕ SFL сдвигает весь ACC влево на 1 бит. Младший бит заполняется 0, а старший сдвигается в бит C. В отличии от SFR, инструкция SFL не зависит от SXM.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР 1 SFL

ACC	До выполнения	ACC	После выполнения
	0B0001234h C=X		60002468h C=1

15.8.3.68 Инструкция SFR

SFR – сдвиг аккумулятора вправо.

СИНТАКСИС SFR

КОД КОМАНДЫ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	0	0	0	0	1	0	1	0

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 if(SXM == 0)
 0 -> ACC(31);
 (ACC(31-1)) -> ACC(30-0)
 ACC(0) -> C

Влияет на C.
 Зависит от SXM.

ОПИСАНИЕ SFR сдвигает ACC вправо на 1 бит.
 Если SXM = 1, выполняется арифметический сдвиг. Знаковый (старший) бит не меняется и копируется в 30 бит.
 Если SXM = 0, выполняется логический сдвиг вправо. Старшие биты заполняются 0. Младший бит сдвигается в бит C.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции		
ROM	DARAM	Внешняя память
1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР 1 SFR ; (SXM = 0)

	До выполнения		После выполнения
ACC	0B0001234h C=X	ACC	5800091Ah C=0

ПРИМЕР 2 SFR ; (SXM = 1)

	До выполнения		После выполнения
ACC	0B0001234h C=X	ACC	D5800091Ah C=0

15.8.3.69 Инструкция SPAC

SPAC – вычесть регистр PREG из ACC.

СИНТАКСИС SPAC

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	0	0	0	0	1	0	1

ОПЕРАНДЫ нет

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
(ACC) – сдвинутый регистр PREG -> ACC

Зависит от OVM, PM; влияет на OV и C.
Не зависит от SXM.

ОПИСАНИЕ Содержимое регистра P PREG, сдвинутое как определено битами PM, вычитается из ACC. SPAC не зависит от SXM, всегда происходит расширение знака P PREG. SPAC является подфункцией инструкций LTS, MPYS, SQRS.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

Циклов при многократном выполнении инструкции под RPT		
ROM	DARAM	Внешняя память
n	n	n+p

ПРИМЕР SPAC ; (PM = 0)

	До выполнения		После выполнения
PREG	10000000h	PREG	10000000h
ACC	70000000h C=X	ACC	60000000h C=1

ПРИМЕР 1

SPH	DAT3 ; (DP = 4, PM = 0)	
	До выполнения	После выполнения
PREG	0FE079844h	PREG 0FE079844h
	Память данных	Память данных
203h	4567h	203h 0FE07h

ПРИМЕР 2

SPH	*, AR7 ; (PM=2)	
	До выполнения	После выполнения
ARP	6	ARP 7
AR6	203h	AR6 203h
	Память данных	Память данных
203h	4567h	203h 0E079h
PREG	0FE079844h	PREG 0FE079844h

ПРИМЕР 1

SPL DAT3 ; (DP = 4, PM = 0)

До выполнения		После выполнения	
Память данных		Память данных	
203h	4567h	203h	08440h
PREG	0FE079844h	PREG	0FE079844h

ПРИМЕР 2

SPL *, AR7 ; (PM=2)

До выполнения		После выполнения	
ARP	6	ARP	7
AR6	203h	AR6	203h
Память данных		Память данных	
203h	4567h	203h	09844h
PREG	0FE079844h	PREG	0FE079844h

15.8.3.72 Инструкция SPLK

SPLK – сохранить длинный непосредственный операнд.

СИНТАКСИС SPLK #lk, dma Прямая адресация
 SPLK #lk, ind [, ARn] Косвенная адресация

КОД КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	1	1	0	0	dma						
16-битная константа															

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	1	1	1	0	1	см. подраздел 15.7.3						
16-битная константа															

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 lk : 16-битная константа

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
 lk -> dma

ОПИСАНИЕ SPLK позволяет записать 16-битный операнд в любую ячейку памяти данных.

СЛОВА

ЦИКЛЫ

Операнд	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
DARAM	2	2	2+2p
Внешняя	3+d	3+d	5+d+2p

ПРИМЕР 1 SPLK #7FFFh, DAT3 ; (DP = 6)
 До выполнения После выполнения
 Память данных Память данных
 303h 7h 303h 7FFFh

ПРИМЕР 2 SPLK #1111h, *, AR4
 До выполнения После выполнения
 ARP 0 ARP 4
 AR4 300h AR4 301h
 Память данных Память данных
 300h 7h 300h 1111h

15.8.3.73 Инструкция SPM

SPM – записать в поле PM (режим сдвига).

СИНТАКСИС SPM константа

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	1	0	0	0	0	0	0	PM	

ОПЕРАНДЫ Константа: значение от 0 до 3 определяет режим сдвига

ВЫПОЛНЕНИЕ (PC) + 1 -> PC
константа -> PM

Влияет на PM.
Не зависит от SXM

ОПИСАНИЕ 2 младших бита инструкции копируются в поле PM регистра статуса ST1. PM управляет режимом сдвига регистра PREG. Сдвигатель может сдвигать регистр PREG на 1 или 4 бита влево, или на 6 бит вправо. Комбинации бит следующие:

PM	Значение
00	без сдвига
01	$P \ll 1$
10	$P \ll 4$
11	$P \gg 6$ с расширением знака

Левый сдвиг позволяет выравнивать результат. Правый сдвиг на 6 введен для обеспечения до 128 умножений с накоплением без опасности переполнения. PM может быть загружен инструкцией LST #1.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	1	1	1+p

ПРИМЕР SPM 3 ; PREG >> 6 при вводе в АЛУ

ПРИМЕР 1

SQRA	DAT13 ; (DP = 6, PM = 0)	
	До выполнения	После выполнения
Память данных		Память данных
30Dh	0Fh	30Dh 0Fh
TREG	6h	TREG 0Fh
P	12Ch	P 0E1h
ACC	1F4h C=X	ACC 320h C=0

ПРИМЕР 2

SQRA	*, AR4 ; (PM = 0)	
	До выполнения	После выполнения
ARP	3	ARP 4
AR3	30Dh	AR3 30Dh
Память данных		Память данных
30Dh	Fh	30Dh Fh
TREG	6h	TREG 0Fh
P	12Ch	P 0E1h
ACC	1F4h C=X	ACC 320h C=0

ПРИМЕР 1

```
SQRS    DAT13 ; (DP = 6, PM = 0)
        До выполнения                После выполнения
Память данных          Память данных
30Dh    08h                30Dh    08h
TREG    1124h              TREG    08h
PREG    190h                PREG    40h
ACC     1450h C=X          ACC     12C0h C=1
```

ПРИМЕР 2

```
SQRS    *, AR4 ; (PM = 0)
        До выполнения                После выполнения
ARP     3                    ARP     4
AR3     30Dh                 AR3     30Dh
Память данных          Память данных
30Dh    08h                30Dh    08h
TREG    1124h              TREG    08h
PREG    190h                PREG    40h
ACC     1450h C=X          ACC     12C0h C=1
```


ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	2+d	2+d	4+d+p

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	2n+nd	2n+nd	2n+2+p+nd

ПРИМЕР 1

SST #0,96 (Прямая адресация: страница данных 0 с ;автоматическим доступом)

До выполнения		После выполнения	
ST0	0A408h	ST0	0A408h
Память данных		Память данных	
60h	0Ah	60h	0A408h

ПРИМЕР 2

SST #1,*,AR7 (Косвенная адресация)

До выполнения		После выполнения	
ARP	0	ARP	7
AR0	300h	AR0	300h
ST1	2580h	ST1	2580h
Память данных		Память данных	
300h	0h	300h	2580h

15.8.3.77 Инструкция SUB

SUB – вычитание из аккумулятора.

СИНТАКСИС SUB dma [, shift] Прямая адресация
 SUB dma,16 Прямая адресация с левым сдвигом на 16
 SUB ind [,shift [, ARn]_] Косвенная адресация
 SUB ind,16[, ARn] Косвенная адресация с левым сдвигом на 16
 SUB #k Короткая непосредственная адресация
 SUB #lk [,shift] Длинная непосредственная адресация

КОД
КОМАНДЫ

Прямая адресация со сдвигом

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	1	SHFT				0	dma						

Косвенная адресация со сдвигом

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	1	SHFT				1	см. подраздел 15.7.3						

Прямая адресация со сдвигом на 16

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	1	0	1	0	dma						

Косвенная адресация со сдвигом на 16

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	1	0	1	1	см. подраздел 15.7.3						

Короткая непосредственная адресация

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	0	1	0	8-битная константа							

Длинная непосредственная адресация со сдвигом

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	1	0	1	0	SHFT			
16-битная константа															

ОПЕРАНДЫ

$0 \leq dma \leq 127$
 $0 \leq \text{новый ARP} \leq 7$
 $0 \leq k \leq 255$
 $-32768 \leq lk \leq 32767$
 $0 \leq \text{SHFT } t \leq 15$ (по умолчанию 0)

ВЫПОЛНЕНИЕ Прямая и косвенная адресация:
 $(PC) + 1 \rightarrow PC$
 $(ACC) - [(dma) \ll shift] \rightarrow ACC$
Зависит от SXM и OVM; влияет на C и OV.

Короткая непосредственная адресация:
 $(PC) + 1 \rightarrow PC$
 $(ACC) - k \rightarrow ACC$
Зависит от OVM; влияет на C и OV.

Длинная непосредственная адресация:
 $(PC) + 2 \rightarrow PC$
 $(ACC) - lk \ll SHFT \rightarrow ACC$
Зависит от OVM; влияет на C и OV.

ОПИСАНИЕ Содержание ячейки памяти данных или непосредственная константа сдвигается влево и вычитается из аккумулятора. В течении сдвига младшие разряды бит заполняются нулями. В старших разрядах происходит расширение знака, если SXM = 1, или они заполняются нулями, если SXM = 0. Результат запоминается в аккумуляторе.
Когда используется короткая непосредственная адресация, из аккумулятора вычитается 8-битная константа, сдвиг не может быть задан, вычитание не зависит от SXM и инструкция неповторяема.
Если вычитание генерирует заем, бит переноса устанавливается в 0, в противном случае в 1. Если задан 16-битный сдвиг, инструкция может лишь установить в 1 бит переноса, если вычитание генерирует перенос; в противном случае C не меняется.

СЛОВА 1 (Прямая, косвенная или короткая непосредственная адресация).
2 (Длинная непосредственная адресация).

ЦИКЛЫ

Циклов при однократном выполнении инструкции
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции
(короткая непосредственная адресация)

ROM	DARAM	Внешняя память
1	1	1+p

Циклов при однократном выполнении инструкции
(длинная непосредственная адресация)

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1

SUB DAT80,1 ; (DP = 8, SXM = 0)

До выполнения		После выполнения	
Память данных	Память данных	Память данных	Память данных
450h	11h	450h	11h
ACC	24h C=X	ACC	13h C=1

ПРИМЕР 2

SUB *- , 1, AR0 ; (SXM = 0)

До выполнения		После выполнения	
ARP	ARP	ARP	ARP
7	7	0	0
AR7	0301h	AR7	0300h
Память данных	Память данных	Память данных	Память данных
301h	4h	301h	42h
ACC	9h C=X	ACC	01h C=1

ПРИМЕР 3

SUB #8h ; (SXM = 1)

До выполнения		После выполнения	
ACC	ACC	ACC	ACC
7h	7h C=X	0FFFFFFh	C=0

ПРИМЕР 1

SUBB DAT5 ; (DP = 8)

	До выполнения	После выполнения
Память данных		Память данных
405h	06h	405h 06h
ACC	06h C=0	ACC FFFF FFFFh C=0

ПРИМЕР 2

SUBB *

	До выполнения	После выполнения
ARP	6	ARP 6
AR6	301h	AR7 301h
301h	02h	301h 02h
ACC	04h C=1	ACC 02h C=1

ПРИМЕР 1

SUBC DAT2 ; (DP = 6)

До выполнения			После выполнения		
Память данных			Память данных		
302h	01h		302h	01h	
ACC	04h	C=X	ACC	08h	C=0

ПРИМЕР 2

RPT #15

SUBC *

До выполнения			После выполнения		
ARP	3		ARP	3	
AR3	1000h		AR3	1000h	
Память данных			Память данных		
1000h	07h		1000h	07h	
ACC	41h	C=X	ACC	20009h	C=1

ПРИМЕР 1`SUBS DAT2 ; (DP = 16, SXM = 1)`

До выполнения			После выполнения		
Память данных			Память данных		
802h	F003h		802h	F003h	
ACC	F105h	C=X	ACC	102h	C=1

ПРИМЕР 2`SUBS * ; (SXM = 1)`

До выполнения			После выполнения		
ARP	0		ARP	0	
AR0	310h		AR0	310h	
Память данных			Память данных		
310h	F003h		310h	F003h	
ACC	0FFF	F105h C=X	ACC	0FFF	0102h C=1

ПРИМЕР 1

SUBT DAT127 ; (DP = 4)

	До выполнения		После выполнения
Память данных		Память данных	
2FFh	06h	2FFh	06h
TREG1	08h	TREG1	08h
ACC	FDA5h C=X	ACC	F7A5h C=1

ПРИМЕР 2

SUBT *

	До выполнения		После выполнения
ARP	1	ARP	1
AR1	800h	AR1	800h
Память данных		Память данных	
TREG1	08h	TREG1	08h
ACC	0h C=X ACC	FFFF	FF00h C=0

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM/ROM	3	3	3+rcode
Приемник: DARAM			
Источник: Внешняя	3+psrc	3+psrc	3+psrc+rcode
Приемник: DARAM			
Источник: DARAM/ROM	4+ddst	4+ddst	6+ddst+rcode
Приемник: Внешняя			
Источник: Внешняя	4+psrc+ddst	4+psrc+ddst	6+psrc+ddst+rcode
Приемник: Внешняя			

Циклов при многократном выполнении инструкции под RPT			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM/ ROM	n+2	n+2	n+2+rcode
Приемник: DARAM			
Источник: Внешняя	n+2+npsrc	n+2+npsrc	n+2+npsrc+rcode
Приемник: DARAM			
Источник: DARAM/ ROM	2n+2+nddst	2n+2+nddst	2n+4+nddst+rcode
Приемник: Внешняя			
Источник: Внешняя	4n+npsrc+nddst	4n+npsrc+nddst	4n+2+npsrc+nddst+rcode
Приемник: Внешняя			

ПРИМЕР 1

TBLR DAT6 ; (DP = 4)

До выполнения
выполнения

АСС 23h
Память программ
23h 306h
Память данных
206h 75h

После

АСС 23h
Память программ
23h 306h
Память данных
206h 306h

ПРИМЕР 2

TBLR *,AR7

До выполнения
выполнения

АРР 0
AR0 300h
АСС 24h
Память программ
24h 307h
Память данных
300h 75h

После

АРР 7
AR0 300h
АСС 24h
Память программ
24h 307h
Память данных
300h 307h

15.8.3.83 Инструкция TBLW

TBLW – запись таблицы.

СИНТАКСИС TBLW dma Прямая адресация
TBLW ind [, ARn] Косвенная адресация

КОД КОМАНДЫ

Прямая адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	0	1	1	1	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	0	1	1	1	1	см. подраздел 15.7.3						

ОПЕРАНДЫ $0 \leq dma \leq 127$
 $0 \leq n \leq 7$

ВЫПОЛНЕНИЕ Прямая и косвенная адресация:
(PC) + 1 -> PC
(PC) -> MSTACK
(ACC(15-0) -> PC

Если (счётчик повторов) $\neq 0$:
(rta, адресуемый через PC) -> rta.
Изменение текущего AR и ARP как указано
(PC) + 1 -> PC
(счётчик повторов) - 1 -> счётчик повторов.
Иначе: (dma, адресуемый через PC) -> rta.
Изменение текущего AR и ARP как указано
(MSTACK) -> PC.

ОПИСАНИЕ Содержание ячейки памяти данных (dma) передаётся в память программ (rta). dma определяется инструкцией, rta определяется содержимым младшего байта аккумулятора ACCL). Когда используют с RPT инструкцией, TBLW становится одноцикловой инструкцией с автоинкрементированием rta.

СЛОВА 1

ЦИКЛЫ

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM Приемник: DARAM	3	3	3+pcode
Источник: Внешняя Приемник: DARAM	3+dsrc	3+dsrc	3+dsrc+pcode
Источник: DARAM Приемник: Внешняя	4+pdst	4+pdst	5+pdst+pcode
Источник: Внешняя Приемник: Внешняя	4+dsrc+p dst	4+dsrc+pd st	5+dsrc+pdst+p code
Источник: DARAM Приемник: DARAM	n+2	n+2	n+2+pcode
Источник: Внешняя Приемник: DARAM	n+2+nds c	n+2+nds src	n+2+nds src+p code

Циклов при однократном выполнении инструкции			
Операнд	ROM	DARAM	Внешняя память
Источник: DARAM Приемник: Внешняя	2n+2+npdst	2n+2+npdst	2n+3+npdst+pcode
Источник: Внешняя Приемник: Внешняя	4n+nds src+np dst	4n+nds src+np dst	4n+1+nds src+npdst+ pcode

ПРИМЕР 1

ТВЛW DAT5 ; (DP = 32)			
	До выполнения	После выполнения	
АСС	257h	АСС	257h
Память данных	1905h 4339h	Память данных	1905h 4339h
Память программ	257h 306h	Память программ	257h 4399h

ПРИМЕР 2

ТВЛW *			
	До выполнения	После выполнения	
АРР	6	АРР	6
АР6	1006h	АР6	1006h
АСС	258h	АСС	258h
Память данных	1006h 4340h	Память данных	1006h 4340h
Память программ	258h 307h	Память программ	258h 4340h

15.8.3.84 Инструкция TRAP

TRAP – программное прерывание.

СИНТАКСИС TRAP

КОД КОМАНДЫ	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	1	1	1	0	0	1	0	1	0	0	0	1

ОПЕРАНДЫ Нет

ВЫПОЛНЕНИЕ (PC) + 1 -> stack
22h -> PC

Не зависит от INTM; не влияет на INTM.

ОПИСАНИЕ TRAP вызывает последовательность инструкций программы, расположенной в ячейке 22h. Текущий программный счётчик (PC) инкрементируется и сохраняется в стеке. Адрес 22h загружается в программный счётчик. По адресу 22h может находиться инструкция перехода к управлению определённым TRAP. Инструкция TRAP не маскируется.

СЛОВА 1

ЦИКЛЫ	Циклов при однократном выполнении инструкции		
	ROM	DARAM	Внешняя память
	4	4	4+3p

ПРИМЕР TRAP ; контроль прохождения ячейки 22h памяти
 ; программ и задвигание PC + 1 в стек.

15.8.3.85 Инструкция XOR

XOR – «ИСКЛЮЧАЮЩЕЕ «ИЛИ» аккумулятора с содержимым памяти данных.

СИНТАКСИС	XOR dma	Прямая адресация
	XOR ind [, ARn]	Косвенная адресация
	XOR #lk, [, shift]	Длинная непосредственная адресация
	XOR #lk,16	Длинная непосредственная адресация с левым сдвигом на 16

КОД КОМАНДЫ	Прямая адресация															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	1	1	0	0	0	dma						

Косвенная адресация															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	1	1	0	0	1	см. подраздел 15.7.3						

Длинная непосредственная адресация со сдвигом															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	1	1	0	1	SHFT			
16-битная константа															

Длинная непосредственная адресация со сдвигом на 16															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	0	1	0	0	0	0	0	1	1
16-битная константа															

ОПЕРАНДЫ	$0 \leq dma \leq 127$
	$0 \leq n \leq 7$
	lk: 16-битная константа
	$0 \leq \text{сдвиг} \leq 15$

ВЫПОЛНЕНИЕ	Прямая и косвенная адресация: (PC) + 1 -> PC (ACC(15-0)) XOR (dma) -> ACC(15-0) (ACC(31-16)) -> ACC(31-16)
------------	---

Длинная непосредственная константа со сдвигом:
(PC) + 2 -> PC
(ACC(31-0)) XOR (lk x 2^{shift}) -> ACC(31-0)

Не влияет на C; не зависит от SXM (длинная непосредственная константа).

ОПИСАНИЕ Если длинная непосредственная константа определена, то константа сдвигается влево, как определено сдвиговым кодом, дополняется до 32 бит 0 в старшие и младшие биты и выполняется XOR с содержимым аккумулятора (ACC). Результат сохраняется в аккумуляторе. Если константа не определена, выполняется операция XOR содержимого ячейки памяти данных (dma) с содержимым младшего слова аккумулятора (ACCL). Результат сохраняется в ACCL и содержимое старшего слова аккумулятора (ACCH) не меняется.

СЛОВА 1 (прямая и косвенная адресация)
2 (длинная непосредственная адресация)

ЦИКЛЫ Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	1	1	1+p
Внешняя	1+d	1+d	2+d+p

Циклов при многократном выполнении инструкции под RPT
(прямая или косвенная адресация)

Операнд	ROM	DARAM	Внешняя память
DARAM	n	n	n+p
Внешняя	n+nd	n+nd	n+1+p+nd

Циклов при однократном выполнении инструкции

ROM	DARAM	Внешняя память
2	2	2+2p

ПРИМЕР 1 XOR DAT127 ; (DP = 51
До выполнения После выполнения
Память данных Память данных
FFFFh F0F0h FFFFh F0F0h
ACC 1234 5678h C=X ACC 1234 A688h C=X

ПРИМЕР 2 XOR *, AR0
До выполнения После выполнения
ARP 7 ARP 0
AR7 300h AR7 301h
Память данных Память данных
300h FFFFh 300h FFFFh
ACC 1234 F0F0h C=X ACC 1234 0F0Fh C=X

ПРИМЕР 3 XOR #0F0F0h, 4
ACC 1111 1010h C=X ACC 111E 1F10h C=X

ПРИМЕР 1

ZALR DAT3 ; (DP = 32)

До выполнения

Память данных

1003h 3F01h

ACC 0077 FFFFh C=X

После выполнения

Память данных

1003h 3F01h

ACC 3F01 8000h C=X

ПРИМЕР 2

ZALR *- ,AR4

До выполнения

ARP 7h

AR7 FF00h

Память данных

FF00h E0E0h

ACC 0010 7777h C=X

После выполнения

ARP 4h

AR7 FEFFh

Память данных

FF00h E0E0h

ACC E0E0 8000h C=X

Приложение А (обязательное)

Сравнение набора инструкций ИС 1867ВМ1, 1867ВМ2, 1867ВЦ2Т, 1867ВЦ5Т

Набор инструкций ИС 1867ВЦ5Т идентичен тому, который имеется в ИС 1867ВМ1, 1867ВМ2, 1867ВЦ2Т. Все ссылки к ПЦОС в этом приложении также применимы и к 1867ВЦ5Т. Это приложение содержит таблицу А.4, в которой сравниваются инструкции, расположенные в алфавитном порядке для ИС 1867ВМ1, 1867ВМ2, 1867ВЦ2Т, 1867ВЦ5Т.

Каждый пункт в таблице А.4 показывает синтаксис инструкции, указывает, какие ИС поддерживают эту инструкцию и кратко описывает работу инструкции. В подразделе А.1 приведен образец пункта таблицы А.4 и описаны символы и аббревиатура, используемые в таблице А.4.

ИС 1867ВМ2, 1867ВЦ2Т, 1867ВЦ5Т имеют расширенные инструкции. Для этих инструкций существует одна мнемоника, которая служит для описания функций нескольких простых инструкций. Подраздел А.2 подводит итог этих расширенных инструкций.

А.1 Использование сравнительной таблицы А.4 набора инструкций

Данный подраздел показывает пример пункта таблицы А.4 и список акронимов для прочтения таблицы сравнения инструкций.

А.1.1 Пример элемента таблицы А.4

В случаях, когда используется более чем один синтаксис, первый синтаксис используется обычно для прямой адресации, а второй - обычно для косвенной адресации. Где присутствует более одного синтаксиса, там каждый синтаксис снабжен указанием на устройство, для которого он допустим.

В таблице А.1 приведен пример описания инструкции AND.

Таблица А.1 – Пример описания инструкции AND

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
AND dma AND {ind} [, next ARP] AND #lk [, shift]	V	V	V	V	AND с аккумулятором. ИС 1867BM1 и 1867BM2: AND содержимого адреса ячейки памяти данных с 16 LSB аккумулятора. 16 MSB аккумулятора AND с 0. ИС 1867BЦ2T и 1867BЦ5T: AND содержимого адреса ячейки памяти данных или с 16-битным непосредственным значением с 16 LSB. 16 MSB аккумулятора AND с 0. Если указан сдвиг, то выполняется сдвиг константы перед AND. Сдвинутые значения младших бит внизу и старших бит вверху обрабатываются как 0.

Первый столбец - Синтаксис. Показывает мнемонику и синтаксис для инструкции AND.

Второй – пятый столбцы. Обозначение в следующих 5 колонках 1867BM1, 1867BM2, 1867BЦ5T и 1867BЦ2T указывает на ИС, в которой может использоваться этот синтаксис.

В примере таблицы А.1 можно использовать первые два синтаксиса с ИС 1867BM1, 1867BM2, 1867BЦ5T и 1867BЦ2T, но последний синтаксис можно использовать только с 1867BЦ5T и 1867BЦ2T.

Шестой столбец – Описание. Кратко описывает то, как инструкция выполняется. Часто функции устройств немного отличаются для различных устройств, поэтому необходимо читать пункт «Описание» перед использованием инструкции.

А.1.2 Символы и аббревиатура, используемая в таблице

В таблице А.2 перечислен набор инструкций и акронимов, используемых в этом приложении.

Таблица А.2 – Символы и акронимы, используемые в приложении

Символ	Описание	Символ	Описание
lk	16-битное непосредственное значение	INTM	Бит маски прерывания
k	8-битное немедленное значение	INTR	Бит режима прерывания
{ind}	Косвенный адрес Indirect address	OV	Бит переполнения Overflow bit
ACC	Аккумулятор Accumulator	P	Программная шина Program bus

Окончание таблицы А.2

Символ	Описание	Символ	Описание
АССВ	Буфер аккумулятора Accumulator buffer	РА	Адрес порта Port address
AR	Вспомогательный регистр Auxiliary register	РС	Программный счетчик Program counter
ARCR	Сравнение вспомогательного регистра Auxiliary register compare	РМ	Режим сдвига произведения Product shifter mode
ARP	Указатель вспомогательного регистра Auxiliary register pointer	рma	Адрес программной памяти Program-memory address
ВМАР	Регистр адреса пересылки блока Block move address register	РРТС	Счетчик повторений Repeat counter
ВРСР	Регистр счета повторения блока Block repeat count register	shift, shiftn	Значение сдвига Shift value
С	Бит переноса Carry bit	src	Адрес источника Source address
DBMR	Регистр динамического манипулирования битом Dynamic bit manipulation register	ST	Статусный регистр Status register
dma	Адрес памяти данных Data-memory address	SXM	Бит режима расширения знака Sign-extension mode bit
DP	Указатель страницы памяти данных Data-memory page pointer	ТС	Тест/Управляющий бит Test/control bit
dst	Адрес назначения Destination address	Т	Временной регистр Temporary register
FO	Список формата статуса Format status list	TREGn	1867ВЦ2Т временный регистр (0–2)
FSX	Внешний импульс фрейма External framing pulse	ТХМ	Статусный регистр режима передачи Transmit mode status register
IMR	Регистр маски прерывания	XF	XF вывод статусного бита pin status bit

Ниже показано как интерпретируются операнд {ind} в зависимости от типа устройства:

{ind}

для ИС 1867ВМ1: { * | *+ | *− }

для ИС 1867ВМ2: { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

для ИС 1867ВЦ5Т: { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

для ИС 1867ВЦ2Т: { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

Возможный выбор разделяется вертикальным слешем (/). Для примера ADD {ind} интерпретируется как:

для ИС 1867ВМ1 ADD { * | *+ | *− }

для ИС 1867ВМ2 ADD { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

для ИС 1867ВЦ5Т ADD { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

для ИС 1867ВЦ2Т ADD { * | *+ | *− | *0+ | *0− | *BR0+ | *BR0− }

Ниже показано, как устанавливаются значения для shift, shift1 и shift2 в зависимости от типа ИС:

shift

- для ИС 1867BM1: 0–15 (shift of 0–15 bits)
- для ИС 1867BM2: 0–15 (shift of 0–15 bits)
- для ИС 1867BЦ5T: 0–16 (shift of 0–16 bits)
- для ИС 1867BЦ2T: 0–16 (shift of 0–16 bits)

shift1

- для ИС 1867BM1: нет
- для ИС 1867BM2: 0–15 (shift of 0–15 bits)
- для ИС 1867BЦ5T: 0–16 (shift of 0–16 bits)
- для ИС 1867BЦ2T: 0–16 (shift of 0–16 bits)

shift2

- для ИС 1867BM1: нет
- для ИС 1867BM2: нет
- для ИС 1867BЦ5T: 0–15 (shift of 0–15 bits)
- для ИС 1867BЦ2T: 0–15 (shift of 0–15 bits)

В некоторых случаях значения проще, в этих случаях значения даются в столбце «Описание» таблицы.

А.2 Расширенные инструкции

Расширенная инструкция – это одна мнемоника, которая выполняет функции нескольких простых функций. Для примера, расширенная инструкция ADD выполняет функции ADD, ADDH, ADDK и ADLK и заменяет любые из этих инструкций другими инструкциями во время ассемблирования. Эти расширенные инструкции допустимы для ИС 1867BM2, 1867BЦ5T 1867BЦ2T (но не для 1867BM1).

В таблице А.3 показаны расширенные инструкции и функции, которые они выполняют (основывается на мнемонике для ИС 1867BM1, 1867BM2).

Таблица А.3 – Расширенные инструкции

Расширенная инструкция	Включает эти операции
ADD	ADD, ADDH, ADDK, ADLK
AND	AND, ANDK
BCND	BBNZ, BBZ, BC, BCND, BGEZ, BGZ, BIOZ, BLEZ, BLZ, BNC, BNV, BNZ, BV, BZ
BLDD	BLDD, BLKD
BLDP	BLDP, BLKP
CLRC	CLRC, CNFD, EINT, RC, RHM, ROVM, RSXM, RTC, RXF
LACC	LAC, LACC, LALK, ZALH
LACL	LACK, LACL, ZAC, ZALS
LAR	LAR, LARK, LRLK
LDP	LDP, LDPK
LST	LST, LST1
MAR	LARP, MAR
MPY	MPY, MPYK
OR	OR, ORK
RPT	RPT, RPTK
SETC	CNFP, DINT, SC, SETC, SHM, SOVM, SSXM, STC, SXF
SUB	SUB, SUBH, SUBK

А.3 Сравнительная таблица набора инструкций

В таблице А.4 содержится сравнение инструкций для устройств 1867BM1, 1867BM2, 1867BЦ5Т и 1867BЦ2Т.

Таблица А.4 – Сравнение инструкций

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
ABS	V	V	V	V	Абсолютное значение аккумулятора. Если содержимое аккумулятора меньше чем 0, то заменяет дополнением до 2 содержимого. Если содержимое есть 0, то не влияет
ADCB				V	Прибавляет АССВ к аккумулятору с переносом. Добавляет содержимое АССВ и значение бита переноса к аккумулятору. Если результат сложения формирует перенос из старших бит аккумулятора, тогда бит переноса С устанавливается в 1
ADD dma [, shift] ADD {ind} [, shift [, next ARP]] ADD #k ADD # lk [, shift2]	V V	V V	V V V V	V V V V	Прибавляет к аккумулятору со сдвигом. Устройства 1867BM1 и 1867BM2: прибавляют содержимое ячейки памяти данных к аккумулятору. Если указан сдвиг, то выполняется левый сдвиг содержимого ячейки перед сложением. Во время сдвига младшие биты заполняются 0, а старшие биты расширяют знак. Устройства 1867BЦ5T и 1867BЦ2T: прибавляют содержимое ячейки памяти данных или непосредственное значение к аккумулятору. Если указан сдвиг, то выполняется левый сдвиг содержимого ячейки перед сложением. Во время сдвига младшие биты заполняются 0, а старшие биты расширяют знак, если SXM = 1.
ADDB				V	Прибавляет АССВ к аккумулятору. Прибавляет содержимое АССВ к аккумулятору
ADDC dma ADDC {ind} [, next ARP]		V V	V V	V V	Прибавляет к аккумулятору с переносом. Прибавляет содержимое адресуемой ячейки памяти данных и бит переноса к аккумулятору.
ADDH dma ADDH {ind} [, next ARP]	V V	V V	V V	V V	Прибавляет к старшему слову аккумулятора. Прибавляет содержимое адресуемой ячейки памяти данных к 16 старшим разрядам аккумулятора. Младшие разряды не затрагиваются. Если результат сложения генерирует перенос, то бит переноса устанавливается в 1.

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
ADDK #k		V	V	V	<p>Прибавляет к аккумулятору короткое немедленное значение.</p> <p>Устройство 1867BM1: прибавляет 8-битное непосредственное значение к аккумулятору.</p> <p>Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: прибавляет 8-битное непосредственное значение с правым выравниванием к аккумулятору с результатом, заменяющим содержимое аккумулятора. Непосредственное значение обрабатывается как 8-битное положительное число. Расширение знака подавляется</p>
ADDS dma ADDS {ind} [, next ARP]	V	V	V	V	<p>Прибавление к аккумулятору с подавлением расширения знака.</p> <p>Прибавляет содержимое адресуемой ячейки памяти данных к аккумулятору. Значение обрабатывается как 16-битное беззнаковое число. Расширение знака подавляется</p>
ADDT dma ADDT {ind} [, next ARP]		V	V	V	<p>Прибавляет к аккумулятору со сдвигом, указанным в T регистре.</p> <p>Сдвинутое влево на величину 4 младших разрядов T регистра содержимое адресуемой ячейки памяти данных прибавляется к аккумулятору. Если указан сдвиг, то левый сдвиг данных выполняется перед сложением. Во время сдвига младшие биты заполняются 0, а старшие биты знаков расширяются, если SXM = 1.</p> <p>Устройства 1867BЦ5T и 1867BЦ2T: Если результат сложения формирует перенос из старших бит аккумулятора, то бит переноса C устанавливается в 1</p>
ADLK #lk [, shift]		V	V	V	<p>Прибавляет к аккумулятору длинное непосредственное число со сдвигом.</p> <p>Прибавляет 16-битное значение к аккумулятору; если указан сдвиг, то левый сдвиг значения выполняется перед сложением.</p> <p>Во время сдвига младшие биты заполняются 0, а старшие биты знаково расширяются, если SXM = 1</p>
ADRK #k		V	V	V	<p>Сложение 8-битного значения к текущему вспомогательному регистру.</p> <p>Добавляет 8-битное значение к текущему вспомогательному регистру</p>

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
AND dma AND {ind} [, next ARP] AND #lk [, shift]	V	V	V	V	AND с аккумулятором. Устройства 1867BM1 и 1867BM2: AND содержимого адресуемой ячейки памяти данных с 16 младшими разрядами аккумулятора. Старшие разряды аккумулятора AND с 0. Устройства 1867BЦ5T и 1867BЦ2T: AND содержимого адресуемой ячейки памяти данных или непосредственное значение с содержимым аккумулятора. 16 старших разрядов аккумулятора AND с 0. Если указывается сдвиг, то константа сдвигается влево перед AND. Сдвинутые значения младших бит внизу и старших бит вверх обрабатываются как 0
ANDB				V	AND ACCB к аккумулятору. AND содержимого ACCB к аккумулятору
ANDK #lk [, shift]		V	V	V	AND непосредственного значения к аккумулятору со сдвигом. AND 16-битного непосредственного значения с содержимым аккумулятора, если указан сдвиг, то левый сдвиг константы выполняется перед AND.
APAC	V	V	V	V	Сложение P регистра к аккумулятору. Добавляет содержимое P регистра к аккумулятору. Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: Перед сложением выполняется левый сдвиг содержимого P регистра, как определено PM битами
APL [#lk] ,dma APL [#lk,] {ind} [, next ARP]				V V	AND значения памяти данных с DBMR или длиной константой. AND значения памяти данных с содержимым DBMR или длиной константой. Если длинная константа указана, то она AND с содержимым ячейки памяти данных. Результат записывается обратно в ячейку памяти данных прежде хранящую первый операнд. Если результат равен 0, то бит TC установлен в 1, иначе бит TC сбрасывается в 0
B pma B pma [, {ind} [, next ARP]]	V	V	V		Безусловный переход. Переход к указанному адресу памяти программ. Устройства 1867BM2 и 1867BЦ5T: Модифицирует AR и ARP как указано

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
B[D] pma [, {ind} [, next ARP]]				V	<p>Безусловный переход с необязательной задержкой.</p> <p>Модификация текущего AR и ARP как указывается и передает управление в обозначенный адрес памяти программ. Если указан переход с задержкой (BD), то следующие 2 слова инструкции (2 однословных и одна 2-словная инструкция) выбирается и выполняется перед переходом</p>
BACC		V	V		<p>Переход по адресу, указанному в аккумуляторе.</p> <p>Переход к ячейке, указанной в 16 младших разрядах аккумулятора</p>
BACC[D]				V	<p>Переход по адресу, указанному в аккумуляторе, с необязательной задержкой.</p> <p>Переход к ячейке, указанной в 16 младших разрядах аккумулятора. Если указан переход с задержкой (BACCD), то следующие два слова инструкции (2 однословных и одна 2-словная инструкция) выбирается и выполняется перед переходом.</p>
BANZ pma BANZ pma [, {ind} [, next ARP]]	V	V	V		<p>Переход по вспомогательному регистру, если не 0.</p> <p>Если содержимое 9 младших бит текущего вспомогательного регистра (1867BM1) или содержимое целого регистра (1867BM2) $\neq 0$, то выполняется переход к указанному адресу программной памяти.</p> <p>Устройства 1867BM2 и 1867BЦ5T: модифицирует текущий регистр AR и ARP (если указывается) или декрементируется текущий AR (по умолчанию).</p> <p>Устройство 1867BM1: декрементируется текущий AR</p>

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BC5T	1867BC2T	Описание
BANZ[D] pma [, {ind} [, next ARP]]				V	<p>Переход, если вспомогательный регистр не равен 0 с задержкой. Если содержимое текущего вспомогательного регистра $\neq 0$, то выполняется переход к указанному адресу программной памяти. Модифицирует текущий AR и ARP как указывается или декрементируется текущий AR. Если указывается задержка перехода (BANZD), то следующие два слова инструкции (2 одно словных и одна 2-словная инструкция) выбираются и выполняются перед переходом</p>
BBNZ pma [, {ind} [, next ARP]]		V	V	V	<p>Переход по биту TC $\neq 0$. Если бит TC =1, то переход к указанному адресу программы. Устройство 1867BM2: модифицирует текущий AR и ARP, как указывается. Устройства 1867BC5T и 1867BC2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BBZ pma [, {ind} [, next ARP]] BBZ pma		V	V	V V	<p>Переход по биту TC = 0. Если бит TC = 0, то переход к указанному адресу программы. Устройство 1867BM2: модифицирует текущий AR и ARP, как указывается. Устройства 1867BC5T и 1867BC2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BC pma [, {ind} [, next ARP]] BC pma		V	V	V V	<p>Переход по переносу. Если бит C =1, то переход к указанному адресу программы. Устройство 1867BM2: модифицирует текущий AR и ARP, как указывается. Устройства 1867BC5T и 1867BC2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BCND pma, cond1 [, cond2] [, ...]			V		<p>Условный переход. Переход к указанному адресу памяти программ, если встречается указанное условие. Не все условные комбинации допустимы</p>

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
BCND[D] pma, cond1 [, cond2] [, ...]				V	<p>Условный переход с задержкой. Переход к указанному адресу памяти программ, если встречается указанное условие. Не все условные комбинации допустимы. Если указана задержка перехода (BCNDD), то следующие два слова инструкции (2 одно словных и одна 2-словная инструкция) выбираются и выполняются перед переходом</p>
BGEZ pma BGEZ pma [, {ind} [, next ARP]]	V	V	V	V V	<p>Переход, если аккумулятор равен 0. Если содержимое аккумулятора равно 0, то выполняется переход к указанному адресу памяти программ. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: Если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BGZ pma BGZ pma [, {ind} [, next ARP]]	V	V	V	V V	<p>Переход, если аккумулятор > 0. Если содержимое аккумулятора > 0, то выполняется переход к указанному адресу памяти программ. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BIOZ pma BIOZ pma [, {ind} [, next ARP]]	V	V	V	V V	<p>Переход по состоянию вывода BIO = 0. Если состояние вывода BIO равно низкому уровню, то выполняется переход к указанному адресу памяти программ. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается</p>
BIT dma, bit code BIT {ind}, bit code [, next ARP]		V V	V V	V V	<p>Тест/проверка бита. Копирует указанный бит в ячейке памяти данных в бит TC статусного регистра ST1</p>

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
BITT dma BITT {ind} [, next ARP]		V V	V V	V V	Тест бита, указанного T регистром. Устройства 1867BM2 и 1867BЦ5T: копирует указанный бит значения ячейки памяти данных в бит TC статусного регистра ST1. 4 младших разряда T регистра указывают какой бит копируется. Устройство 1867BЦ2T: копирует, указанный бит значения ячейки памяти данных в бит TC статусного регистра ST1. 4 младших разряда TREG2 регистра указывают какой бит копируется
BLDD #lk, dma BLDD #lk, {ind} [, next ARP] BLDD dma, #lk BLDD {ind}, #lk [, next ARP] BLDD BMAR, dma BLDD BMAR, {ind} [, next ARP] BLDD dma BMAR BLDD {ind}, BMAR [, next ARP]			V V V V	V V V V V V	Пересылка блока из памяти данных в память данных. Копирует блок памяти данных в память данных. Копируемый блок памяти данных указывается src, а приемный блок указывается dst. Устройство 1867BЦ5T: слово источника и/или приемника может указываться значением длинной непосредственной адресации. Можно использовать инструкцию RPT с BLDD для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной программной области. Количество пересылаемых слов равно на 1 больше, чем число, содержащееся в RPTC в начале инструкции. Устройство 1867BЦ2T: слово пространства источника и/или приемника может указываться длинным непосредственным значением содержимого BMAR или адреса памяти данных. Можно использовать инструкцию RPT с BLDD для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной программной области. Количество пересылаемых слов на 1 больше чем число, содержащееся в RPTC в начале инструкции

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
BLDP dma BLDP {ind} [, next ARP]			V V	V V	Пересылка блока из памяти данных в память программ. Копирует блок памяти данных в память программ, указанных BMAR. Можно использовать инструкцию RPT с BLPD для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной программной области памяти, указанной BMAR
BLEZ pma BLEZ pma [, {ind} [, next ARP]]	V	V	V V	V V	Переход, если аккумулятор ≤ 0 . Если содержимое аккумулятора ≤ 0 , то выполняется переход к указанному адресу в программной памяти. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается
BLKD dma1, dma2 BLKD dma1, {ind} [, next ARP]		V V	V V	V V	Пересылка из памяти данных в память данных. Пересылка блока слов из одной ячейки в памяти данных в другую ячейку памяти данных. Модифицирует текущий AR и ARP как указывается. RPT или RPTK должны использоваться с инструкцией BLKD с режимом косвенной адресации, если пересылается больше чем одно слово, для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной области памяти данных. Количество пересылаемых слов на 1 больше чем число, содержащееся в RPTC в начале инструкции

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BC5T	1867BC2T	Описание
BLKP pma, dma BLKP pma, {ind} [, next ARP]		V V	V V	V V	Пересылка блока слов программной памяти в память данных. Пересылка блока слов из ячейки в программной памяти в ячейку памяти данных. Модифицирует текущий AR и ARP как указывается. RPT или RPTK должны использоваться с инструкцией BLKP с режимом косвенной адресации, если пересылается больше чем одно слово, для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной области памяти данных. Количество пересылаемых слов на 1 больше чем число, содержащееся в RPTC в начале инструкции
BLPD #pma, dma BLPD #pma, {ind} [, next ARP] BLPD BMAR, dma BLPD BMAR, {ind} [, next ARP]			V V	V V V V	Пересылка блока слов программной памяти в память данных. Копирует блок программной памяти в память данных. Блок программной памяти указывается src, а блок назначения в памяти данных указывается dst. Устройство 1867BC5T: слово пространства источника указывается длинным немедленным значением. Можно использовать инструкцию RPT с BLPD для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной программной области памяти. Устройство 1867BC2T: слово пространства источника может указываться длинным немедленным значением или содержимым BMAR. Можно использовать инструкцию RPT с BLPD для пересылки последовательных слов, указанных косвенно в памяти данных для непрерывной программной области памяти

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
BLZ pma BLZ pma [, {ind} [, next ARP]]	V	V	V	V	Переход, если аккумулятор < 0. Если содержимое аккумулятора ≤ 0, то выполняется переход к указанному адресу в программной памяти. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается
BNC pma [, {ind} [, next ARP]]		V	V	V	Переход, если нет переноса. Если бит C =0, то переход к указанному адресу программы. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается
BNV pma [, {ind} [, next ARP]]		V	V	V	Переход, если нет переполнения. Если бит OV =0, то переход к указанному адресу программы. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается
BNZ pma BNZ pma [, {ind} [, next ARP]]	V	V	V	V	Переход, если аккумулятор ≠ 0. Если содержимое аккумулятора ≠ 0, то выполняется переход к указанному адресу в программной памяти. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ –р (портирование), то модифицирует текущий AR и ARP как указывается
BSAR [shift] Barrel Shift				V	Циклический сдвиг. В одном цикле выполняет от 1 до 16 арифметических циклических сдвигов вправо аккумулятора. Знаковое расширение определяется битом SXM статусного регистра ST1

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
BV pma BV pma [, {ind} [, next ARP]]	V	V	V	V	Переход, если есть переполнение. Если бит OV =1, то переход к указанному адресу программы и очистка бита OV. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается
BZ pma BZ pma [, {ind} [, next ARP]]	V	V	V	V	Переход, если аккумулятор = 0. Если содержимое аккумулятора = 0, то выполняется переход к указанному адресу в программной памяти. Устройство 1867BM2: модифицирует текущий AR и ARP как указывается. Устройства 1867BЦ5T и 1867BЦ2T: если использован ключ -р (портирование), то модифицирует текущий AR и ARP как указывается
CALA	V	V	V		Косвенный вызов подпрограммы. Содержимое аккумулятора указывает адрес подпрограммы. Инкремент PC, запись PC в стек и загрузка 12 (1867BM1) или 16 (1867BM2, 1867BЦ2T) младших разрядов аккумулятора в PC
CALA[D]				V	Косвенный вызов подпрограммы с задержкой. Содержимое аккумулятора указывает адрес подпрограммы. Инкремент PC, запись PC в стек и загрузка 16 младших разрядов аккумулятора в PC. Если указана задержка (CALAD), то следующие два слова инструкции (две 1-словные инструкции или одна 2-словная инструкция) выбираются и выполняются перед вызовом
CALL pma CALL pma [, {ind} [, next ARP]]	V	V	V		Вызов подпрограммы. Содержимое адресуемой ячейки программной памяти указывает на адрес подпрограммы. Увеличивает PC на 2, записывает PC в стек и после этого загружает указанный адрес программной памяти в PC. Устройства 1867BM2 и 1867BЦ5T: модифицирует текущий AR и ARP как указывается

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
CALL[D] pma [, {ind} [, next ARP]]				V	<p>Безусловный вызов подпрограммы с задержкой.</p> <p>Содержимое адресуемой ячейки программной памяти указывает на адрес подпрограммы. Увеличивает PC и записывает PC в стек, после этого загружает указанный адрес подпрограммы в памяти программ (символический или числовой) в PC. Модифицирует AR и ARP как указано. Можно указать переход с задержкой (CALLD), следующие два слова инструкции (две 1-словные инструкции или одна 2-словная инструкция) выбираются и выполняются перед вызовом</p>
CC pma, cond1 [, cond2] [, ...]			V		<p>Условный вызов.</p> <p>Если указанные условия выполняются, управление передается по pma. Не все комбинации условий допустимы</p>
CC[D] pma, cond1 [, cond2] [, ...]				V	<p>Условный вызов с задержкой.</p> <p>Если указанные условия выполняются, управление передается по pma. Не все комбинации условий допустимы.</p> <p>Если указан вызов с задержкой (CCD), то следующие два слова инструкции (две 1-словных инструкции или одна 2-словная инструкция) выбираются и выполняются перед вызовом</p>
CLRC control bit			V	V	<p>Сброс управляющего бита.</p> <p>Установка указанного управляющего бита в логический 0. Маскируемые прерывания разрешаются немедленно после выполнения инструкции CLRC</p>
CMPL		V	V	V	<p>Дополнение аккумулятора.</p> <p>Дополнение содержимого аккумулятора до 1.</p>

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
CMPR CM		V	V	V	<p>Сравнение вспомогательного регистра с AR0. Сравнение содержимого вспомогательного регистра с AR0, базируемое на следующих случаях:</p> <p>Если CM = 00, проверка было ли AR(ARP) = AR0. Если CM = 01, проверка было ли AR(ARP) < AR0. Если CM = 10, проверка было ли AR(ARP) > AR0. Если CM = 11, проверка было ли AR(ARP) ≠ AR0. Если результат проверки истинен, то загружается 1 в ТС, иначе загружается 0 в ТС. Сравнение не влияет на тестируемый регистр. Устройство 1867BЦ2T: сравнивает содержимое вспомогательного регистра с ARCR</p>
CNFD		V	V	V	<p>Конфигурирование внутрикристалльной памяти (блок B0) как память данных. Блок B0 внутрикристалльной памяти конфигурируется как память данных. Блок B0 картируется в память данных в ячейки 512h - 767h. Устройство 1867BЦ2T: блок B0 картируется в ячейки 512h–1023h</p>
CNFP		V	V	V	<p>Конфигурирование блока B0 внутрикристалльной памяти как программную память. Конфигурирование блока B0 внутрикристалльной памяти как программную память. Блок B0 картируется в ячейки программной памяти 65280h–65535h. Устройство 1867BЦ2T: блок B0 картируется в ячейки программной 65024h–65535h</p>
CONF 2-битная константа		V			<p>Конфигурирование блоков B0/B1/B2/B3 внутрикристалльной как программной памяти. Конфигурирование блоков B0/B1/B2/B3 внутрикристалльной как программной памяти. Для большей информации см. описание на 1867BM2</p>
CPL [#lk,] dma CPL [#lk,] {ind} [, next ARP]				V V	<p>Сравнение DBMR или длинной константы со значением данных. Сравнение двух значений: если значения равны, то бит ТС устанавливается в 1, иначе бит ТС сбрасывается в 0</p>

Продолжение таблицы А.4

Синтаксис	1867ВМ1	1867ВМ2	1867ВЦ5Т	1867ВЦ2Т	Описание
CRGT				V	Проверка соотношения $ACC > ACCB$. Сравнивает содержимое ACC с содержимым ACCB и после этого загружает большее значение в оба регистра и модифицирует бит переноса C в соответствии с результатом сравнения. Если содержимое ACC больше или равно содержимому ACCB, то бит переноса устанавливается в 1
CRLT				V	Проверка соотношения $ACC < ACCB$. Сравнивает содержимое ACC с содержимым ACCB и после этого загружает меньшее значение в оба регистра. Модифицирует бит переноса C в соответствии с результатом сравнения. Если содержимое ACC меньше содержимого ACCB, то бит переноса сбрасывается в 0
DINT	V	V	V	V	Запрещение прерывания. Запрещение всех прерываний. Устанавливает INTM в 1. Маскируемые прерывания немедленно запрещаются после выполнения инструкции DINT. DINT не запрещает немаскируемое прерывание RS. DINT не влияет на IMR
DMOV dma DMOV {ind} [, next ARP]	V	V	V	V	Пересылка данных в память данных. Копирует содержимое адресуемой ячейки памяти данных в следующую старшую ячейку. DMOV пересылает данные только в блоках внутрикристалльной памяти. Устройства 1867ВМ2, 1867ВЦ5Т и 1867ВЦ2Т: Блоки внутрикристалльной памяти – это В0 (когда конфигурируется как память данных) В1 и В2
EINT	V	V	V	V	Разрешение прерывания. Разрешает все прерывания. Сбрасывает бит INTM в 0. Маскируемые прерывания разрешаются немедленно после выполнения инструкции INTM
EXAR				V	Обмен ACCB с ACC. Обмен содержимого ACC с содержимым ACCB
FORT 1-битная константа		V			Формат регистров последовательного порта. Загружает либо 0, либо 1. Если FO = 0, тогда регистры конфигурируются для приема/передачи 16-битных слов. Если FO = 1, то регистры конфигурируются для приема/передачи 8-битных байтов
IDLE		V	V	V	Ожидание пока не поступит прерывание. Заставляет приостанавливать выполнение программы и ждет, пока не поступит сброс или прерывание. Устройство сохраняет состояние ожидания до тех пор, пока не придет прерывание

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
IDLE2				V	Ожидание до прерывания – малоэнерго-потребляемый режим. Останавливает функциональную синхронизацию внутренних устройств. Это позволяет перевести устройство в режим низкого потребления. Инструкция IDLE2 форсирует перевод выполнения программы в состояние останова и ждет, пока будет получен сброс или немаскируемое прерывание
IN dma, PA IN {ind}, PA [, next ARP]	V V	V V	V V	V V	Ввод данных из порта. Читает 16-битные данные одного из внешних портов ввода - вывода. Устройство 1867BM1: это 2-цикловая инструкция. Во время первого цикла адрес порта посылается на линии A2/PA2–A0/PA0; DEN переходит в низкий уровень, стробируя данные, которые помещены на шине данных D15–D0. Устройства 1867BM2: линия IS переходит в низкий уровень для индикации доступа к адресам ввода - вывода, а синхросигналы STRB, R/W и READY есть то же самое, что и для чтения внешней памяти данных. Устройства 1867BЦ5T и 1867BЦ2T: линия IS переходит в низкий уровень для индикации доступа к адресам ввода - вывода, а синхросигналы STRB, RD и READY есть то же самое, что и для чтения внешней памяти данных
INTR K			V	V	Программное прерывание. Передаёт управление адресу памяти программ, указанному в K (целое от 0 до 31). Эта инструкция позволяет программе выполнить любую подпрограмму прерывания. Ячейки векторов прерываний занимают два адреса (0h, 2h, 4h, ... , 3Eh), разрешая разместить 2 слова инструкции перехода в каждой из позиций
LAC dma [, shift] LAC {ind} [, shift [, next ARP]]	V V	V V	V V	V V	Загрузка аккумулятора со сдвигом. Загрузка аккумулятора содержимым адресуемой ячейки памяти со сдвигом. Если сдвиг указан, то выполняется левый сдвиг содержимого памяти перед загрузкой. Во время сдвига самые младшие биты заполняются 0, а старшие биты знаково расширяются, если SXM = 1
LACB				V	Загрузка аккумулятора АСВВ. Загрузка содержимого буфера аккумулятора в аккумулятор

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
LACC dma [, shift1] LACC {ind} [, shift1 [, next ARP]] LACC #lk [, shift2]		V V V	V V V	V V V	Загрузка аккумулятора со сдвигом. Загрузка аккумулятора содержимым адресуемой ячейки памяти или 16-битной константой со сдвигом. Если сдвиг указан, то выполняется левый сдвиг содержимого памяти перед загрузкой. Во время сдвига самые младшие биты заполняются 0, а старшие биты знаково расширяются, если SXM = 1
LACK 8-битная константа	V	V v	V	V	Загрузка аккумулятора короткой константой. Загрузка 8-битной константы в младшие 16 разрядов аккумулятора. 24 старших разряда аккумулятора сбрасываются
LACL dma LACL {ind} [, next ARP] LACL #k			V V V	V V V	Загрузка младшего слова и очистка старшего слова аккумулятора. Загрузка содержимого адресуемой памяти данных или расширенной нулями 8-битной константы в 16 младших разрядов аккумулятора. Старшие биты аккумулятора обнуляются. Данные обрабатываются как 16-битное беззнаковое число. Устройство 1867BЦ5T: константа 0 сбрасывает аккумулятор в 0 без расширения знака
LACT dma LACT {ind} [, next ARP]		V V	V V	V V	Загрузка аккумулятора со сдвигом, указанным в T регистре. Левый сдвиг содержимого адресуемой ячейки памяти данных на величину, указанную в 4 младших битах T регистра, загрузка результата в аккумулятор. Если указан сдвиг, то левый сдвиг выполняется перед загрузкой в аккумулятор. Во время сдвига младшие биты аккумулятора заполняются 0, старшие по порядку биты расширяются, если SXM = 1
LALK #lk [, shift]		V	V	V	Загрузка аккумулятора длинным непосредственным значением. Загрузка аккумулятора 16-битным непосредственным значением в аккумулятор. Если указан сдвиг, то константа сдвигается перед загрузкой в аккумулятор. Во время сдвига младшие по порядку биты аккумулятора заполняются 0, старшие по порядку биты расширяются, если SXM = 1

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
LAMM dma LAMM {ind} [, next ARP]				V V	Загрузка аккумулятора регистром, картируемым в памяти. Загружает содержимое адресуемого картируемого в памяти регистра в младшее слово аккумулятора. 9 старших разрядов адреса памяти данных очищаются, независимо от текущего значения DP или 9 младших бит AR (ARP)
LAR AR, dma LAR AR, {ind} [, next ARP] LAR AR, #k LAR AR, #lk	V V	V V	V V V V	V V V V	Загрузка вспомогательного регистра. Устройства 1867BM1 и 1867BM2: загрузка содержимого адресуемой ячейки памяти данных в указанный вспомогательный регистр
LARK AR, 8-bit constant	V	V	V	V	Загрузка вспомогательного регистра коротким значением. Загружает 8-битную положительную константу в указанный вспомогательный регистр
LARP 1-битная константа LARP 3- битная константа	V	V	V	V	Загрузка в указатель вспомогательного регистра. Устройство 1867BM1: загружает 1-битную константу в указатель вспомогательного регистра (указывает AR0-AR1). Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: загружает 3-битную константу в указатель вспомогательного регистра (указывает AR0-AR7)
LDP dma LDP {ind} [, next ARP] LDP #k	V V	V V	V V V	V V V	Загружает в указатель страницы памяти данных. Устройство 1867BM1: загружает младшие биты адресуемой ячейки памяти данных в регистр DP. Все старшие по порядку биты игнорируются. DP = 0 определяет страницу 0 (слова 0–127) и DP = 1 определяет страницу 1 (слова 128 - 143/255). Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: загружает младшие биты адресуемой ячейки памяти данных в регистр DP или 9-битное непосредственное значение в DP. DP и 7 бит адреса памяти данных инструкции формирует 16-битный адрес памяти данных

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867ВЦ5Т	1867ВЦ2Т	Описание
LDPK 1-bit constant LDPK 9-bit constant	V	V	V	V	Загрузка указателя страницы памяти данных непосредственным значением. Устройство 1867BM1: загружает 1-битное значение в регистр DP . DP = 0 определяет страницу 0 (слова 0–127) и DP = 1 определяет страницу 1 (слова 128–143/255). Устройства 1867BM2, 1867ВЦ5Т и 1867ВЦ2Т: загружает младшие биты адресуемой ячейки памяти данных в регистр DP или 9-битное непосредственное значение в DP регистр. DP и 7-бит адреса памяти данных инструкции формируют 16-битный адрес памяти данных DP=8 указывает на внешнюю память данных. DP с 4 по 7 указывает на блоки В0 и В1 внутрикристалльной памяти данных. Блок В2 размещается выше 32 слов в странице 0
LMMR dma, #lk LMMR {ind}, #lk [, next ARP]				V V	Загрузка картируемого в памяти данных регистра. Загружает содержимое картируемого в памяти регистра, указанного 7-битным значением прямой/косвенной адресацией в ячейку памяти данных, указанную длиной непосредственной адресацией. 9 старших по порядку разрядов адреса сбрасываются в 0, независимо от значения DP или 9 старших разрядов AR (ARP)
LPH dma LPH {ind} [, next ARP]		V V	V V	V V	Загружает старшее слово Р регистра. Загружает содержимое ячейки адресуемой памяти данных в 16 старших по порядку разрядов Р регистра. Младшие разряды Р регистра не затрагиваются
LRLK AR, lk		V	V	V	Загрузка вспомогательного регистра 16-битным немедленным значением. Загрузка вспомогательного регистра 16-битным немедленным значением в указанный вспомогательный регистр
LST dma LST {ind} [, next ARP]	V V	V V	V V	V V	Загрузка статусного регистра. Загружает содержимое адресуемой ячейки памяти данных в ST (1867BM1) или ST0 для (1867BM2, 1867ВЦ5Т и 1867ВЦ2Т)
LST #n, dma LST #n, {ind} [, next ARP]		V V	V V	V V	Загружает статусный регистр с номером n. Загружает содержимое адресуемой ячейки памяти данных в STn
LST1 dma LST1 {ind} [, next ARP]		V V	V V	V V	Загрузка статусного регистра 1. Загружает содержимое адресуемой ячейки памяти данных в ST1

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
LT dma LT {ind} [, next ARP]	V V	V V	V V	V V	Загрузка Т регистра. Загрузка содержимого адресуемой ячейки памяти данных в Т регистр (1867BM1, 1867BM2 и 1867BЦ5T) или TREG0 (1867BЦ2T)
LTA dma LTA {ind} [, next ARP]	V V	V V	V V	V V	Загрузка Т регистра и аккумулятора предыдущим произведением. Загрузка содержимым ячейки адресуемой памяти в Т регистр (1867BM1, 1867BM2 и 1867BЦ5T) или TREG0 (1867BЦ2T) и сложение содержимого Р регистра с аккумулятором. Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: перед сложением сдвиг содержимого Р регистра как указано в статусных битах РМ
LTD dma LTD {ind} [, next ARP]	V V	V V	V V	V V	Загрузка Т регистра; суммирует предыдущее значение произведения к аккумулятору и пересылает данные. Загружает содержимое ячейки адресуемой памяти в Т регистр (1867BM1, 1868BM2 и 1867BЦ5T) или TREG0 (1867BЦ2T), а также складывает содержимое Р регистра с аккумулятором и копирует содержимое указанной ячейки в следующий старший адрес (обе ячейки должны находиться в внутрикристалльной памяти данных). Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: перед сложением содержимое Р регистра сдвигается на величину, указанную в статусных битах РМ
LTP dma LTP {ind} [, next ARP]		V V	V V	V V	Загрузка Т регистра и сохранение Р регистра в аккумуляторе. Загружает содержимое ячейки адресуемой памяти данных в Т регистр (1867BM1, 1867BM2 и 1867BЦ5T) или TREG0 (1867BЦ2T). Сохраняет содержимое Р регистра в аккумуляторе

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
LTS dma LTS {ind} [, next ARP]		V V	V V	V V	Загрузка Р регистра и вычитание предыдущего произведения. Загружает содержимое ячейки адресуемой памяти данных в Т регистр (1867BM1, 1867BM2 и 1867BЦ5T) или TREG0 (1867BЦ2T). Сдвигает содержимое Р регистра на величину, указанную в статусных битах РМ и вычитает результат из аккумулятора
MAC pma, dma MAC pma, {ind} [, next ARP]		V V	V V	V V	Умножает с накоплением. Умножает значение памяти данных на значение программной памяти и добавляет предыдущее произведение (сдвинутое как определено битами РМ) к аккумулятору
MACD dma, pma MACD pma, {ind} [, next ARP]		V V	V V	V V	Умножает и накапливает с пересылкой данных. Умножает значение памяти данных на значение программной памяти и добавляет предыдущее произведение (сдвинутое как определено в битах РМ) к аккумулятору. Если адрес памяти данных в блоках В0, В1 или В2 внутрикристалльной памяти, то копирует содержимое адреса в следующий более старший адрес
MADD dma MADD {ind} [, next ARP]				V V	Умножает с накоплением и пересылкой данных и динамической адресацией. Умножает значение памяти данных и добавляет предыдущее произведение (сдвинутое как определено статусными битами РМ) в аккумулятор. Адрес программной памяти, содержащейся в ВМАР позволяет динамически адресовать коэффициенты таблицы. MADD функционирует аналогично MADS с дополнительным перемещением данных внутри блоков внутрикристалльной памяти
MADS dma MADS {ind} [, next ARP]				V V	Умножает с накоплением с динамической адресацией. Умножает значение памяти данных и добавляет предыдущее произведение (сдвинутое как определено статусными битами РМ) в аккумулятор. Адрес программной памяти, содержащейся в ВМАР, позволяет динамически адресовать коэффициенты таблицы
MAR dma MAR {ind} [, next ARP]	V V	V V	V V	V V	Модификация вспомогательного регистра. Модифицирует текущий AR или ARP как определяется. MAR действует как NOP в при индексной адресации

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
MPY dma MPY {ind} [, next ARP] MPY #k MPY #lk	V	V	V	V	Умножение. Устройства 1867BM1 и 1867BM2: умножает Т регистр на содержимое адресуемой ячейки памяти и помещает результат в Р регистр. Устройства 1867BЦ5T и 1867BЦ2T: умножает содержимое Т регистра (1867BЦ5T) или TREG0 (1867BЦ2T) на содержимое адресуемой памяти данных или на 13 или на 16-битное непосредственное значение. Помещает результат в Р регистр
MPYA dma MPYA {ind} [, next ARP]		V	V	V	Умножает и накапливает предыдущее произведение. Умножает содержимое Т регистра (1867BM2, 1867BЦ5T) или TREG0 (1867BЦ2T) на содержимое ячейки адресуемой памяти данных. Помещает результат в Р регистр. Добавляет предыдущее произведение (сдвинутое как определено статусными битами РМ) к аккумулятору
MPYK 13-bit constant	V	V	V	V	Умножение на константу. Умножает содержимое Т регистра (1867BM2, 1867BЦ5T) или TREG0 (1867BЦ2T) на знаковую 13-битную константу и помещает результат в Р регистр
MPYS dma MPYS {ind} [, next ARP]		V	V	V	Умножает и вычитает предыдущее произведение. Умножает содержимое Т регистра (1867BM2, 1867BЦ5T) или TREG0 (1867BЦ2T) на содержимое адресуемой ячейки памяти данных и помещает результат в Р регистр. Вычитает предыдущее произведение (сдвинутое как указано статусными битами РМ) из аккумулятора
MPYU dma MPYU {ind} [, next ARP]		V	V	V	Умножение без знака. Беззнаковое умножение содержимого Т регистра (1867BM2, 1867BЦ5T) или TREG0 (1867BЦ2T) на беззнаковое содержимое адресуемой ячейки памяти данных. Результат помещает в Р регистр
NEG		V	V	V	Дополнение до 2 аккумулятора. Дополнение до 2 содержимого аккумулятора
NMI			V	V	Немаскируемое прерывание. Устанавливает программный счетчик на вектор 24h немаскируемого прерывания. NMI оказывает тот же эффект, что и аппаратное немаскируемое прерывание
NOP	V	V	V	V	Нет операции. Не исполняет операцию
NORM NORM {ind}		V	V	V	Нормализация содержимого аккумулятора. Нормализует знаковое число в аккумуляторе

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
OPL [#lk,] dma OPL [#lk,] {ind} [, next ARP]				V V	OR с DBMR или непосредственным значением. Если указано непосредственное значение, то оно OR со значением ячейки памяти данных, иначе вторым операндом операции OR является DBMR. Результат записывается обратно в ячейку памяти данных, хранящей первый операнд
OR dma OR {ind} [, next ARP] OR #lk [, shift]	V V	V V	V V V	V V V	OR с аккумулятором. Устройства 1867BM1 и 1867BM2: OR 16 младших бит аккумулятора с содержимым адресуемой памяти данных. 16 старших разрядов аккумулятора OR с 0. Устройства 1867BЦ5T и 1867BЦ2T: OR 16 младших бит аккумулятора или 16-битного непосредственного значения с содержимым адресуемой ячейки памяти данных. Если указан сдвиг, то выполняется левый сдвиг перед операцией OR. Самые левые биты и самые правые по порядку биты сдвинутого значения обрабатываются как 0
ORB				V	OR ACCB с аккумулятором. OR содержимого ACCB с содержимым аккумулятора. Размещает результат в аккумуляторе
ORK #lk [, shift]		V	V	V	OR непосредственного значения с аккумулятором со сдвигом. OR 16-битного непосредственного значения с содержимым аккумулятора. Если указывается сдвиг, то выполняется левый сдвиг перед операцией OR. Самые левые биты ниже и самые правые по порядку биты выше сдвинутого значения обрабатываются как 0
OUT dma, PA OUT {ind}, PA [, next ARP]	V V	V V	V V	V V	Вывод данных в порт. Записывает 16-битное значение из памяти данных в порт ввода - вывода. Устройство 1867BM1: на первом цикле инструкции помещается адрес порта на линии адреса A2/PA2–A0/PA0. Во время этого цикла WE переходит в низкий уровень и данные помещаются на шину данных D15–D0. Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: линия IS переходит в 0 для индикации доступа к пространству ввода - вывода. Сигналы на линиях STRB, R/W и READY синхронизируют аналогично обращению к внешней памяти данных

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
PAC	V	V	V	V	Загрузка аккумулятора Р регистром. Загрузка содержимого Р регистра в аккумулятор. Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: перед загрузкой сдвигает Р регистр как специфицировано в статусных битах РМ
POP	V	V	V	V	Чтение верхушки стека в младшее слово аккумулятора. Копирует содержимое верхушки стека в младшие 12 (1867BM1) или 16 (1867BM2, 1867BЦ5T и 1867BЦ2T) разрядов аккумулятора и после этого выталкивает стек на один уровень. Старшие 16 бит аккумулятора обнуляются
POPD dma POPD {ind} [, next ARP]		V	V	V	Чтение верхушки стека в память данных. Пересылает значение на верхушке стека в адресуемую ячейку памяти данных и после этого выталкивает стек на один уровень
PSHD dma PSHD {ind} [, next ARP]		V	V	V	Записывает адресуемую ячейку памяти данных в верхушку стека. Копирует адресуемую ячейку памяти данных в стек. Стек опускается вниз на один уровень перед копированием этого значения.
PUSH	V	V	V	V	Запись младшего слова аккумулятора в стек. Копирует 12 (1867BM1) или 16 (1867BM2, 1867BЦ5T и 1867BЦ2T) младших бит аккумулятора в верхушку аппаратного стека. Стек опускается вниз на один уровень перед тем как значение копируется
RC		V	V	V	Сброс бита переноса. Сбрасывает статусный бит С в 0
RET	V	V	V		Возврат из подпрограммы. Копирует содержимое верхушки стека в РС и поднимает стек на один уровень
RET[D]				V	Возврат из подпрограммы с задержкой. Копирует содержимое верхушки стека в РС и поднимает стек на один уровень. Если указана задержка перехода (RETD), то следующие два слова (две 1-словные или одна 2-словная инструкция) выбираются и выполняются перед возвратом
RETC cond1 [, cond2] [, ...]			V		Условный переход. Если указанные условия имеют место, то RETC выполняет стандартный возврат. Не все комбинации условий допустимы

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
RETC[D] cond1 [, cond2] [, ...]				V	Условный возврат с задержкой. Если указанные условия имеют место, то RETC выполняет стандартный возврат. Не все комбинации условий допустимы. Если указана задержка перехода (RETCD), то следующие два слова (две 1-словные или одна 2-словная инструкция) выбираются и выполняются перед возвратом
RETE				V	Разрешение прерывания и возврат из прерывания. Копирует содержимое верхушки стека в PC и поднимает стек на один уровень вверх. RETE автоматически очищает бит разрешения глобального прерывания и читает теневые регистры (сохраненные когда было прерывание) назад в их соответствующие стратегические регистры. Следующие регистры имеют «тень»: ACC, ACCB, PREG, ST0, ST1, PMST, ARCR, INDX, TREG0, TREG1, TREG2
RETI				V	Возврат из прерывания. Копирует содержимое верхушки стека в PC и поднимает стек на один уровень. RETI также читает значения в теневых регистрах (запомненные во время прерывания) назад в их соответствующие стратегические регистры. Следующие регистры имеют «тень»: ACC, ACCB, PREG, ST0, ST1, PMST, ARCR, INDX, TREG0, TREG1, TREG2
RFSM		V			Сброс режима фреймовой синхронизации последовательного порта. Сбрасывает статусный бит FSM в 0
RHM		V		V	Сброс режима удержания. Сброс статусного бита HM в 0
ROL		V	V	V	Вращение аккумулятора влево. Вращение аккумулятора на один бит влево
ROLB				V	Вращение ACCB и аккумулятора влево. Вращение ACCB и аккумулятора влево на один бит
ROR		V	V	V	Вращение аккумулятора вправо. Вращение аккумулятора на один бит вправо
RORB				V	Вращение ACCB и аккумулятора вправо. Вращение ACCB и аккумулятора вправо на один бит
ROVM	V	V	V	V	Сброс режима переполнения. Сбрасывает статусный бит OVM в 0; это запрещает режим переполнения

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
RPT dma RPT {ind} [, next ARP] RPT #k RPT #lk		√	√	√	Повторение следующей инструкции. Устройство 1867BM2: загружает 8 младших бит адресуемого значения в RPTC. Инструкция, следующая за RPT, выполняет число раз, которое указано в RPTC+1. Устройства 1867BЦ5T и 1867BЦ2T: загружает 8 младших бит адресуемого значения или 16 бит непосредственного значения в RPTC. Инструкция, следующая за RPT, выполняет число раз, которое указано в RPTC+1
RPTB pma				√	Повторение блока. RPTB повторяет блок инструкций сколько раз указанное в картируемой в памяти. BRСR должен загружаться перед выполнением RPTB
RPTK #k		√	√	√	Повторение инструкции как указано непосредственным значением. Загружает 8-битное непосредственное значение в RPTC. Инструкция, следующая за RPTK, выполняется количество раз, которое указано в RPTC + 1
RPTZ #lk				√	Повторение с предварительной очисткой аккумулятора и R регистра. Очищает аккумулятор и регистр произведения и повторяет инструкцию, следующую за RPTZ n раз, где n = lk + 1
RSXM		√	√	√	Сброс режим расширения знака. Сбрасывает статусный бит SXM в 0; это запрещает расширение знака при сдвиге значений данных для следующих инструкций: ADD, ADDT, ADLK, LAC, LACT, LALK, SBLK, SUB и SUBT
RTC		√	√	√	Сбрасывает Тест/Контрольный флаг. Сбрасывает статусный бит TC в 0
RTXM		√			Сброс режима передачи последовательного порта. Сбрасывает статусный бит TXM в 0; это конфигурирует секцию передачи в режим, когда передатчик управляется FSX
RXF		√	√	√	Сброс флага XF. Сброс вывода XF и статусного бита XF в 0
SACB				√	Сохранение аккумулятора в ACCB. Копирует содержимое аккумулятора в ACCB

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
SACH dma [, shift] SACH {ind} [, shift [, next ARP]]	V V	V V	V V	V V	Сохранение старшего слова аккумулятора со сдвигом. Копирует содержимое аккумулятора в сдвигатель. Сдвиг всего содержимого на 0, 1 или 4 бита (1867BM1) или от 0 до 7 бит (1867BM2, 1867BЦ5T и 1867BЦ2T) и копирование 16 старших бит сдвинутого значения в ячейку адресуемой памяти данных. Аккумулятор не изменяется
SACL dma SACL dma [, shift] SACL {ind} [, shift [, next ARP]]	V V	V V	V V	V V	Сохранение младшего слова аккумулятора со сдвигом. Устройство 1867BM1: сохраняет 16 младших бит аккумулятора в ячейке адресуемой памяти. Величина сдвига, равная 0, должна указываться, если ARP должен меняться. Устройства 1867BM2, 1867BЦ5T и 1867BЦ2T: сохраняет 16 младших слов аккумулятора в ячейке адресуемой памяти данных. Если указан сдвиг, то сдвигает содержимое аккумулятора перед сохранением. Значение сдвига равно 0, 1 или 4 бита или от 0 до 7 бит (1867BM2, 1867BЦ5T и 1867BЦ2T)
SAMM dma SAMM {ind} [, next ARP]				V V	Сохранение аккумулятора в картируемом памяти данных регистре. Сохраняет младшее слово аккумулятора в адресуемом в памяти данных регистре. Верхние 9 бит адреса данных сбрасываются независимо от текущего значения DP или 9 старших бит текущего значения AR (ARP)
SAR AR, dma SAR AR, {ind} [, next ARP]	V V	V V	V V	V V	Сохранение вспомогательного регистра. Сохраняет содержимое вспомогательного регистра в ячейке адресуемой памяти данных
SATH				V	Сдвиг аккумулятора как указано в T регистре. Если 4 бит TREG1 равен 1, то выполняется сдвиг аккумулятора вправо на 16 бит, иначе аккумулятор не меняется
SATL				V	Сдвиг младшего слова аккумулятора как указано в T регистре. Сдвиг аккумулятора вправо на значение, указанное в 4 младших битах TREG1
SBB				V	Вычитание ACCB из аккумулятора. Вычитание содержимого ACCB из аккумулятора. Результат сохраняется в аккумуляторе, ACCB не изменяется

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
SBBB				V	Вычитание АССВ из аккумулятора с заемом. Вычитание содержимого АССВ и логической инверсии бита переноса С из аккумулятора. Результат сохраняется в аккумуляторе, АССВ не изменяется. Сбрасывает бит переноса С, если результат генерирует заем
SBLK #lk [, shift]		V	V	V	Вычитание непосредственного значения из аккумулятора. Вычитает непосредственное значение из аккумулятора. Если указан сдвиг, то сдвигает влево значение перед вычитанием. Во время сдвига левые по порядку биты заполняются 0, а правые биты знаково расширяются, если SXM = 1
SBRK #k		V	V	V	Вычитание из вспомогательного регистра короткого непосредственного значения. Вычитание 8 бит непосредственного значения из определенного вспомогательного регистра
SC		V	V	V	Установка бита переноса С. Установка статусного бита переноса С в 1
SETC control bit			V	V	Установка управляющего бита. Устанавливает указанный управляющий бит в 1. Маскируемые прерывания запрещаются немедленно после выполнения инструкции SETC
SFL		V	V	V	Сдвиг аккумулятора влево. Сдвиг содержимого аккумулятора влево на 1 бит
SFLB				V	Сдвиг АССВ и аккумулятора влево. Сдвиг аккумулятора и АССВ (с конкантенацией) влево на 1 бит. Младшие биты АССВ сбрасываются в 0, а старшие биты АССВ сдвигаются в бит переноса
SFR		V	V	V	Сдвиг аккумулятора вправо. Сдвиг содержимого аккумулятора вправо на 1 бит. Если SXM = 1, то инструкция SFR создает арифметический сдвиг вправо. Если SXM = 0, то инструкция формирует логический сдвиг вправо
SFRB				V	Сдвиг АССВ и аккумулятора вправо. Сдвигает конкантенацию аккумулятора и АССВ вправо на 1 бит. Младшие биты АССВ сдвигаются в бит переноса. Если SXM = 1, то инструкция выполняет арифметический сдвиг, если SXM = 0, то инструкция выполняет логический сдвиг
SFSM		V			Установка режима фреймовой синхронизации последовательного порта. Установка статусного бита FSM в 1
SHM		V		V	Установка Hold режима. Установка статусного бита HM в 1

Продолжение таблицы А.4

Синтаксис	1867ВМ1	1867ВМ2	1867ВЦ5Т	1867ВЦ2Т	Описание
SMMR dma, #lk SMMR {ind}, #lk [, next ARP]				V V	Сохранение значения, картируемого в памяти данных регистра. Сохранение значения картируемого в памяти данных регистра, указанного 7 младшими битами адреса памяти данных в ячейку, адресуемую длиной непосредственной константой. 9 старших бит адреса памяти данных сбрасываются независимо от текущего значения DP или старших 9 бит AR(ARP)
SOVM	V	V	V	V	Установка режима переполнения. Установка статусного бита OVM в 1. Это разрешает режим переполнения (инструкция ROVM очищает бит OVM)
SPAC	V	V	V	V	Вычитание Р регистра из аккумулятора. Вычитает содержимое Р регистра из аккумулятора. Устройства 1867ВМ2, 1867ВЦ5Т, и 1867ВЦ2Т: перед вычитанием выполняется сдвиг содержимого Р регистра как указано в статусных битах PM
SPH dma SPH {ind} [, next ARP]		V V	V V	V V	Сохранение старшего слова Р регистра. Сохраняет старшее слово Р регистра (сдвинутого как указано в статусных битах PM) в ячейку адресуемой памяти данных
SPL dma SPL {ind} [, next ARP]		V V	V V	V V	Сохранение младшего слова Р регистра. Сохраняет младшее слово Р регистра (сдвинутого как указано в статусных битах PM) в ячейку адресуемой памяти данных
SPLK #lk, dma SPLK #lk, {ind} [, next ARP]			V	V V	Сохранение длиной непосредственной константы. Записывает целое 16-битное слово в ячейку памяти. Параллельное логическое устройство (PLU) поддерживает эту манипуляцию с битами независимо от АЛУ. Аккумулятор не изменяется
SPM 2-битная константа		V	V	V	Установка режима сдвига Р регистра. Копирует 2-битное непосредственное значение в поле PM статусного регистра ST1. Это управляет сдвигом Р регистра, как показано ниже: PM = 00 - выход умножителя не сдвигается. PM = 01 – выход умножителя сдвигается на 1 бит влево и заполняется 0. PM = 10 - PM = 01 – выход умножителя сдвигается на 4 бита влево и заполняется 0. PM = 11 - PM = 01 – выход умножителя сдвигается на 6 бит вправо и младшие биты теряются

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
SQRA dma SQRA {ind} [, next ARP]		V V	V V	V V	Вычисление квадрата и накопление предыдущего произведения. Добавляет содержимое Р регистра (сдвинутое как указано статусными битами РМ) к аккумулятору. После этого загружает содержимое ячейки адресуемой памяти данных в Т регистр (1867BM2, 1867BЦ5T) или регистр, вычисляет значение квадрата и сохраняет результат в Р регистре
SQRS dma SQRS {ind} [, next ARP]		V V	V V	V V	Вычисление квадрата и вычитание предыдущего произведения. Вычитает содержимое Р регистра (сдвинутое как указано в статусных битах РМ) из аккумулятора. Загружает содержимое ячейки адресуемой памяти данных в Т регистр (1867BM2, 1867BЦ5T) или регистр TREG0 (1867BЦ2T), вычисляет квадрат и сохраняет результат в Р регистре
SST dma SST {ind} [, next ARP]	V V	V V	V V	V V	Сохранение статусного регистра. Сохраняет содержимое статусного регистра ST (1867BM1) или ST0 (1867BM2, 1867BЦ5T и 1867BЦ2T) в адресуемой ячейке памяти данных
SST #n, dma SST #n, {ind} [, next ARP]			V V	V V	Сохранение статусного регистра n. Сохраняет STn в памяти данных
SST1dma SST1 {ind} [, next ARP]		V V	V V	V V	Сохранение статусного регистра ST1. Сохраняет ST1 в памяти данных
SSXM		V	V	V	Установка режима расширения знака. Устанавливает статусный бит SXM в 1; это разрешает режим расширения знака
STC		V	V	V	Установка флага тест/управление. Установка флага TC в 1
STXM		V	V	V	Установка режима передачи последовательного порта. Установка статусного бита TXM в 1

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
SUB dma [, shift] SUB {ind} [, shift [, next ARP]] SUB #k SUB #lk [, shift2	V	V	V	V	Вычитание из аккумулятора со сдвигом. Устройства 1867BM1 и 1867BM2: вычитает содержимое адресуемой ячейки памяти данных из аккумулятора. Если указан сдвиг, то значение сдвигается влево перед вычитанием. Во время сдвига младшие биты заполняются 0, а старшие биты знаково расширяются, если SXM = 1. Устройства 1867BЦ5T и 1867BЦ2T: вычитание содержимого адресуемой ячейки памяти данных или 8/16-битной константы из аккумулятора. Если указан сдвиг, то выполняется левый сдвиг перед вычитанием. Во время сдвига младшие биты заполняются 0, а старшие биты знаково расширяются, если SXM = 1
SUBB dma SUBB {ind} [, next ARP]		V	V	V	Вычитание из аккумулятора с заемом. Вычитает содержимое адресуемой ячейки памяти данных и значения бита переноса C из аккумулятора. Бит переноса изменяется обычным образом
SUBC dma SUBC {ind} [, next ARP]	V	V	V	V	Условное вычитание. Выполняет вычитание с условием. Инструкция SUBC может использоваться для деления
SUBH dma SUBH {ind} [, next ARP]	V	V	V	V	Вычитание из старшего слова аккумулятора. Вычитает содержимое ячейки адресуемой памяти данных из 16 старших разрядов аккумулятора. Младшие 16 бит аккумулятора не затрагиваются (меняются)
SUBK #k		V	V	V	Вычитание из аккумулятора короткого непосредственного значения. Вычитает 8-битное непосредственное значение из аккумулятора. Данные обрабатываются как 8-битное положительное число; расширение знака блокируется
SUBS dma SUBS {ind} [, next ARP]	V	V	V	V	Вычитание из аккумулятора с блокированием расширения знака. Вычитает содержимое ячейки адресуемой памяти данных из аккумулятора. Данные обрабатываются как 16-битное число без знака; расширение знака блокируется

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BЦ5T	1867BЦ2T	Описание
SUBT dma SUBT {ind} [, next ARP]		V V	V V	V V	Вычитание из аккумулятора со сдвигом, указанным в T регистре. Выполняет левый сдвиг значения ячейки памяти данных, как указано в младших разрядах T регистра (1867BM2, 1867BЦ5T) или TREG1 (1867BЦ2T) и вычитает результат из аккумулятора. Если указан сдвиг, то сдвиг содержимого ячейки памяти данных выполняется перед вычитанием. Во время сдвига младшие разряды заполняются 0, а старшие разряды знаково расширяются, если SXM = 1
SXF		V	V	V	Установка внешнего флага XF. Устанавливает вывод XF и статусный бит XF в 1
TBLR dma TBLR {ind} [, next ARP]	V V	V V	V V	V V	Чтение таблицы. Передаёт слово из памяти программ в память данных. Адрес программной памяти определяется 12 (1867BM1) или 16 (1867BM2, 1867BЦ5T и 1867BЦ2T) младшими битами аккумулятора
TBLW dma TBLW {ind} [, next ARP]	V V	V V	V V	V V	Запись таблицы. Передаёт слово из памяти данных в программную память. Адрес программной памяти определяется 12 (1867BM1) или 16 (1867BM2, 1867BЦ5T и 1867BЦ2T) младшими битами аккумулятора
TRAP		V	V	V	Программное прерывание. Инструкция TRAP – это программное прерывание, которое передаёт управление в ячейку 30h (1867BM2) или 22h (1867BЦ5T, 1867BЦ2T) программной памяти и записывает PC + 1 в аппаратный стек. Инструкция по адресу 30h или 22h может содержать инструкцию перехода для передачи управления в подпрограмму обработки TRAP. Запись PC + 1 в стек разрешает инструкции RET читать значение PC возврата

Продолжение таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BC5T	1867BC2T	Описание
XC n, cond1 [, cond2] [, ...]				V	Условное выполнение. Выполняет условно следующие n слов инструкции, где $1 \leq n \leq 2$. Не все комбинации условий значимы
XOR dma XOR {ind} [, next ARP] XOR #lk [, shift]	V V	V V	V V V	V V V	Исключающее ИЛИ с аккумулятором. Устройства 1867BM1 и 1867BM2: исключающее ИЛИ адресуемой ячейки памяти данных с 16 младшими битами аккумулятора. Старшие разряды не затрагиваются. Устройства 1867BC5T и 1867BC2T: исключающее ИЛИ содержимого адресуемой ячейки памяти данных или 16-битным непосредственным значением с аккумулятором. Если указан сдвиг, то выполняется левый сдвиг перед выполнением операции исключающего ИЛИ. Младшие биты и старшие биты после сдвига обрабатываются как 0
XORB				V	Исключающее ИЛИ АССВ с аккумулятором. Исключающее ИЛИ содержимого аккумулятора с содержимым АССВ. Результат помещается в аккумулятор
XORK #lk [, shift]		V	V	V	Исключающее ИЛИ непосредственного значения с аккумулятором со сдвигом. Исключающее ИЛИ 16-битного непосредственного значения. Если указывается сдвиг, то выполняется левый сдвиг перед выполнением операции исключающего ИЛИ. Младшие разряды и старшие разряды сдвинутого значения обрабатываются как 0
XPL [#lk,] dma XPL [#lk,] {ind} [, next ARP]				V V	Исключающее ИЛИ длинного непосредственного значения или DBMR со значением адресуемой памяти данных. Если указано длинное непосредственное значение, то выполняет исключающее ИЛИ со значением адресуемой ячейки памяти данных; иначе исключающее ИЛИ содержимого DBMR со значением адресуемой ячейки памяти данных. Аккумулятор не затрагивается

Окончание таблицы А.4

Синтаксис	1867BM1	1867BM2	1867BIЦ5T	1867BIЦ2T	Описание
ZAC	V	V	V	V	Обнуление аккумулятора. Очищает содержимое аккумулятора в 0
ZALH dma ZALH {ind} [, next ARP]	V	V	V	V	Обнуление младшего слова аккумулятора и загрузка старшего слова аккумулятора. Очищает 16 младших бит аккумулятора в 0 и загружает содержимое адресуемой ячейки памяти данных в 16 старших разрядов аккумулятора
ZALR dma ZALR {ind} [, next ARP]		V	V	V	Обнуление младшего слова аккумулятора и загрузка старшего слова аккумулятора с округлением. Загружает содержимое адресуемой ячейки памяти данных в 16 старших слов аккумулятора. Значение округляется 1/2 младшего бита, что означает 15 бит аккумулятора (14-00 сбрасываются в 0, а 15 бит устанавливается в 1).
ZALS dma ZALS {ind} [, next ARP]	V	V	V	V	Обнуление аккумулятора, загрузка младшего слова аккумулятора с запрещением расширения знака. Загружает содержимое адресуемой ячейки памяти данных в 16 младших разрядов аккумулятора. 16 старших разрядов аккумулятора обнуляются. Данные обрабатываются как без знаковое число
ZAP				V	Обнуление аккумулятора и регистра произведения. Аккумулятор и регистр произведения обнуляются. Инструкция ZAP повышает скорость подготовки для повторения умножения/накопления
ZPR				V	Обнуление регистра произведения. Регистр произведения очищается

Приложение Б
(обязательное)
Использование эмулятора XDS510

Это приложение поможет вам удовлетворить требования эмулятора TI XDS510 для IEEE-1149.1 и описывает кабель XDS510 (производственный индекс 2617698-0001).

Этот кабель идентифицируется меткой на кабельном отводе (маркируется «JTAG 3/5 V») и поддерживает оба стандартных напряжения 3 В и 5 В целевой системы (система с процессором, поддерживающим тестовый порт JTAG и предназначенным для отладки).

Термин JTAG, используемый в описании, относится к эмулятору и тестовому порту, основанному на скан - цепях TI, которые основаны на стандарте IEEE 1149.1. Чтобы получить больше информации о стандарте IEEE 1149.1, необходимо соединиться с сервисом IEEE по адресу:

Customer Service:

Address: IEEE Customer Service

445 Hoes Lane, PO Box 1331

Piscataway, NJ 08855-1331

Phone: (800) 678–IEEE in the US and Canada

(908) 981–1393 outside the US and Canada

FAX: (908) 981–9667 Telex: 833233

Б.1 Конструкция 14-выводного разъема эмулятора целевой системы

Целевые JTAG устройства поддерживают эмуляцию через соответствующий порт эмуляции. Этот порт доступен из эмулятора и обеспечивает функции эмуляции, которые являются расширением функций, специфицированных IEEE 1149.1. Для соединения с эмулятором целевая система должна иметь 14-выводной разъем (две колонки по 7 выводов) с сигналами эмуляции, которые подсоединены к разъему в соответствии с таблицей Б.1 и показаны на рисунке Б.1.

Хотя можно использовать другой разъем, но рекомендуется использовать разъемы DuPont, имеющие производственные индексы:

- 65610–114
- 65611–114
- 67996–114
- 67997–114

TMS	1	2	~TRST
TDI	3	4	#GND1
PD(#VCC1)	5	6	Ключ
TDO	7	8	#GND1
TCK_RET	9	10	#GND1
TCK	11	12	#GND1
EMU0	13	14	EMU1

Рисунок Б.1 – Расположение сигналов в 14-выводном разъеме

Для предотвращения неправильного соединения вывод 6 разъема имеет ключ (обозначен - вывод 6).

Таблица Б.1 – Описание сигналов 14-выводного разъема

Сигнал	Описание	Тип вывода на эмуляторе	Тип вывода на целевой системе
EMU0	Emulator 0. Вывод 0 эмулятора	I	I/O
EMU1	Emulator 1. Вывод 1 эмулятора	I	I/O
#GND1	Земля	-	-
PD(#VCC1)	Обнаружение соединения с целевой системой. Индицирует, что кабель подключен к целевой системе. Должен быть подключен к питанию целевой системы	I	O
TCK	Test clock. Тестовый синхросигнал. Синхросигнал генерируется кабельным отводом с частотой 10,368 МГц. Этот сигнал может использоваться, чтобы управлять системным тестовым синхросигналом	O	I
TCK_RET	Test clock return. Входной синхроимпульс для эмулятора	I	O
TDI	Test data input. Вход тестовых данных	O	I
TDO	Test data output. Выход тестовых данных	I	O
TMS	Test mode select. Выбор тестового режима	O	I
~TRST	Test reset. Сброс системы тестирования	O	I
<p>Примечания</p> <p>1 I – вход, O – выход, I/O – вход/выход.</p> <p>2 Не используйте подтягивающий к высокому уровню резистор на ~TRST. Этот вывод имеет внутрикристалльный подтягивающий резистор к низкому уровню для уменьшения возможных наводок. Вывод ~TRST может быть не подключен. В сильно шумящем окружении может потребоваться подключение дополнительного резистора к низкому уровню.</p>			

Б.2 Протокол

Спецификация IEEE 1149.1 формулирует требования для сигналов порта тестирования устройств (TAP - test access port) и обеспечивает соответствующие правила, которые приведены ниже:

– сигналы на входах TMS и TDI выбираются на восходящем фронте сигнала TCK;

– выход TDO стробируется на падающем фронте сигнала TСК устройства.

Когда эти устройства соединены вместе в цепочку, то TDO одного устройства имеет приблизительно половину цикла TСК перед установкой сигнала TDI следующего устройства. Это минимизирует возникновение гонок, которые могут произойти, если оба сигнала TDO и TDI будут синхронизироваться по одному и тому же фронту TСК. Недостатком этого способа синхронизации является понижение частоты TСК.

Спецификация IEEE 1149.1 не устанавливает правила для управляющих сигналов (эмулятора) устройства. Вместо этого, она устанавливает, что устройство ожидает установку в соответствующее состояние управляющих сигналов, чтобы обеспечить синхронизацию с управляемыми сигналами. Устройство XDS510 обеспечивает синхронизацию, которая отвечает правилам управляемых сигналов.

Б.3 Кабельный переходник эмулятора

На рисунке Б.2 показана часть кабельного отвода эмулятора. Функциональными особенностями отвода является:

– TDO и TСК_RET могут оканчиваться внутри отвода, если это требуется приложением. По умолчанию эти сигналы не оканчиваются (не терминируются).

– TСК управляется ИС типа 74LVT240. Наличие драйвера тока (32 мА IOL/ION) позволяет нагружать этот сигнал на множество входов. Если TСК связывается с TСК_RET, то можно использовать параллельное окончание в отводе.

– TMS и TDI формируются от падающего фронта сигнала TСК_RET, соответствуя правилам синхронизации стандарта IEEE 1149.1.

– TMS и TDI последовательно соединяются с резистором для уменьшения отражений сигналов.

– Эмулятор обеспечивает 10,368 МГц тактирующий синхроимпульс. Но можно использовать собственный генератор для большей гибкости.




Рисунок Б.2 – Интерфейс кабеля эмулятора

Б.4 Временная диаграмма кабельного переходника эмулятора

На рисунке Б.3 показана временная диаграмма для кабельного отвода эмулятора. Таблица Б.2 определяет временные параметры сигналов, иллюстрируемые на этом рисунке. Эти временные параметры вычисляются из значений, указанных в стандартном справочном листе для эмулятора и кабельного отвода. Эти временные соотношения не тестируются и не гарантируются. Отвод эмулятора использует TCK_RET в качестве источника для внутренней синхронизации. Сигнал TCK предусматривается как источник тестового сигнала целевой системы.




Рисунок Б.3 – Временные соотношения кабельного отвода эмулятора

Таблица Б.2 – Временные параметры кабельного отвода эмулятора

Параметр	Описание	Мин	Макс	Ед. изм.
$t_c(\text{TCK})$	Время цикла, TCK_RET	35	200	нс
$t_w(\text{TCKH})$	Длительность импульса, TCK_RET высокий	15		нс
$t_w(\text{TCKL})$	Длительность импульса, TCK_RET низкий	15		нс
$t_d(\text{TMS})$	Время задержки, TMS и TDI от NCR_RET низкий	6	20	нс
$t_{su}(\text{TDO})$	Время установки, TDO к TCK_RET высокий	3		
$t_h(\text{TDO})$	Время удержания TDO от TCK_RET высокий	12		нс

Б.5 Временные соотношения эмулятора

Примеры Б.1 и Б.2 помогают вычислить время эмуляции в системе. Для действительных временных параметров целевой системы нужно смотреть подходящий справочный лист для эмулируемого устройства. Примеры используют следующие предположения:

- $t_{su}(\text{TMS})$ время установки, целевой TMS или TDI к высокому TCK - 10 нс.
- $t_d(\text{TDO})$ время задержки, целевой TDO от низкого уровня TCK - 15 нс.
- $t_d(\text{bufmax})$ время задержки, целевого буфера максимум - 10 нс.
- $t_d(\text{bufmin})$ время задержки, целевого буфера минимум - 1 нс
- $t_{bufskew}$ временное рассогласование, целевого буфера между двумя устройствами в том же корпусе: $[t_d(\text{bufmax}) - t_d(\text{bufmin})] \times 0,15 - 1,35$ нс
- $t_{\text{TCKfactor}}$ пустой цикл (Duty cycle), предполагает 40/60 % пустого цикла синхроимпульса (duty cycle clock) 0,4 или (40 %)

Также примеры используют следующие значения из таблицы Б.2:

- $t_d(\text{TMSmax})$ Время задержки, эмуляторного TMS или TDI от TCK_RET низкий уровень, максимум 20 нс.
- $t_{su}(\text{TDOmin})$ Время установки, TDO к эмуляторному TCK_RET высокий уровень, минимум 3 нс.

Имеется два ключевых временных пути для рассмотренного проектирования эмулятора:

- TCK_RET-к-TMS или TDI пути, называемой $t_{pd}(\text{TCK_RET-TMS/TDI})$ (время задержки распространения).
- The TCK_RET-к-TDO пути, называемой $t_{pd}(\text{TCK_RET-TDO})$.

Этих примеры, наихудший случай задержки, вычисляемый для определения частоты тестового синхроимпульса.

Б.6 Соединение эмулятора с целевой системой

Правильное соединение эмулятора и целевой системы чрезвычайно важно, чтобы обеспечить высококачественные сигналы между эмулятором и JTAG целевой системой. Необходимо обеспечить правильную буферизацию сигналов, входов тестовых синхроимпульсов и множества процессорных межсоединений для уверенной работы эмулятора и целевой системы. Сигналы, применяемые к выводам EMU0 и EMU1 на JTAG целевой системе, могут быть или входами или выходами. В основном эти два вывода используются как два входа и выхода в

мультипроцессорных системах для управления глобальными стартом/стопными операциями. Сигналы EMU0 и EMU1 используются только как входы для эмулятора XDS510.

Б.6.1 Буферизация сигналов

Если расстояние между отводом кабеля эмулятора и JTAG портом целевой системы больше, чем 15 см, то сигналы эмулятора должны буферизироваться. Если расстояние меньше, то буферизация не нужна.

Сигналы EMU0 и EMU1 должны иметь подтягивающие к #VCC1 резисторы, чтобы обеспечить положительный фронт этих сигналов менее чем 10 мкс. Резистор 4,7 кОм подходит для большинства приложений.

На рисунке Б.4 показаны соединения, необходимые для буферизации передаваемых сигналов. Сигналы эмуляции TMS, TDI, TDO и TCK_RET буферизируются через один и тот же корпус для уменьшения временного рассогласования между ними.




Рисунок Б.4 – Соединение целевой системы (процессора) с эмулятором с буферизацией


Входные буфера для TMS и TDI должны иметь резисторы, подсоединенные к #VCC1 для удержания уровня этих сигналов, когда эмулятор не подсоединяется. Резистор 4,7 кОм или больше подходит для большинства приложений.

Чтобы иметь высококачественные сигналы (особенно сигналы процессорного TCK и эмуляторного TCK_RET), нужно специально позаботиться об этом при разводке печатной платы.

Также необходимо проводники этих сигналов оканчивать резисторами для совпадения импедансов шины. Эмуляторный отвод обеспечивает дополнительные внутренние резисторы окончания на TCK_RET и TDO. TMS и TDI подключаются через фиксированные последовательные резисторы. Поскольку сигнал TRST является асинхронным сигналом и подается параллельно на множество целевых устройств, то он должен буферизироваться, чтобы обеспечить достаточный ток.

Б.6.2 Использование строба целевой системы

На рисунке Б.5 показано приложение с системным тестовым синхросигналом, генерируемым в целевой системе. В этом приложении, эмуляторный сигнал TCK не подсоединен.



Примечание – Когда линии TMS и TDI буферизуются, то должны использоваться подтягивающие резисторы, чтобы удерживать входы буферов в известном уровне, когда кабель эмулятора не подключен.

Рисунок Б.5 – Приложение с системным тестовым синхросигналом, генерируемым в целевой системе

Имеется два преимущества в генерации тестового синхроимпульса (такта) целевой системой:

- Эмулятор обеспечивает только одну частоту, равную 10,368 МГц тестового синхроимпульса. Если целевая система позволяет генерировать тестовый синхроимпульс, то можно установить частоту, чтобы удовлетворить системным требованиям.

- В некоторых случаях могут быть другие устройства, которые требуют тестовый синхроимпульс, когда эмулятор не подсоединен. Системный синхроимпульс процессора также может использоваться для этих целей

Б.6.3 Конфигурирование мультипроцессорной JTAG системы

На рисунке Б.6 показана типовая, соединенная цепочкой мультипроцессорная конфигурация, которая удовлетворяет минимальным требованиям спецификации IEEE 1149.1. Сигналы эмуляции буферизуются для изоляции процессора от эмулятора и обеспечивают требуемое управление сигналами целевой системы. Одним из преимуществ этого интерфейса является то, что можно замедлять тестовый синхроимпульс, чтобы устранить проблемы временных соотношений.

Следующие пояснения для мультипроцессорной конфигурации:

– Процессорные сигналы TMS, TDI, TDO и TCK должны буферизироваться через одно и то же буферное устройство в одном корпусе для улучшения временного рассогласования.

– Входные буфера для сигналов TMS, TDI, TDO и TCK должны иметь подтягивающие к #VCC1 резисторы, чтобы удержать эти сигналы на известном уровне, когда эмулятор не подсоединен. Резистор 4,7 кОм или больше подходит в большинстве случаев,

– Буферизация сигналов EMU0 и EMU1 является дополнительным требованием, но она рекомендуется для обеспечения изоляции. Эти сигналы не являются критическими и могут не иметь буферизацию в одном и том же корпусе ИС буферизации как сигналы TMS, TCK, TDI и TDO.




Рисунок Б.6 – Схема соединения мультипроцессорной конфигурации

Б.7 Размеры 14-выводного коннектора эмулятора

JTAG кабель эмулятора содержит секцию кабеля (длиной 91 см.), которая подсоединяется к эмулятору, активный кабельный отвод и короткий отрезок плоского кабеля, подключаемого к целевой системе. Общая длина кабеля приблизительно 117 см. На рисунках Б.7 и Б.8 показаны физические размеры для кабельного отвода и короткого кабеля. Коробка кабельного отвода является непроводящим пластиком с 4 металлическими винтами.





Рисунок Б.7 – Примерные размеры кабельного отвода



Примечание - Все размеры даны в сантиметрах.

Рисунок Б.8 – Примерные размеры коннектора

