1867ВЦ11Ф

32-разрядный цифровой процессор обработки сигналов с плавающей запятой с повышенной спецстойкостью

Характеристики


  • Процессорное ядро – 32-разрядное оптимизированное под задачи цифровой обработки сигнала с поддержкой операций с плавающей запятой. Программно совместимо с 1867ВЦ5Т;
  • внутреннее ОЗУ, бит 2К×32;
  • кэш инструкций, бит 64×32;
  • внутреннее ПЗУ программ, бит 4К×32;
  • объем адресуемой памяти, бит 16M×32;
  • одноцикловый сдвиговый регистр, бит 0–32;
  • два последовательных порта;
  • два 32-разрядных таймер-счётчика;
  • мультипроцессорный интерфейс;
  • контроллер прямого доступа к памяти (DMA).

Эксплуатационные параметры:

Производительность:

  • фиксированная запятая, MIPS 25;
  • лавающая запятая, MFLOPS 50.

Формат представления данных:

  • фиксированная запятая, бит 32;
  • плавающая запятая, бит 40.

Разрядность арифметико-логического устройства:

  • фиксированная запятая, бит 32;
  • плавающая запятая, бит 40.

Разрядность умножителя/результат умножения:

  • фиксированная запятая, бит 24×24/32;
  • плавающая запятая, бит 32×32/40.

Основные области применения:

  • бортовые вычислительные системы, эксплуатируемые в специальных условиях

Документация

Галерея


Конструктивные характеристики микросхемы

Структурная схема процессора DSP

Поддержка

Оставить заявку



Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *