«»		Технический директор
МИКРОСХЕМА ИНТЕГРАЛЬНАЯ К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————		И.В. Семейки
К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————		«»2021
К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————		
К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————		
К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————		
К1946ВК035 Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» Ю.В. Рубцов В.А. Смере ——————————————————————————————————	МИКРОСУЕМА	интегра пъна д
Справочный лист КФДЛ.431295.072Д1 СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» НО.В. Рубцов В.А. Смере ——————————————————————————————————		
СОГЛАСОВАНО Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон»		
Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» В.А. Смере Ю.В. Рубцов В.А. Смере «» 2021 г.	КФДЛ.43	31295.072Д1
Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» В.А. Смере Ю.В. Рубцов В.А. Смере «» 2021 г.		
Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» В.А. Смере Ю.В. Рубцов В.А. Смере «» 2021 г.		
Генеральный директор Начальник отдела 35 АО «ЦКБ «Дейтон» В.А. Смере Ю.В. Рубцов В.А. Смере «» 2021 г.	СОГЛАСОВАНО	
АО «ЦКБ «Дейтон»		Начальник отдела 35
«»2021 г.		, ,
	Ю.В. Рубцов	В.А. Смерек
TI	«»2021 г.	«»2021
TT 40		
начальник отдела 49		Начальник отдела 49
		Ф.В. Макаренк
_		«»2021
начальник отдела 49		
Ф.В. Макаре		«»2021

УТВЕРЖДАЮ

ОКПД2 26.11.30.000.02930.1

Взам. инв. № Инв. № дубл.

Подп. и дата

П		
	Микросхема К1946ВК035 представляет собой	32-разрядный
лен.	микроконтроллер с уменьшенными габаритными размерами.	
примен	Микросхема предназначена для управления электропр	иводом, для
Перв.	микроконтроллер с уменьшенными габаритными размерами. Микросхема предназначена для управления электропр использования в средствах измерений, связи, наблюдения, автоматизации произволства мелицине энергетике пром	безопасности,
=	⊕ автоматизации производства, медицине, энергетике, пром	вышленности,
	различных системах управления.	
\vdash	Микросхема имеет следующие характеристики:	
	32-разрядное процессорное ядро	
	синтезатор частоты PLL, шт.	1
<u>ş</u>	основная Flash память, Кбайт	64
Справ.	загрузочная Flash память, Кбайт	4
Ü	кэш команд, Кбайт	1
	кэш данных, Кбайт	1
	ОЗУ, Кбайт	16
	число каналов контроллера DMA	16
	16-разрядные порты ввода-вывода, шт.	2
	Блок АЦП:	
дата	- число каналов	4
Подп. и	- разрядность АЦП, бит	12
Под	двухканальные блоки ШИМ, шт.	3
/бл.	квадратурный декодер, шт.	1
№ дубл	блоки захвата, шт.	3
Инв.	32-битные таймеры, шт.	4
No	сторожевой таймер, шт.	1
ИНВ.	приемопередатчики UART, шт.	2
Взам.	контроллер CAN (протокол 2.0b), шт.	1
	контроллер I2C, шт.	1
дата	контроллер SPI, шт.	1
Подп. и		
Под	КФДЛ.431295.072Д	1
JI.	Изм. Лист № докум. Подп. Дата Разраб. Тарасова Лит.	Лист Листов
№ подл.	Пров. Гришанова Микросхема интегральная А	2 35
	Т. контр. Скляр К1946ВК035 Н. контр. Карамышева Справочный лист	
Инв	Утв. –	

Пример обозначения микросхем при заказе (в договоре на поставку):

Микросхема К1946ВК035 – АДКБ.431290.407ТУ.

Условное графическое обозначение, структурная схема микросхемы и функциональное назначение выводов приведены в схеме электрической структурной КФДЛ.431295.072Э1, прилагаемой к техническим условиям АДКБ.431290.407ТУ.

Конструктивное исполнение микросхемы приведено на рисунке 1.

Микросхема выполняется в металлополимерном (пластмассовом) корпусе LQFP48.


Содержание драгоценных металлов (на 1 000 шт.) в микросхемах, согласно данным поставщиков корпусов, составляет:

- 30ЛОТО Г;
- **серебро** г.

Точное значение содержания драгоценных металлов (на 1 000 шт.) в микросхемах указывается в этикетке при поставке изделий потребителю.

Масса микросхемы – не более 1 г.

Подп. и						
Взам. инв. № Инв. № дубл.						
Взам. инв. №						
Подп. и дата						
Инв. № подл.						Умст КФДЛ.431295.072Д1 3
Ин	Изм.	Лист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1 3



Микроконтроллер содержит следующие функциональные элементы:

- 32-разрядное процессорное ядро;
- основную Flash память объемом 64 Кбайт;
- загрузочную Flash память емкостью 4 Кбайт;
- кэш команд и данных объемом 1 Кбайт каждый;
- ОЗУ объемом 16 Кбайт;
- сторожевой таймер;
- синтезатор частоты на основе PLL;
- четыре 32-битных таймера;
- многоканальный ШИМ генератор (три двухканальных модуля, включая три канала высокого разрешения);
 - четырехканальный 12-разрядный АЦП;
 - один порт последовательного интерфейса SPI;
 - два порта последовательного интерфейса UART;
 - один квадратурный декодер (QEP);
 - модуль CAN (протокол 2.0b) с двумя портами ввода-вывода;
- два 16-разрядных порта ввода-вывода вывода с раздельно программируемыми мультиплексированными выводами общего назначения.

Структура и описание микроконтроллера

Микроконтроллер предназначен для применения в промышленных и потребительских приложениях, таких как системы дистанционного мониторинга, контрольно-измерительные приборы, сетевые устройства, системы автоматизации производственных процессов, автомобильная электроника, авиационная электроника, системы управления электродвигателями.

нв. № подл. Подп. и дата Взам. инв. № Инв. № дубл. Подп. и дата

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1

5

Микроконтроллер структурно представляет собой мультистадийный RISC-процессор. Ядро поддерживает большой набор DSP-инструкций, а в совокупности с модулем операций с плавающей запятой существенно ускоряется обработка потоковых данных, что в свою очередь делает микроконтроллер весьма привлекательным для использования в системах управления и обработки информации. Микроконтроллер способен параллельно выполнять четыре операции сложения/вычитания с 8-разрядными операндами или две операции сложения/вычитания с 16-разрядными операндами. Также реализовано умножение за один цикл, при этом для 16-разрядных чисел возможно параллельное исполнение двух операций. Из особенностей следует упомянуть аппаратное умножение 32-разрядных чисел за один цикл, а также деление 32-разрядных чисел, занимающее от 2 до 12 циклов.

Подсистема памяти

Микроконтроллер имеет в своем составе флэш-память объемом 64 Кбайта. Присутствует блок предвыборки и кэш-память по 1 Кбайт на каждую из шин — данных (D-code) и инструкций (I-code). ОЗУ размером 16 Кбайт, поддерживается исполнение кода из него. Расположение блоков в адресном пространстве представлено в таблице 1.

Таблица 1 – Организация памяти микроконтроллера

Адресное пространство	Название блока	Описание
0000_0000h -	Основная флэш (I-Code)	Шина выборки инструкций
0001_FFFFh	Основная флэш (D-Code)	Шина данных, расположенных в коде программы
2000_0000h -	ОЗУ 16 Кбайт (S-Code)	ОЗУ
2000_3FFFh		
4000_0000h -	SFR	Регистры управления периферийными блоками
4FFF_FFFFh		
8000_0000h -	Внешняя память	Область обращения к внешней памяти
8FFF_FFFFh		
E000_0000h -	Системные регистры	Область системных регистров
FFFF_FFFFh		

Изм.	Лист	№ докум.	Подп.	Дата

Все устройства микроконтроллера соединены между собой через блок коммутации. Все устройства-мастеры в системе имеют доступ к ОЗУ, флэш-памяти и внешней памяти. Ядро через шины I-code и D-code может обращаться к флэшпамяти и одному из регионов ОЗУ и по System-шине к любой другой периферии, подключенной напрямую или через мосты. Контроллер прямого доступа к памяти (DMA) также имеет доступ к любой другой периферии, подключенной напрямую или через мосты. На рисунке 2 приведена схема соединения основных и периферийных блоков микроконтроллера внутри блока коммутации для микроконтроллера.




Рисунок 2 – Схема соединения блоков внутри блока коммутации

Система тактирования микроконтроллера

Подп. и дата

№ Инв. № дубл.

Взам. инв.

Подп. и дата

№ подл.

В контроллере предусмотрена развитая подсистема управления тактовыми сигналами. Источником тактирования для PLL может быть внутренний RC-генератор или внешний генератор. Далее путем настройки коэффициентов, на выходе PLL может быть получено желаемое значение частоты. Тактирование всех периферийных блоков, портов ввода-вывода может включаться отдельно. Для приемо-передающих интерфейсов есть возможность не только выборочно

DI	илодс	I LL MORCI	OBITE	ion y ac	ло желасмое значение частоты. Тактирова	пис
ВС	сех пе	ериферийных	блоков	, пор	гов ввода-вывода может включаться отдели	ьно.
Д.	ля пр	риемо-передан	ощих и	нтерф	ейсов есть возможность не только выборо	чно
						Пусат
						Лист
				_	КФДЛ.431295.072Д1	7
Изм.	Лист	№ докум.	Подп.	Дата		

№ Инв. № дубл.

Взам. инв.

Подп. и дата

Инв. № подл.

включать или отключать тактовый сигнал, но и выбирать источник тактирования. Среди вариантов выбора присутствуют внешние и внутренние источники тактирования, а также сигналы с выхода PLL. Частоту любого из сигналов можно дополнительно уменьшить индивидуальным для каждого блока делителем. Таким образом, обеспечивается гибкая настройка тактирования периферийных блоков в зависимости от требуемых частотных характеристик в широком диапазоне рабочих частот.

Другой отличительной особенностью системы тактирования является наличие системы слежения за тактовым сигналом, которая осуществляет контроль источников тактовых сигналов и позволяет обрабатывать исключительные ситуации, связанные с их пропаданием (срыв генерации PLL, ненадежный контакт с внешним резонатором и т. п.). Для этого один из источников выбирается в качестве опорного, и все остальные источники отслеживаются относительно него. Кроме слежения за каждым из источников тактового сигнала по отдельности, система отслеживания позволяет контролировать текущий системный тактовый сигнал. При переходе контроллера в аварийное состояние по тактированию будет осуществлен аварийный переход системной частоты на частоту, выбранную в качестве опорной и будет выработано соответствующее прерывание. В обработчике прерывания можно перейти на любой стабильный источник тактирования, для которого установлены соответствующие биты статусных регистров. Если аварийный источник возобновил тактирование, то можно снова перейти на него, но уже в ручном режиме, заново выбрав его.

Контроллер DMA

Контроллер DMA выполняет передачи 8-, 16- и 32-разрядных данных. Разрядность данных источника и приемника должны быть одинаковыми.

Контроллер DMA позволяет управлять инкрементом адреса при чтении данных из источника и при записи данных в приемник. Инкремент адреса зависит от разрядности передаваемых данных: минимальная величина инкремента адреса всегда соответствует разрядности передаваемых данных; максимальная величина —

Изм.	Лист	№ докум.	Подп.	Дата	
		, , ,		7 1	

Взам. инв. № Инв. № дубл.

Подп. и дата

одно слово. Контроллер DMA может быть настроен на работу с фиксированным адресом (например, для работы с FIFO).

Контроллер DMA имеет возможность обслуживать сигналы запроса на одиночный обмен и запроса на пакетный обмен.

Каждому каналу DMA соответствуют две структуры управляющих данных: первичная и альтернативная. В ОЗУ должна быть отведена область для хранения этих структур.

Основные свойства и отличительные особенности:

- 16 каналов DMA;
- каждый канал DMA имеет свои сигналы управления передачей данных и программируемый уровень приоритета;
- каждый уровень приоритета обрабатывается, исходя из уровня приоритета, определяемого номером канала DMA;
- поддержка различного типа передачи данных в пределах внутреннего ОЗУ: память – память, память – периферия, периферия – память;
 - поддержка различных типов циклов DMA;
 - поддержка передачи данных различной разрядности;
- каждому каналу DMA доступна первичная и альтернативная структура управляющих данных канала;
- все данные канала хранятся во внутреннем ОЗУ в структуре управляющих данных канала;
 - разрядность данных приемника равна разрядности данных передатчика;
- количество передач в одном цикле DMA может программироваться от 1 до 1024;
 - инкремент адреса передачи может быть больше, чем разрядность данных.

Изм.	Лист	№ докум.	Подп.	Дата	

Контроллер обеспечивает:

- программное задание уровня приоритета независимо для каждого прерывания в диапазоне от 0 до 7 (прерывание с уровнем 0 имеет наивысший приоритет);
 - генерирование сигнала прерывания по фронту и по уровню сигнала;
 - динамическое изменение приоритета прерываний;
- разделение по группам с одинаковым приоритетом и по подгруппам внутри одной группы;
- передача управления из одного обработчика в другой без восстановления контекста.

Процессор автоматически сохраняет в стеке свое состояние при входе в обработчик прерывания и восстанавливает свое состояние после завершения обработки прерывания, т. е. без необходимости программирования этих операций.

Обработчики прерываний можно динамически менять, но при этом обязательно следует располагать следующие элементы:

- начальное значение основного указателя стека;
- вектор сброса RESET;
- вектор NMI;
- вектор исключения HardFault.

Остальные прерывания не могут генерироваться, пока не будут разрешены.

Контроллер прерываний поддерживает прерывания, как по фронту, так и по уровню. Прерывание по фронту — импульсное прерывание, которое может иметь длительность большую или равную длительности такта системной частоты.

Прерывание по уровню возникает до тех пор, пока устройством удерживается заданный уровень сигнала. Если прерывание по уровню не было снято до завершения работы обработчика прерываний, то контроллер NVIC вновь начинает его обработку.

Подп. и д	Инв. № дубл.	Взам. инв. $N_{\underline{0}}$	Подп. и дата	Инв. № подл.

Для управления прерываниями используются пять групп регистров ISER, ICER, ISPR, ICPR и IABR.

Порты ввода-вывода

В состав микроконтроллера входят два 16-разрядных порта — порт А, порт В. Полученные данные сохраняются в регистре DATA порта. Данные для передачи записываются в регистр DATAOUT порта. Существует возможность модификации состояния регистра DATAOUT путем записи единиц в:

- регистр DATAOUTSET для установки соответствующих бит;
- регистр DATAOUTCLR для сброса бит.

На рисунке 3 приведена структурная схема нулевого вывода цифрового порта A микроконтроллера. Схемы всех выводов идентичны.

Схема состоит из двунаправленной площадки вывода, фильтра входных сигналов, мультиплексора выбора номера альтернативной функции, мультиплексора выбора режима работы (режим GPIO либо режим альтернативной функции).

Для каждого вывода задается режим работы, номер альтернативной функции, нагрузочная способность и быстродействие вывода, режим подтяжки, а также производится настройка порта на работу в режиме с открытым стоком/истоком. Входной сигнал может подаваться для дальнейшей обработки как напрямую (асинхронный вход), так и проходить обработку через фильтр.

Инв. № подл. Подп. и дата Взам. инв. № Инв. № дубл. Подп. и дата

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1




Рисунок 3 — Вывод цифрового порта микроконтроллера и управляющие регистры

№ дубл.

№ **Ин**в.

Взам. инв.

дата

Подп.

№ подл

После сброса все выводы неактивны и находятся в третьем состоянии. Перед тем как взаимодействовать с выводом как цифровым входом, выходом или альтернативной функцией необходимо разрешить цифровую работу вывода, записав единицы в соответствующие разряды регистра DENSET. Для сброса установленных бит следует записать единицы в регистр DENCLR. При использовании аналоговой входной функции необходимо запретить цифровую работу всех соответствующих выводов, мультиплексированных с каналами выбранного АЦП.

Выбор нагрузочной способности и быстродействия вывода определяется полями регистра DRIVEMODE, а режим подтяжки конфигурируется регистром PULLMODE.

110		permerpa Br	ti v Divic	, , ,	s pendin nogimum kondin jpripjeten pernet	POW
Pl	ULLM	IODE.				
						Лист
					КФДЛ.431295.072Д1	12
Изм.	Лист	№ докум.	Подп.	Дата	, , , , , , , , , , , , , , , , , , , ,	12

Взам. инв. № Инв. № дубл.

Подп. и дата

Инв. № подл.

Разрешение работы выходных каскадов определяется состоянием бит регистра OUTENSET (для сброса установленных бит следует записать единицы в регистр OUTENCLR), а их режим (пуш-пул, открытый сток/исток) состоянием полей в регистре OUTMODE. Режим работы входной цепи настраивается с помощью регистра INMODE.

Для микроконтроллера нет выбора номера альтернативной функции. Вывод может работать или в режиме порта или в режиме альтернативной функции.

Схема вывода позволяет также осуществлять гибкое управление прерываниями и задавать, по какому аппаратному событию генерировать прерывание (по какому фронту или уровню). При возникновении прерывания в регистре INTSTATUS устанавливается соответствующий флаг, и выставляется прерывание в контроллере прерываний NVIC. Прерывание может быть сгенерировано программно записью единицы в соответствующий бит регистра INTSTATUS.

Прерывание может быть сброшено программно записью единицы в соответствующий бит регистра INTCLEAR. Для разрешения прерывания вывода порта следует записать единицу в соответствующий выводу бит регистра INTENSET, а для запрета прерывания — единицу в бит регистра INTENCLR.

Для задания типа события (уровень или фронт), по которому генерируется прерывание, используется регистр INTTYPESET, для задания полярности (низкий/высокий уровень или положительный/отрицательный фронт) используется INTPOLSET, а для сброса настроек – INTTYPECLR и INTPOLCLR, соответственно.

Существует возможность организации прерывания по обоим фронтам – сначала необходимо задать тип прерывания – фронт (запись в INTTYPESET), а затем записать соответствующие единицы в INTEDGESET. В этом режиме состояние регистра полярности INTPOLSET игнорируется. Отключить режим генерации прерывания по обоим фронтам можно записью в INTEDGECLR, в таком случае для генерации в дальнейшем будет использована текущая настройка полярности (INTPOLSET).

Изм.	Лист	№ докум.	Подп.	Дата	

Таймеры

Счетчик таймера работает по системному тактовому сигналу. Кроме этого таймер может управляться внешним сигналом, а также синхронизироваться по внешнему сигналу. На рисунке 4 представлена функциональная схема таймера.




Рисунок 4 – Функциональная схема таймера

Управление таймером осуществляется посредством регистра CTRL. Начальное значение задается регистром VALUE. Для включения таймера нужно установить бит ON. Счетчик таймера декрементируется от значения, заданного регистром VALUE, до нуля на частоте тактового сигнала микроконтроллера. По достижении нуля счетчик таймера загружается значением, заданным регистром перезагрузки RELOAD, и если разрешено битом INTEN, генерируется прерывание. При возникновении прерывания устанавливается флаг INT в регистре INTSTATUS_INTCLEAR.

Если установлен бит EXTINPUT_EN, то счетчик таймера работает на частоте тактового сигнала микроконтроллера, только если сигнал на входе EXTIN имеет уровень логической единицы.

Инв. № подл. Подп. и дата

Подп. и дата

№ дубл.

№ Инв.

Взам. инв.

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1

14

Если одновременно установлены биты EXTINPUT EN и EXTINPUT CLK, то тактирование счетчика таймера происходит по положительному фронту внешнего сигнала, приходящего на вход EXTIN. При этом частота внешнего сигнала должна быть как минимум в два раза меньше частоты системного тактового сигнала.

Для каждого таймера имеется свой внешний вход синхронизации EXTIN. Для таймера 0 это Timer IN0, для таймеров 1 и 2 – Timer IN1 и Timer IN2, соответственно, которые являются альтернативными функциями различных выводов микроконтроллера.

Блоки захвата

В микроконтроллере реализованы три блока захвата. Блоки захвата используются для:

- вычисления скорости вращения вала ротора (с использованием датчиков Холла);
- вычисления промежутков времени между срабатыванием позиционных датчиков;
 - вычисления периода и скважности импульсов.

Возможности блока захвата:

- 32-разрядный таймер, с разрешающей способностью 10 нс (на 100 МГц);
- четыре 32-разрядных регистра захвата времени;
- выбор полярности фронта для обработки каждого из четырех последовательных событий;
 - источники прерываний по каждому из четырех событий;
 - однократный захват значений времени до четырех событий;
- режим цикличной работы по событиям, с переписыванием значений (кольцевой буфер);
 - режимы захвата абсолютного и относительного значений времени;
- альтернативный режим работы, если не задействована функция захвата времени – одноканальный выход ШИМ.

Изм.	Лист	№ докум.	Полп	Лата

Функциональная схема блока захвата представлена на рисунке 5.




Рисунок 5 – Функциональная схема блока захвата

Модуль квадратурных декодеров

В микроконтроллере реализовано два модуля квадратурных декодеров.

Квадратурный декодер преобразует цифровой сигнал с датчика положения вала, позволяя вычислять скорость, направление вращения, а также текущее положение вала.

В состав квадратурного декодера входят (см. рисунок 6):

- настраиваемый обработчик сигналов входов;
- квадратурный преобразователь;
- счетчик позиции/блок управления;
- модуль захвата времени;
- таймер временных отсчетов;
- сторожевой таймер

		Сторожевои	таимер.			
						Лист
					КФДЛ.431295.072Д1	16
Изм.	Лист	№ докум.	Подп.	Дата	, , , , , , , , , , , , , , , , , , , ,	10

Подп. и дата

№ Инв. № дубл. Взам. инв.

Подп. и дата

№ подл.




Рисунок 6 – Схема квадратурного декодера с мультиплексором входных/выходных сигналов

Блоки ШИМ

Архитектура блока ШИМ разработана по принципу минимальной нагрузки на процессор, что достигается автоматизацией формирования выходных импульсов с настраиваемыми пользователем параметрами. Так, после минимальных настроек этот блок способен работать самостоятельно как выделенный канал ШИМ с собственным таймером, формируя выходные сигналы PWM_A и PWM_B.

Микроконтроллер содержит три блока ШИМ высокого разрешения. Каждый блок ШИМ поддерживает следующую функциональность:

- 16-разрядный таймер;
- два вывода PWM_A и PWM_B, которые могут работать в режиме фронтовой и центрированной модуляции как полностью независимо, так и комплементарно с разделением генератором «мертвого времени»;
- выходы PWM_A и PWM_B могут управляться в зависимости от событий цифровых компараторов блока АЦП, а также от событий блока аналоговых компараторов, обеспечивая автоматический релейный режим поддержания заданной величины;
 - программное управление выходами ШИМ;

15 TH 421207 072 H1		Лист
КФДЛ.431295.072Д1		17
Изм. Лист № докум. Подп. Дата	V	17

- программное задание фазы счетчиков таймера для координации работы нескольких блоков ШИМ;
- аппаратный контроль фазы при координации работы нескольких блоков ШИМ;
- предотвращение наложения фронтов за счет генератора «мертвого времени» с независимой схемой задержки переднего и заднего фронтов выходного сигнала;
- сигнал аварии может переводить выводы PWM_A и PWM_B в высокое, низкое или третье (высокоимпедансное) состояние;
 - однократная и циклическая обработка сигналов аварии;
- все события могут инициировать прерывания, а также запускать работу секвенсоров блока АЦП;
- программируемый предделитель событий позволяет снизить нагрузку на процессор при обработке прерываний;
- ШИМ-сигнал может модулироваться высокочастотным сигналом при использовании драйверов ключей с импульсным трансформатором.

Приемопередатчики UART

В состав микроконтроллера входят два идентичных универсальных асинхронных приемопередатчика UART0, UART1.

В состав приемопередатчика входят два буфера типа FIFO. Буфер приемника имеет разрядность 12, буфер передатчика — разрядность 8. Каждый буфер может хранить до 32 байт данных, и каждый буфер может быть сконфигурирован (программно) как 32-байтный или как однобайтный.

Приемопередатчик обеспечивает:

- независимое маскирование прерываний от буфера передатчика, буфера приемника, по таймауту приемника, по изменению линий состояния модема, а также в случае обнаружения ошибки;
- возможность деления тактовой частоты в диапазоне от 1 до 65 535 (допускается использование нецелых коэффициентов деления, что позволяет использовать любой опорный генератор с частотой более 3,6864 МГц);

Изм.	Лист	№ докум.	Подп.	Дата

Приемопередатчик реализует:

- передачу данных длиной от 5 до 8 бит со скоростью до 921 600 бит/с;
- контроль четности (проверочный бит выставляется по четности, нечетности, имеет фиксированное значение либо не передается);
 - формирование одного или двух стоповых бит;
 - обнаружение ложных стартовых битов;
 - формирование и обнаружение сигнала разрыва линии.

Контроллер интерфейса SPI

Контроллер интерфейса SPI реализует интерфейс последовательной синхронной связи в режиме ведущего (мастера) и ведомого устройства и обеспечивает обмен данными с подключенным ведомым или ведущим периферийным устройством в соответствии с одним из трех протоколов фирм Motorola, National Semiconductor, Texas Instruments.

Последовательный синхронный интерфейс SPI фирмы Motorola обеспечивает полнодуплексный обмен данными по четырехпроводной линии и программное задание фазы и полярности тактового сигнала.

Интерфейс Microwire фирмы National Semiconductor обеспечивает полудуплексный обмен данными с использованием 8-битных управляющих последовательностей.

Интерфейс SSI фирмы Texas Instruments обеспечивает полнодуплексный обмен данными по четырехпроводной линии и возможность перевода линии передачи данных в третье (высокоимпедансное) состояние.

Выбор интерфейса осуществляется посредством поля FRF регистра SPI_CR0.

В режиме мастера и в режиме ведомого устройства контроллер SPI обеспечивает:

передачу данных, размещенных в буфере передатчика (восемь 16-разрядных ячеек);

Подп. и дата № Инв. № дубл. Взам. инв. Подп. и дата № подл.

Изм. Лист № докум. Дата Подп.

КФДЛ.431295.072Д1

Контроллер формирует сигналы прерываний по следующим событиям:

- необходимость обслуживания буферов приемника и/или передатчика;
- переполнение буфера приемника;
- наличие данных в буфере приемника по истечении времени таймаута.

Основные характеристики:

- программное управление скоростью обмена;
- программируемая длительность информационного кадра от 4 до 16 бит;
- независимое маскирование прерываний от буферов передатчика и приемника:
 - поддержка прямого доступа к памяти (DMA).

Контроллер интерфейса І2С

Модуль контроллера I2C обеспечивает полную поддержку двухпроводного последовательного синхронного интерфейса I2C/SMBus. Результат такой совместимости — легкое соединение со многими запоминающими устройствами и устройствами ввода-вывода, включая EEPROM, SRAM, счетчики, АЦП, ЦАП, периферийные устройства.

Функциональные возможности модуля:

- совместимость с протоколами SMBus 1.1 и SMBus 2.0, ACCESS.Bus, I2C 2.1;
- поддержка скоростного/стандартного (FS) и высокоскоростного (HS) режимов;
 - программирование действий мастера/ведомого;
- возможность подключения к шине нескольких ведущих устройств, т. е. поддержка режима мультимастер (MM);
 - один программно задаваемый адрес;
 - 7- или 10-битная адресация ведомого;
 - поддержка адреса общего вызова.

Инв. № подл. Подп. и дата Взам. инв. № Инв. № дубл.

Подп. и дата

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1

20

Особые возможности SMBus:

- отслеживание времени простоя линии SCL;
- наличие функции отслеживания ошибок в пакетах данных (PEC) с использованием метода расчета контрольной суммы (CRC);
 - поддержка адреса отклика мастера;
 - поддержка полинга и контроля прерываний.

Протокол CAN

Последовательный интерфейс CAN (Controller Area Network) — интерфейс связи, эффективно поддерживающий распределенное управление в масштабе реального времени с высокой помехозащищенностью. Протокол связи определен в спецификации CAN 2.0b.

Протокол CAN оптимизирован для систем, в которых должно передаваться относительно небольшое количество информации (по сравнению с Ethernet или USB) к любому или всем узлам сети. Множественный доступ с опросом состояния шины позволяет каждому узлу получить доступ к шине с учетом приоритетов. Неадресная структура сообщений позволяет организовать многоабонентскую доставку данных с сокращением трафика шины. Быстрая устойчивая передача информации с системой контроля ошибок позволяет отключать неисправные узлы от шины, что гарантирует доставку критических по времени сообщений.

Область применения протокола CAN: от высокоскоростных сетей связи до электропроводов в автомобиле. Высокая скорость передачи данных (до 1 Мбит/с), хорошая помехозащищенность протокола, защита от неисправности узлов — делают шину CAN подходящей для индустриальных приложений управления типа Device Net.

САN имеет асинхронную последовательную структуру шины с одним логическим сегментом сети. САN сеть может состоять из двух или более узлов с возможностью подключения/отключения узлов от шины без перенастройки других устройств.

Инв. № подл. Подп. и дата Взам. инв. № Инв. № дубл.

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1

В состав контроллера CAN входят два идентичных независимых узла CAN0 и CAN1, ОЗУ для хранения сообщений, которое является общим для узлов, и система управления. Контроллер CAN имеет следующие функциональные особенности:

- соответствие ISO 11898;
- функционирование согласно спецификации CAN 2.0b (активная версия);
- отдельные управляющие регистры для каждого из двух узлов;
- программируемая скорость передачи информации до 1 Мбит/с;
- гибкий и полный контроль передачи сообщений и обработки ошибок.


Контроллер CAN реализует 16 линий прерываний и 256 объектов сообщений для хранения сообщений и их параметров в ОЗУ. Каждый объект сообщения может быть привязан к любому из узлов, сконфигурирован для передачи или приема как стандартных, так и расширенных сообщений и удаленных запросов. Каждый объект имеет индивидуальную маску для фильтрации принимаемых сообщений. Объекты сообщений могут объединяться в классы, с разными уровнями приоритета, могут объединяться для построения структур FIFO произвольных размеров (до 256 объектов в одной структуре). Кроме того, реализована возможность попарного соединения объектов для формирования шлюзов для автоматической передачи сообщений между узлами. Параллельно с вышеуказанными свойствами объекты сообщений могут организовываться в списки с постоянно доступной реорганизацией (совместимость с TwinCan-устройствами, которые не имеют списков).

Структура контроллера CAN приведена на рисунке 7.

Взам. инв. № Инв. № дубл.

Подп. и дата

Изм.	Лист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1	<u>Лист</u> 22	






Рисунок 7 – Структура контроллера CAN

Блок АЦП объединяет один модуль АЦП последовательного приближения (архитектура SAR), схему управления, ОЗУ результатов измерений и схему

- четырехканальный модуль АЦП разрядностью 12 бит и скоростью измерения по одному каналу до 1М измерений в секунду при рабочей частоте
- два секвенсора, каждый из которых позволяет независимо произвести запуск измерений по всем четырем каналам АЦП и по окончании выставить преры-
- четыре независимых цифровых компаратора, отслеживающих и сравнивающих измерения с пороговыми значениями для формирования прерываний и сигналов управления другими блоками микроконтроллера;
 - два буфера результатов измерений (каждый организован по типу FIFO);
 - блок управления прерываниями.

Подп.

Дата

Подп. и дата

№ подл.

Инв.

Изм. Лист

№ докум.

	Лист	
КФДЛ.431295.072Д1	23	



Структурная схема блока АЦП показана на рисунке 8.




Рисунок 8 – Структурная схема блока АЦП

Блок АЦП имеет четыре входных канала.

Настройка тактирования и сброса блока АЦП и его модулей осуществляется посредством регистра ADCCFG блока управления тактовыми сигналами (RCU).

Для правильной работы необходимо обеспечить тактирование модулей АЦП частотой внутреннего сигнала ACLK от 300 кГц до 32 МГц.

Сторожевой таймер

Сторожевой таймер позволяет сбросить систему в случае отказа программного обеспечения. Пользователь может включать или выключать таймер по собственному усмотрению.

Сторожевой таймер представляет собой 32-битный обратный счетчик, который загружается значением из регистра LOAD.

Из	м. Лист	№ докум.	Подп.	Дата

КФДЛ.431295.072Д1

24

Внешние воздействующие факторы

амплитуда ускорения, м/с² (g)	диапазон частот, Гц	$1 - 2\ 000$
пиковое ударное ускорение, м/с² (g)		
длительность действия ударного ускорения, мс	Механический удар одиночного действия:	
Механический удар многократного действия: 1 500 (150) пиковое ударное ускорение, м/с² (g)	пиковое ударное ускорение, м/c ² (g)	1 500 (150)
пиковое ударное ускорение, м/с² (g)	длительность действия ударного ускорения, мс	0,1-2,0
длительность действия ударного ускорения, мс	Механический удар многократного действия:	
Атмосферное пониженное давление, Па (мм рт. ст.)	пиковое ударное ускорение, м/ c^2 (g)	1 500 (150)
Атмосферное повышенное рабочее давление, Па (кгс/см²)	длительность действия ударного ускорения, мс	1 – 5
Повышенная температура среды, °C: рабочая 85 предельная 85 Пониженная температура среды, °C: рабочая минус 45 предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °C. до плюс 85 Повышенная относительная влажность при 35 °C, %. 98 Соляной туман	Атмосферное пониженное давление, Па (мм рт. ст.)	26 664 (200)
рабочая 85 предельная 85 Пониженная температура среды, °C: рабочая минус 45 предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °C до плюс 85 Повышенная относительная влажность при 35 °C, % 98 Соляной туман	Атмосферное повышенное рабочее давление, Па (кгс/см ²)	294 199 (3)
предельная 85 Пониженная температура среды, °C: рабочая минус 45 предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °C. до плюс 85 Повышенная относительная влажность при 35 °C, %. 98 Соляной туман	Повышенная температура среды, °С:	
Пониженная температура среды, °C: рабочая минус 45 предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °C. до плюс 85 Повышенная относительная влажность при 35 °C, %. 98 Соляной туман	рабочая	85
рабочая минус 45 предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °С	предельная	85
предельная минус 60 Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °С. до плюс 85 Повышенная относительная влажность при 35 °С, %. 98 Соляной туман	Пониженная температура среды, °С:	
Смена температур от пониженной предельной от минус 60 до повышенной предельной температуры, °С	рабочая	минус 45
до повышенной предельной температуры, °С	предельная	минус 60
Повышенная относительная влажность при 35 °C, %	Смена температур от пониженной предельной	от минус 60
Соляной туман	цо повышенной предельной температуры, °С	до плюс 85
	Повышенная относительная влажность при 35 °C, %	98
Плесневые грибы	Соляной туман	
	Плесневые грибы	

Инв. № подл.

Изм. Лист

№ докум.

Дата

Подп.

Подп. и дата

Подп. и дата

Взам. инв. № Инв. № дубл.

КФДЛ.431295.072Д1

25

Основные технические данные

Напряжение питания микросхем $U_{CC1} = (3,0-3,6)$ B, $U_{CC2} = (3,0-3,6)$ B.

Основные значения электрических параметров микросхем при приемке и поставке приведены в таблице 2.

Основные значения предельно допустимых и предельных электрических режимов эксплуатации микросхем в диапазоне рабочих температур среды представлены в таблице 3.

Таблица 2 – Электрические параметры микросхем при приемке и поставке

Наименование параметра,	Буквенное обозначе-	Норг парам		Темпе- ратура
единица измерения, режим измерения	ние пара- метра	не менее	не более	среды, °С
1	2	3	4	5
$1 \ B$ ыходное напряжение низкого уровня по выводам A0 – A15, B0 – B15, B, U _{CC1} = 3,0 B, I _{OL} = 6 мA	U_{OL}	_	0,4	
2 Выходное напряжение высокого уровня по выводам A0 – A15, B0 – B15, B, U _{CC1} = 3,0 B, I _{OH} = –6 мA	U _{OH}	2,1	_	
3 Ток утечки низкого уровня по входам $A0-A15$, $B0-B15$ с отключенными «pull-up» и «pull-down», мк A , $U_{CC1}=3,6$ B, $U_{IL}=0$ B	I_{ILL}	-10	_	
4 Ток утечки высокого уровня по входам $A0-A15$, $B0-B15$ с отключенными «pull-up» и «pull-down», мк A , $U_{CC1}=3,6$ $B,$ $U_{IH}=U_{CC1}$	$I_{\Pi L H}$	_	10	
5 Входной ток низкого уровня по выводам «pull-up» $A0-A15,B0-B15,NMI\#,RESET\#,MKA,U_{CC1}=3,6B,U_{IL}=0B$	$I_{\mathrm{IL}1}$	-200	_	-45 ± 3 25 ± 10
6 Входной ток высокого уровня по выводам «pull-up» NMI#, RESET#, мкA, $U_{CC1} = 3,6 \; B, \; U_{IH} = U_{CC1}$	I_{IH1}	_	10	85 ± 3
7 Входной ток низкого уровня по выводу «pull-down» SERVEN, мкА, $U_{CC1}=3,6~B,~U_{IL}=0~B$	I_{IL2}	-10	_	
8 Входной ток высокого уровня по выводам «pull-down» $A0-A15,B0-B15,SERVEN,$ мк $A,$ $U_{CC1}=3,6B,U_{IH}=U_{CC1}$	I_{IH2}	-	200	
9 Входной ток низкого уровня по выводу XI_OSC, мкA, $U_{CC1} = 3,6$ B, $U_{IL} = 0$ B	I _{IL3}	-40	_	
10 Входной ток высокого уровня по выводу XI_OSC, мкА, $U_{\rm CC1}$ = 3,6 B, $U_{\rm IH}$ = $U_{\rm CC1}$	I _{IH3}		40	

		Occi -	- 3,0 D, O _{IL} – 0 L	,
подп	1		ной ток высокої = 3,6 B, U _{IH} = U _C	
		OCCI	5,0 B, CIII CC	CI
инь. ж подл.				
ипп	Изм.	Лист	№ докум.	Подп.
				•

Взам. инв. № Инв. № дубл.

КФДЛ.431295.072Д1

26

Окончание таблицы 2

1	2	3	4	5
11 Динамический ток потребления по выводам #VCC1	I _{OCC1}			
в активном режиме, мА,		_	150	
$U_{CC1} = 3,6 B, U_{CC2} = 3,6 B, f_{CI} = 100 MГц$				
12 Интегральная нелинейность АЦП, МР,	E_L	-3	3	-45 ± 3
$U_{CC1} = 3.6 \text{ B}, U_{CC2} = 3.6 \text{ B}$				-43 ± 3 25 ± 10
13 Дифференциальная нелинейность АЦП, МР,	E_{LD}	-2	2	25 ± 10 85 ± 3
$U_{CC1} = 3.6 \text{ B}, U_{CC2} = 3.6 \text{ B}$				05 ± 5
14 Функциональный контроль	ΦК	_	_	
$U_{CC1} = (3.0; 3.6) B, U_{CC2} = (3.0; 3.6) B,$				
$f_{CI} = (1; 100) M\Gamma_{II}$				

Примечания

Взам. инв. № Инв. № дубл.

- 1 Параметры I_{ILL} , I_{ILH} , I_{IH1} , I_{IL2} при температуре минус 45 °C не измеряются, а гарантируются нормами при температуре (25 ± 10) °C.

 2 При функциональном контроле АЦП значения напряжений питания изменяются син-
- хронно.

Таблица 3 – Значения предельно допустимых и предельных электрических режимов эксплуатации микросхем в диапазоне рабочих температур среды

Наименование параметра	Буквенное обозначе-	_	ельно ный режим	Предельн	ый режим
режима, единица измерения	ние пара- метра	не менее	не более	не менее	не более
1 Напряжение питания цифровой	U _{CC1}				
части микросхемы, В1)		3,0	3,6	_	5,2
2 Напряжение питания аналоговой	U_{CC2}				
части микросхемы, В1)		3,0	3,6	_	5,2
3 Входное напряжение низкого	U_{IL}				
уровня, $B^{1)}$		-0,5	0,8	-0,6	_
4 Входное напряжение высокого	U_{IH}				
уровня, $B^{1)}$		2,1	U_{CC1}	_	$U_{CC1}+0,6$
5 Входное напряжение высокого	$U_{ m IHC}$				
уровня по выводу XI_OSC, В ¹⁾		2,1	U _{CC1}	_	U _{CC1} +0,6
6 Выходной ток низкого уровня, мА ¹⁾	I_{OL}	_	6	_	10
7 Выходной ток высокого уровня, м A^{1}	I_{OH}	-6	_	-10	_
8 Системная частота следования им-	f_{CI}				
пульсов тактового сигнала процессор-					
ного ядра, МГц		1	100	_	_
9 Частота следо-при работе с внешним	f_{C}		4.0		
вания импульсов тактовым генератором		1	40	_	_
тактового сиг-					
нала по выводу при работе с кварце-		8	24	_	_
XI_OSC, МГц вым резонатором					
10 Емкость нагрузки, пФ	$C_{\rm L}$	_	40	_	_
1) Время работы в одном из предели	ьных режим	ов должно	быть не бол	iee 5 c.	

						Лист
					КФДЛ.431295.072Д1	27
Из	и. Лист	№ докум.	Подп.	Дата	, ,	21

Надежность

Гамма-процентная наработка до отказа T_{γ} при $\gamma = 99$ % в режимах и условиях эксплуатации, допускаемых АДКБ.431290.407ТУ, при температуре среды не более 65 °C должна быть не менее 50 000 ч и не менее 60 000 ч в облегченных режимах и условиях: $U_{CC1} = 3.0$ В, $U_{CC2} = 3.0$ В, температура окружающей среды – не более (65 ± 5) °C, ток нагрузки (по каждому выходу) – не более 30 % от значения предельно допустимого режима.

Гамма-процентный срок сохраняемости – 8 лет.

Подп. и дата							
Взам. инв. № Инв. № дубл.							
Взам. инв. №							
Подп. и дата							
Инв. № подл.	Изм.	Лист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1	<u>Лист</u> 28

Указания по применению и эксплуатации

1 Микросхемы должны использоваться в соответствии с указаниями по применению и эксплуатации микросхем по ОСТ В 11 0998-99 с дополнениями и уточнениями, приведенными в настоящем разделе.

2 Эксплуатация микросхем производится в соответствии с техническим описанием КФДЛ.431295.072TO.

Подп. и дата								
Взам. инв. № Инв. № дубл.								
Взам. инв. №								
Подп. и дата								
подп.					 	1 1		Пист
Инв. № подл.	 - -	Изм.	Лист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1	<u>Лист</u> 29

Типовые характеристики

Зависимости основных электрических параметров микросхем от режимов и условий эксплуатации приведены на рисунках 9 – 17.




Рисунок 9 — Зависимость выходного напряжения низкого уровня от напряжения питания цифровой части при $I_{OL}=6,0$ мA, $U_{CC2}=3,0$ В

Под							
з. № дубл.							
Инв							
Взам. инв. № Инв. № дубл.							
Подп. и дата							
10ДЛ.							_
Инв. № подл.	Иэм	Лист	Мо номуу	Полт	Дата	КФДЛ.431295.072Д1	<u>Лист</u> 30
1	r13M.	лист	№ докум.	. Подп.	[Дата [





Рисунок 10-3ависимость выходного напряжения низкого уровня от выходного тока низкого уровня при $U_{CC1}=U_{CC2}=3.0~B$



Взам. инв. № Инв. № дубл.

Подп. и дата

					выходного напряжения высокого уровня овой части при $I_{OH} = -6.0$ мА, $U_{CC2} = 3.0$ В		
Изм. Ј	Пист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1	Лист 31	





Рисунок 12 — Зависимость выходного напряжения высокого уровня от выходного тока высокого уровня при $U_{CC1}=U_{CC2}=3.0~B$



Взам. инв. № Инв. № дубл.

Подп. и дата

	•		входного тока от входного напряжения $U_{CC1} = U_{CC2} = 3,6 \; B$		
Изм. Лист	№ докум.	Подп. Дата	КФДЛ.431295.072Д1	<u>Лист</u> 32	





Рисунок 14 — Зависимость входного тока от входного напряжения по выводам «pull-down» при $U_{CC1}=U_{CC2}$ = 3,6 B



Взам. инв. № Инв. № дубл.

Подп. и дата

		Рисунок 15 -	- Зависи	мость	входного тока от входного напряжения		
		П	о вывод	y XI_	OSC при $U_{CC1} = U_{CC2} = 3,6 \text{ B}$		
						Лист	
Изм.	Лист	№ докум.	Подп.	Дата	КФДЛ.431295.072Д1	33	
		J	2,71	, ,			ı




Рисунок 16 – Зависимость динамического тока потребления по выводам #VCC1 в активном режиме от напряжения питания цифровой части

при
$$U_{CC1} = U_{CC2} = 3,6$$
 B, $f_{CI} = 100$ М Γ ц

Взам. инв. № Инв. № дубл.

Подп. и дата




Рисунок 17 — Зависимость динамического тока потребления по выводам #VCC1 в активном режиме от частоты следования импульсов тактового сигнала $\text{при } U_{CC1} = U_{CC2} = 3,6 \text{ B}$

						_
						Лист
					КФДЛ.431295.072Д1	31
Изм.	Лист	№ докум.	Подп.	Дата		34

Лист регистрации изменений

	Но	мера лист	ов (стран	иц)	Всего			
Изм.	изме- ненных	заме- ненных	новых	анну- лиро- ванных	листов (страниц) в доку- менте	Номер документа	Подпись	Дата
-	-	-	все	-	35	КФДЛ.10549		02.08.21
1	-	3, 4	-	-	-	КФДЛ.11501		09.09.24
	1	<u> </u>			<u> </u>		<u>l</u>	

Инв. № подл.

Подп. и дата

Взам. инв. № Инв. № дубл.

Изм. Лист № докум. Подп. Дата

КФДЛ.431295.072Д1