МИКРОСХЕМА ИНТЕГРАЛЬНАЯ 1867ВМ8Т

Руководство пользователя $N\!\!\!_{2}2$

ОПИСАНИЕ ИНСТРУКЦИЙ

Содержание

Введение. Набор инструкций процессора цифровой обработки сигналов 1867ВМ8Т	3
1 Символы и аббревиатуры набора инструкций, пример описания инструкции	4
1.1 Набор инструкций: символы и аббревиатуры	4
1.2 Пример описания инструкции	8
2 Краткое описание набора инструкций	10
2.1 Арифметические операции	10
2.2 Логические операции	15
2.3 Операции управления выполнением программы	17
2.4 Операции загрузки и сохранения	20
2.5 Повтор однократной инструкции	24
3 Классы инструкций и количество циклов их выполнения	26
4 Подробное описание набора инструкций	68
Приложение А (обязательное) Коды условий	249
Приложение Б (обязательное) Регистры состояния и управления процессором	251
Лист регистрации изменений	252

Введение. Набор инструкций процессора цифровой обработки сигналов 1867ВМ8Т

Настоящий документ является продолжением руководства КФДЛ.431299.026 микросхемы 1867ВМ8Т и подробно описывает систему команд этого процессора. Благодаря глубокой конвейеризации и разветвленной системе команд процессор 1867ВМ8Т одинаково хорошо поддерживает численно емкие операции обработки сигналов и приложения общего назначения, такие как многопроцессорная обработка и высокоскоростное управление.

Необходимо отметить, что под термином «мнемоника» в настоящем документе подразумевается символьное обозначение инструкции, поступающей на вход транслятора (ассемблера). Для многих мнемоник существует несколько вариантов синтаксиса, отличающихся наличием и количеством различных операндов, различными вариантами их расположения и/или сдвига; вариантами размещения и/или сдвига полученного результата и т.д. Поэтому после ассемблирования одной и той же мнемоники с разными синтаксисами программа-транслятор выдает разные двоичные коды операций процессора (opcode), которые представляют собой, по сути, самостоятельные инструкции. Несмотря на возможность создания программного кода с использованием высокоуровневых языков, для оптимизации объема задействованной пограммной памяти и обеспечения вычислений в масштабе реального времени, разработчики широко применяют ассемблер, как минимум, для написания наиболее часто повторяемых и/или наиболее критичных по времени сегментов программы. Зачастую, один и тот же результат может быть получен с использованием разных инструкций и их сочетаний. Настоящий документ содержит всю необходимую информацию для создания оптимального исходного ассемблерного кода. В нем подробно изложены все особенности выполнения каждой инструкции, включая количество циклов, требуемых для ее выполнения в конвейере с учетом различных комбинаций хранения программного кода и операндов.

Настоящий документ состоит из четырех основных разделов, структурированных следующим образом:

- Раздел 1 содержит описание символов и аббревиатур набора инструкций и пример описания инструкции.
- Раздел 2 включает краткое описание инструкций, классифицированное по их функциональному назначению.
- Раздел 3 описывает классы инструкций и количество циклов их выполнения для различных комбинаций хранения программы кода и операндов.
 - Раздел 4 посвящен детальному описанию каждой инструкции.

В качестве приложений в конце документа приведены коды условий, их возможные комбинации, применяемые в условных инструкциях, а также формат регистров состояния процессора.

1 Символы и аббревиатуры набора инструкций, пример описания инструкции

1.1 Набор инструкций: символы и аббревиатуры

В таблицах с 1 по 4 приводятся символы и аббревиатуры, используемые в разделе 2 «Краткое описание инструкций» и в разделе 4 при индивидуальном описании инструкций.

Таблица 1 – Символы и аббревиатуры набора инструкций

Таолица 1	 Символы и аббревиатуры набора инструкций
Символ	Описание
A	Аккумулятор А
ALU	Арифметико-логическое устройство
AR	Вспомогательный регистр общего назначения (РОН)
ARx	Вспомогательный регистр с определенным номером $(0 \le x \le 7)$
ARP	Поле в ST0, указывающее на вспомогательный регистр на странице – это 3-разрядное
	поле, которое указывает на выбранный (текущий) вспомогательный регистр (AR)
ASM	5-разрядное поле в ST1, определяющее режим сдвига в аккумуляторе (-16 ≤ASM ≤15)
В	Аккумулятор В
BRAF	Флаг активизации повтора блока в ST1
BRC	Счетчик повтора блока
BITC	4-разрядное значение, которое определяет, какой бит (номер бита) в указанной ячейке
	памяти данных будет проверен инструкцией тестирования битов ($0 \le BITC \le 15$)
C16	Бит в ST1, определяющий режим арифметических операций:
	две 16-разрядых операции/операция с двойной точностью
C	Бит переноса в ST0
CC	2-разрядный код условия $(0 \le CC \le 3)$
CMPT	Бит режима совместимости в ST1
CPL	Бит режима компиляции в ST1
cond	Операнд, представляющий собой условие, тестируемое в условных инструкциях
[D]	Опция задержки (выполнения инструкции)
DAB	Адресная шина D
DAR	Регистр адреса DAB
dmad	16-разрядный непосредственный адрес памяти данных $(0 \le \text{dmad} \le 65535)$
Dmem	Операнд памяти данных
DP	9-разрядное поле в ST0, указывающее на страницу памяти данных $(0 \le DP \le 511)$
dst	Аккумулятор, в который будет записан результат операции – приемник А или В
dst_	Аккумулятор, противоположный (альтернативный) приемному:
	если $dst = A$, то $dst_{} = B$;
	если $dst = B$, то $dst_{-} = A$
EAB	Адресная шина Е
EAR	Регистр адреса ЕАВ
FRCT	Бит в ST1 – указатель дробного режима
hi(A)	Старшая часть (старшее слово) аккумулятора А (биты 31-16)
HM	Бит HOLD-режима {фиксации или захвата} (в ST1)
IFR	Регистр флага прерывания
INTM	Бит в ST1, указывающий на режим прерывания
K	Короткое непосредственное значение длиной менее 9 разрядов
k3	3-разрядное непосредственное значение $(0 \le k3 \le 7)$
k5	5-разрядное непосредственное значение ($-16 \le k5 \le 15$)
k9	3-разрядное непосредственное значение ($0 \le k9 \le 511$)
lk	16-разрядное длинное непосредственное значение
Lmem	32-разрядный единый операнд памяти данных, использующий длиннословную
·	адресацию
mmr, MMR	Регистр, отображаемый в память
MMRx,	Регистр, картированный в памяти, AR0-AR7 или SP
MMRy	***
n	Количество слов после инструкции XC; n = 1 или 2

Окончание таблицы 1

Символ	Описание
N	Номер статусного регистра, модифицируемого инструкциями RSBX, SSBX:
	N = 0 – регистр состояния ST0;
	N = 1 – регистр состояния ST1
OVA	Флаг переполнения для аккумулятора A (в ST0)
OVB	Флаг переполнения для аккумулятора В (в ST0)
OVdst	Флаг переполнения приемного аккумулятора А или В
OVdst_	Флаг переполнения аккумулятора, противоположного приемному А или В
OVsrc	Флаг переполнения аккумулятор – источник А или В
OVM	Бит режима обработки переполнения (в ST1)
PA	16-разрядный непосредственный адрес порта ($0 \le PA \le 65535$)
PAR	Регистр программного адреса
PC	Счетчик команд
pmad	16-разрядный непосредственный адрес памяти программ ($0 \le pmad \le 65535$)
Pmem	Операнд в программной памяти
PMST	Регистр состояния режимов процессора
prog	Операнд в программной памяти
[R]	Опция округления
RC	Счетчик повторов
REA	Регистр конечного адреса повторяемого блока
rnd	Округление
RSA	Регистр стартового адреса повторяемого блока
RTN	Регистр быстрого возврата, используемый в инструкции RETF[D]
SBIT	4-разрядное значение, указывающее номер бита в регистре состояния, который будет
	модифицирован инструкциями RSBX, SSBX (0 ≤ SBIT ≤ 15)
SHFT	4-разрядное значение сдвига ($0 \le SHFT \le 15$)
SHIFT	5-разрядное значение сдвига ($-16 \le SHIFT \le 15$)
Sind	Одинарный операнд памяти данных, использующий косвенную адресацию
Smem	16-разрядный одинарный операнд памяти данных
SP	Указатель стека
src	Аккумулятор-источник А или В
ST0, ST1	Регистры состояния 0 и 1
SXM	Бит режима знакового расширения (ST1)
T	Регистр временного хранения
TC	Тестовый флаг в ST0
TOS	Вершина стека
TRN	Регистр перемещений
TS	Значение сдвига, определяемое битами 5-0 T-регистра ($-16 \le TS \le 15$)
uns	Беззнаковый
XF	Бит состояния внешнего флага в ST1
Xmem	16-разрядный операнд памяти данных, используемый в инструкциях
	с двойными операндами и некоторых инструкциях с одинарными операндами
Ymem	16-разрядный операнд памяти данных, используемый в инструкциях
	с двойными операндами
SP	Значение указателя стека уменьшается на 1 (декремент на 1)
+ + SP	Значение указателя стека увеличивается на 1 (инкремент на 1)
+ + PC	Значение счетчика команд увеличивается на 1 (инкремент на 1)

Таблица 2 – Символы и аббревиатуры кода операций

· · · · · · · · · · · · · · · · · · ·	волы и аооревиатуры кода операции
Символ	Описание
A	Разряд адреса памяти данных
ARX	3-разрядная величина, определяющая вспомогательный регистр
BITC	4-разрядный код бита
CC	2-разрядный код условия
CCCC CCCC	8-разрядный код условия
COND	4- разрядный код условия
D	Разряд выбора аккумулятора-приемника
	D = 0 - aккумулятор A
	$D = 1 - a \kappa k y M y л \pi t o p B$
I	Разряд режима адресации
	I = 0 – режим прямой адресации
	I = 1 – режим косвенной адресации
K	Короткий непосредственный операнд меньше 9 разрядов
MMRX	4-разрядное значение, указывающее на один из девяти картированных в памяти
	регистров ($0 \le MMRX \le 8$)
MMRY	4-разрядное значение, указывающее на один из девяти картированных в памяти
	регистров $(0 \le MMRY \le 8)$
N	Одиночный бит
NN	2-разрядное значение, определяющее тип прерывания
R	Разряд опции округления (rnd)
	R = 0 – инструкция выполняется без округления
	R = 1 - результат округляется
S	Разряд выбора аккумулятора-источника
	S = 0 — аккумулятор A
	S = 1 - аккумулятор B
SBIT	4-разрядный номер бита статусного регистра
SHFT	4-разрядное значение сдвига $(0 \le SHFT \le 15)$
SHIFT	5-разрядное значение сдвига ($-16 \le SHIFT \le 15$)
X	Разряд памяти данных
Y	Разряд памяти данных
Z	Разрзяд активизации задержанных инструкций
	Z = 0 — инструкция выполняется без задержки
	Z = 1 – инструкция выполняется с задержкой

Таблица 3 – Синтаксис набора инструкций (условные символы и форматы)

Символ	Описание
Жирные	Обязательная и неизменяемая часть синтаксиса инструкций выделяется жирным шрифтом.
символы	Пример: В синтаксисе ADD <i>Xmem</i> , <i>Ymem</i> , <i>dst</i> можно использовать различные значения
	для <i>Хтет</i> и <i>Утет</i> , но слово ADD является неизменяемым и вводится, как приведено
Наклонные	Переменные в синтаксисе инструкций выделяются наклонным шрифтом.
символы	Пример: В синтаксисе ADD <i>Xmem</i> , <i>Ymem</i> , <i>dst</i> можно использовать различные значения
	для Хтет и Үтет
[x]	Операнд в квадратных скобках является опционным (необязательным).
. ,	Пример: В синтаксисе ADD Smem [, SHIFT], src [, dst] необходимо обязательно указать
	значения Smem и src, а SHIFT и dst указываются в случае необходимости. Если не
	указывать SHIFT и dst в мнемоническом синтаксисе, компилятор сформирует двоичный
	код инструкции таким образом, что сложение будет выполнено без сдвига, а результат
	запишется в то место, откуда брались исходные данные (по умолчанию $dst = src$)
#	Префикс константы, используемой для непосредственной адресации. Применяется с
	короткими и длинными непосредственными операндами в инструкциях, допускающих
	различные режимы адресации, чтобы избежать неопределенности и указать на
	непосредственный операнд.
	Hanpuмер: RPT #15 – короткая непосредственная адресация; следующая инструкция
	будет выполнена 16 раз.
	RPT 15 - прямая адресация; количество повторов следующей инструкции определяется
	значением ячейки памяти с адресом 15 на соответствующей странице (в зависимости от DP).
	Допускается применение в инструкциях, использующих только непосредственные
	операнды. <i>Например</i> : RPTZ A,#15 эквивалентно RPTZ A, 15
(abc)	Содержимое регистра или ячейки аbc.
	Пример: (src) означает содержимое аккумулятора-источника
$x \rightarrow y$	Значение х присваивается регистру или ячейке у.
	Π ример: (Smem) \rightarrow dst означает, что содержимое указанной ячейки памяти загружается в
	аккумулятор-приемник
r(n-m)	Разряды от n до m регистра или ячейки r.
	Пример: src(15-0) разряды с 15-го по 0-вой аккумулятора—источника
<< nn	Сдвиг на nn разрядов влево (отрицательный или положительный)
ĬĬ	Параллельная инструкция
<u> </u>	Вращение влево
//	Вращение вправо
~X	Логическая инверсия от х
X	Абсолютное значение х
AAh	Показывает что значение АА представлено в шестнадцатиричном виде

Таблица 4 – Операторы набора инструкций

Символы	Операторы	Просмотр (анализ)
+ - ~	Унарные плюс, минус, логическая инверсия	Справа налево
* / %	Умножение, деление, модуль	Слева направо
+ -	Сложение, вычитание	Слева направо
<< >>	Сдвиг влево, сдвиг вправо	Слева направо
<<<	Логический сдвиг влево	Слева направо
< ≤	Меньше чем, меньше или равно	Слева направо
> ≥	Больше чем, больше или равно	Слева направо
≠ !=	Не равно	Слева направо
&	Поразрядное "И"	Слева направо
٨	Поразрядное "Исключающее ИЛИ"	Слева направо
1	Поразрядное "ИЛИ"	Слева направо

Примечание — +, -, * имеют приоритет над бинарными формами.

1.2 Пример описания инструкции

Это пример типового описания инструкции, позволяющий ознакомиться с форматом описания инструкций и объясняющий, что описывает каждый заголовок. В данном подразделе при описании каждой инструкции представлена следующая информация:

- ассемблерный синтаксис;
- операнды;
- опкод (код операции двоичное представление инструкции);
- выполнение;
- статусные биты;
- количество слов;
- описание;
- количество циклов;
- классы:
- примеры.

Описание каждой инструкции начинается с ассемблерного синтаксиса. Метки могут размещаться перед инструкцией в той же строке или в первом столбце предыдущей строки. Синтаксическое выражение может заканчиваться дополнительным полем комментария. Следующие поля должны быть разделены пробелами:

- метка;
- инструкция и операнды;
- комментарий.

Синтаксис

- 1: **ПРИМЕР** *Smem, src*
- 2: **ПРИМЕР** *Smem*, **TS**, *src*
- 3: **ПРИМЕР** Smem, **16**, src [, dst]
- 4: **ПРИМЕР** *Smem* [, *SHIFT*], *src* [, *dst*]

Описание каждой инструкции начинается с ассемблерного синтаксиса. Смотри таблицы 1-3, описывающие символы синтаксиса инструкций.

Операнды


Smem: Одинарный операнд памяти данных Xmem, Ymem: Двойные операнды памяти данных

src, dst: A (аккумулятор A) В (аккумулятор B)

 $-16 \le SHIFT \le 15$

Операнды могут быть константами или выражениями, вычисляемыми при ассемблировании, для ссылки на память, порты ввода/вывода, адреса регистров, указатели и различные другие константы. В этом прдразделе приводится также допустимый диапазон значений операндов.

Опкод



Опкод раскладывается на различные битовые поля для составления каждой инструкции. Смотри таблицы 1, 2, описывающие символы, применяемые в кодах инструкций.

Выполнение

- 1: $(Smem) + (src) \rightarrow src$
- 2: $(Smem) \ll (TS) + (src) \rightarrow src$
- 3: $(Smem) \ll 16 + (src) \rightarrow dst$
- 4: (Smem) [<< SHIFT] + $(src) \rightarrow dst$

Секция Выполнение описывает процедуры, имеющие место при выполнении инструкции. Для инструкций, имеющих несколько вариантов синтаксиса, нумерация вариантов опкода и выполнения соответствует нумерации синтаксиса. Смотри таблицу 1, описывающую символы, применяемые в секции «Выполнение».

Статусные биты

Выполнение инструкции может зависеть от состояния полей или отдельных разрядов статусных регистров; и, в свою очередь, вызывать в ходе выполнения изменение этих полей или разрядов. Оба эти варианта описываются в данной секции.

Описание

Эта секция описывает выполнение инструкций, и его влияние на состояние процессора и содержимое памяти. Обсуждаются все ограничения, накладываемые на операнды со стороны процессора или транслятора. Описание дублирует и дополняет символическую информацию, приведенную в секции «Выполнение».

Слово

В этом поле указывается количество слов памяти, требуемых для хранения инструкции и расширяющего ее слова. Для инструкций, использующих одноадресный режим, приводится количество слов для каждой модификации, за исключением модификаций с длинным смещением, которые требуют одного дополнительного слова.

Циклов

В этом поле указывается количество циклов, требуемых процессору 1867ВМ8Т, для выполнения одной инструкции с данными, расположенными в DARAM, и программным адресом из внутрикристального ПЗУ. Дополнительная детализация количества требуемых циклов при других конфигурациях памяти и в режиме повтора приводится в разделе 3 «Классы инструкций и количество циклов их выполнения».

Классы

В этом поле указывается класс инструкции для каждого синтаксиса. Смотри раздел 3 «Классы инструкций и количество циклов их выполнения» для описания каждого класса.

Пример

Код примера включен в каждую инструкцию. Приводится исходное содержимое памяти и/или регистров (до выполнения) и их именение в результате выполнения инструкции.

2 Краткое описание набора инструкций

Набор инструкций процессора 1867BM8T можно разделить на четыре основных типа операций:

- арифметические операции;
- логические операции;
- операции управления с выполнением программы;
- операции загрузки и сохранения.

В данном разделе каждый тип операций в свою очередь разделен на более мелкие группы, в соответствии с выполняемыми функциями. Для каждого листинга инструкций приводится наилучшее количество слов, циклов и класс инструкции. Включена информация по повтору однократных инструкций и список инструкций, не работающих в режиме повтора (неповторяемых инструкций).

2.1 Арифметические операции

В этом подразделе собраны инструкции арифметических операций. В таблицах с 5 по 10 приводятся инструкции, разделенные на следующие функциональные группы:

- инструкции сложения таблица 5;
- инструкции вычитания таблица 6;
- инструкции умножения таблица 7;
- инструкции умножения с накоплением и умножения с вычитанием таблица 8;
- двойные (с 32-разрядным операндом) инструкции таблица 9;
- инструкции для специфических применений таблица 10.

Таблица 5 – Инструкции сложения

Синтаксис	Выражение	Cл. ¹⁾	Цкл. ¹⁾	Класс
ADD Smem, src	src = src + Smem	1	1	3A, 3B
ADD Smem, TS, src	src = src + Smem << TS	1	1	3A, 3B
ADD Smem, 16, src[, dst]	dst = src + Smem << 16	1	1	3A, 3B
ADD Smem[, SHIFT], src[, dst]	dst = src + Smem << SHIFT	2	2	4A, 4B
ADD Xmem, SHFT, src	src = src + Xmem << SHFT	1	1	3A
ADD Xmem, Ymem, dst	$dst = Xmem \ll 16 + Ymem \ll 16$	1	1	7
ADD #lk[, SHFT], src[, dst]	dst = src + #lk << SHFT	2	2	2
ADD #lk, 16, src[, dst]	$dst = src + \#lk \ll 16$	2	2	2
ADD src[, SHIFT][, dst]	$dst = dst + src \ll SHIFT$	1	1	1
ADD src, ASM[, dst]	$dst = dst + src \ll ASM$	1	1	1
ADDC Smem, src	src = src + Smem + C	1	1	3A, 3B
ADDM #lk, Smem	Smem = Smem + #lk	2	2	18A, 18B
ADDS Smem, src	src = src + uns(Smem)	1	1	3A, 3B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 6 – Инструкции вычитания

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
SUB Smem, src	src = src - Smem	1	1	3A, 3B
SUB Smem, TS, src	src = src — Smem << TS	1	1	3A, 3B
SUB Smem, 16, <i>src</i> [, <i>dst</i>]	dst = src - Smem << 16	1	1	3A, 3B
SUB Smem[, SHIFT], src[, dst]	dst = src — Smem << SHIFT	2	2	4A, 4B
SUB Xmem, SHFT, src	src = src — Xmem << SHFT	1	1	3A
SUB Xmem, Ymem, dst	dst = Xmem << 16 Ymem << 16	1	1	7
SUB #lk[, SHFT], src[, dst]	dst = src — #lk << SHFT	2	2	2
SUB #lk, 16, src[, dst]	$dst = src - \#lk \ll 16$	2	2	2
SUB src[, SHIFT][, dst]	dst = dst — src << SHIFT	1	1	1
SUB src, ASM[, dst]	dst = dst src << ASM	1	1	1
SUBB Smem, src	$src = src - Smem - \check{C}$	1	1	3A, 3B
SUBC Smem, src	Если (src — Smem $<< 15$) ≥ 0 src = (src — Smem $<< 15$) $<< 1 + 10$ Иначе src = src $<< 1$	1 1	1	3A, 3B
SUBS Smem, src	src = src - uns(Smem)	1	1	3A, 3B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 7 – Инструкции умножения

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
MPY Smem, dst	dst = T * Smem	1	1	3A, 3B
MPYR Smem, dst	dst = rnd(T * Smem)	1	1	3A, 3B
MPY Xmem, Ymem, dst	dst = Xmem * Ymem, T = Xmem	1	1	7
MPY Smem, #lk, dst	dst = Smem * #lk, T = Smem	2	2	6A, 6B
MPY #lk, dst	dst = T * #lk	2	2	2
MPYA dst	dst = T * A(32-16)	1	1	1
MPYA Smem	B = Smem * A(32-16), T = Smem	1	1	3A, 3B
MPYU Smem, dst	dst = uns(T) * uns(Smem)	1	1	3A, 3B
SQUR Smem, dst	dst = Smem * Smem, T = Smem	1	1	3A, 3B
SQUR A, dst	dst = A(32-16) * A(32-16)	1	1	1

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 8 – Инструкции умножения с накоплением и умножения с вычитанием

Синтаксис	Выражение	Cл. ¹⁾	Цкл. ¹⁾	Класс
MAC Smem, src	src = src + T * Smem	1	1	3A, 3B
MAC Xmem, Ymem, src[, dst]	dst = src + Xmem * Ymem, T = Xmem	1	1	7
MAC #lk, src[, dst]	dst = src + T * #lk	2	2	2
MAC Smem, #lk, src[, dst]	dst = src + Smem * #lk, T = Smem	2	2	6A, 6B
MACR Smem, src	src = rnd(src + T * Smem)	1	1	3A, 3B
MACR Xmem, Ymem, src[, dst]	dst = rnd(src + Xmem * Ymem), T = Xmem	1	1	7
MACA Smem[, B]	B = B + Smem * A(32-16), T = Smem	1	1	3A, 3B
MACA T, src[, dst]	dst = src + T * A(32-16)	1	1	1
MACAR Smem[, B]	B = rnd(B + Smem * A(32-16)), T = Smem	1	1	3A, 3B
MACAR T, src[, dst]	dst = rnd(src + T * A(32-16))	1	1	1
MACD Smem, pmad, src	src = src + Smem * pmad, T = Smem, (Smem + 1) = Smem	2	3	23A, 23B
MACP Smem, pmad, src	src = src + Smem * pmad, T = Smem	2	3	22A, 22B
MACSU Xmem, Ymem, src	src = src + uns(Xmem) * Ymem, T = Xmem	1	1	7
MAS Smem, src	src = src - T * Smem	1	1	3A, 3B
MASR Smem, src	src = rnd(src - T * Smem)	1	1	3A, 3B
MAS Xmem, Ymem, src[, dst]	dst = src - Xmem * Ymem, T = Xmem	1	1	7
MASR Xmem, Ymem, src[, dst]	dst = rnd(src - Xmem * Ymem), T = Xmem	1	1	7
MASA Smem[, B]	B = B — Smem * A(32-16), T = Smem	1	1	3A, 3B
MASA T, src[, dst]	dst = src - T * A(32-16)	1	1	1
MASAR T, src[, dst]	dst = rnd(src - T * A(32-16))	1	1	1
SQURA Smem, src	src = src + Smem * Smem, T = Smem	1	1	3A, 3B
SQURS Smem, src	src = src — Smem * Smem, T = Smem	1	1	3A, 3B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 9 – Двойные (с 32-разрядным операндом) инструкции

Синтаксис	Выражение	Cл. ¹⁾	Цкл. ¹⁾	Класс
DADD Lmem, src[, dst]	Если C16 = 0 dst = Lmem + src Если C16 = 1 dst(39-16) = Lmem(31-16) + src(31-dst(15-0) = Lmem(15-0) + src(15-0)		1	9A, 9B
DADST Lmem, dst	Если $C16 = 0$ dst = Lmem + (T << 16 + T) Если $C16 = 1$ dst(39-16) = Lmem(31-16) + T dst(15-0) = Lmem(15-0) - T	1	1	9A, 9B
DRSUB Lmem, src	Если C16 = 0 src = Lmem — src Если C16 = 1 src(39-16) = Lmem(31-16) — src(3 src(15-0) = Lmem(15-0) — src(15-0		1	9A, 9B
DSADT Lmem, dst	Если $C16 = 0$ $dst = Lmem \longrightarrow (T << 16 + T)$ Если $C16 = 1$ $dst(39-16) = Lmem(31-16) \longrightarrow T$ dst(15-0) = Lmem(15-0) + T	1	1	9A, 9B
DSUB Lmem, src	Если C16 = 0 src = src — Lmem Если C16 = 1 src(39-16) = src(31-16) — Lmem(3 src(15-0) = src(15-0) — Lmem(15-0		1	9A, 9B
DSUBT Lmem, dst	Если $C16 = 0$ $dst = Lmem \longrightarrow (T << 16 + T)$ Если $C16 = 1$ $dst(39-16) = Lmem(31-16) \longrightarrow T$ $dst(15-0) = Lmem(15-0) \longrightarrow T$	1	1	9A, 9B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Lmem* добавляется еще 1 слово и один цикл.

Таблица 10 – Инструкции для специфических применений

Синтаксис	Выражение	Сл.1)	Цкл. ¹⁾	Класс
ABDST Xmem, Ymem	B = B + A(32-16) A = (Xmem - Ymem) << 16	1	1	7
ABS src[, dst]	dst = src	1	1	1
CMPL src[, dst]	dst = ∼src	1	1	1
DELAY Smem	(Smem + 1) = Smem	1	1	24A, 24B
EXP src	T = кол-во знаковых разрядов (src) — 3	3 1	1	1
FIRS Xmem, Ymem, pmad	B = B + A * pmad A = (Xmem + Ymem) << 16	2	3	8
LMS Xmem, Ymem	B = B + Xmem * Ymem $A = A + Xmem << 16 + 2^{15}$	1	1	7
MAX dst	dst = max(A, B)	1	1	1
MIN dst	dst = min(A, B)	1	1	1
NEG src[, dst]	dst = -src	1	1	1
NORM src[, dst]	$dst = src \ll TS$ dst = norm(src, TS)	1	1	1
POLY Smem	B = Smem << 16 A = rnd(A(32-16) * T + B)	1	1	3A, 3B
RND src[, dst]	$dst = src + 2^{15}$	1	1	1
SAT src	насыщение(src)	1	1	1
SQDST Xmem, Ymem	B = B + A(32-16) * A(32-16) A = (Xmem - Ymem) << 16	1	1	7

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

2.2 Логические операции

В этом подразделе собраны инструкции логических операций. В таблицах с 11 по 15 приводятся инструкции, разделенные на следующие функциональные группы:

- инструкции "И" таблица 11;
- инструкции "ИЛИ" таблица 12;
- инструкции "Исключающее ИЛИ" таблица 13;
- инструкции сдвига таблица 14;
- инструкции тестирования таблица 15.

Таблица 11 – Инструкции "И"

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
AND Smem, src	src = src & Smem	1	1	3A, 3B
AND #lk[, SHFT], src[, dst]	dst = src & #lk << SHFT	2	2	2
AND #lk, 16, src[, dst]	dst = src & #lk << 16	2	2	2
AND src[, SHIFT][, dst]	dst = dst & src << SHIFT	1	1	1
ANDM #lk, Smem	Smem = Smem & #lk	2	2	18A, 18B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 12 – Инструкции "ИЛИ"

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
OR Smem, src	$src = src \mid Smem$	1	1	3A, 3B
OR #lk[, SHFT], src[, dst]	$dst = src \mid \#lk << SHFT$	2	2	2
OR #lk, 16, src[, dst]	dst = src #lk << 16	2	2	2
OR src[, SHIFT][, dst]	$dst = dst \mid src \ll SHIFT$	1	1	1
ORM #lk, Smem	$Smem = Smem \mid \#lk$	2	2	18A, 18B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 13 – Инструкции "Исключающее ИЛИ"

Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
src – src ^ Smem	1	1	3A, 3B
	2	2	2
	2	2	2
	1	1	1
	2	2	18A, 18B
	Bыражение src = src ^ Smem dst = src ^ #lk << SHFT dst = src ^ #lk << 16 dst = dst ^ src << SHIFT Smem = Smem ^ #lk	src = src ^ Smem 1 dst = src ^ #lk << SHFT	src = src ^ Smem 1 1 dst = src ^ #lk << SHFT

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 14 – Инструкции сдвига

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
ROL src	Вращение влево с включением переноса	1	1	1
ROLTC src	Вращение влево с включением ТС-бита	1	1	1
ROR src	Вращение вправо с включением перенос	a 1	1	1
SFTA src, SHIFT [, dst]	dst = src << SHIFT {арифметический сдвиг}	1	1	1
SFTC src[, SHIFT][, dst]	если $src(31) = src(30)$, тогда $src = src << 1$	1	1	1
SFTL src, SHIFT [, dst]	dst = src << SHIFT {логический сдвиг}	1	1	1

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

Таблица 15 – Инструкции тестирования

Синтаксис	Выражение	Сл.1)	Цкл. ¹⁾	Класс
BIT Xmem, BITC	TC = Xmem(15 - BITC)	1	1	3A
BITF Smem, #lk	TC = (Smem && #lk)	2	2	6A, 6B
BITT Smem	TC = Smem(15 - T(3-0))	1	1	3A, 3B
CMPM Smem, #lk	TC = (Smem == #lk)	2	2	6A, 6B
CMPR CC, ARx	Сравнение ARx с AR0	1	1	1

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

2.3 Операции управления выполнением программы

В этом подразделе собраны инструкции управления выполнением программы. В таблицах с 16 по 22 приводятся инструкции, разделенные на следующие функциональные группы:

- инструкции переходов таблица 16;
- инструкции вызовов таблица 17;
- инструкции прерываний таблица 18;
- инструкции возвратов таблица 19;
- инструкции повторов таблица 20;
- инструкции работы со стеком таблица 21;
- смешанные инструкции управления выполнением программы таблица 22.

Таблица 16 – Инструкции переходов

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
B[D] pmad	PC = pmad(15-0)	2	$4/[2^{2}]$	29A
BACC[D] src	PC = src(15-0)	1	$6/[4^{2)}]$	30A
BANZ[D] pmad, Sind	если (Sind \neq 0), тогда PC = pmad(15-0)	2	$4^{3)}/2^{4)}/$ [2 ²⁾]	29A
BC[D] pmad, cond [, cond [, co	ond]] если условие(я), тогда PC = pmad(15-0)	2	5 ³⁾ /3 ⁴⁾ /[3 ²⁾]	31A

Таблица 17 – Инструкции вызовов

Синтаксис	Выражение	Сл.1)	Цкл. ¹⁾	Класс
CALA[D] src	$SP, PC + 1[3^{2)}] = TOS,$ PC = src(15-0)	1	6/[4 ²⁾]	30B
CALL[D] pmad	$$ SP, PC + $2[4^{2)}]$ =TOS PC = pmad(15-0)	2	$4/[2^{3}]$	29B
CC[D] pmad, cond [, cond [, cond	$PC + 2[4^{2}] = TOS,$ $PC = pmad(15-0)$	2, 2	5 ⁴ /3 ³ / [3 ²]	31B

 $^{^{1)}}$ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

²⁾ Условие выполнено.

³⁾ Условие невыполнено.

⁴⁾ Задержанная инструкция.

²⁾ Задержанная инструкция.

³⁾ Условие невыполнено.

⁴⁾ Условие выполнено.

Таблица 18 – Инструкции прерываний

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
INTR K	SP, ++PC = TOS, PC = IPTR(15-7) + K << 2, INTM = 1	1	3	35
TRAP K	SP, ++PC = TOS, PC = IPTR(15-7) + K << 2	1	3	35

Таблица 19 – Инструкции возвратов

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
RC[D] cond [, cond [, cond]]	если условие(я), тогда PC = TOS, + + SP	1	5 ²⁾ /3 ³⁾ /[3 ⁴⁾]	32
RET[D]	PC = TOS, + + SP	1	5/[3 ⁴⁾]	32
RETE[D]	PC = TOS, + + SP, INTM = 0	1	5/[3 ⁴⁾]	32
RETF[D]	PC = RTT, + + SP, INTM = 0	1	3/[1 ⁴⁾]	33

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

Таблица 20 – Инструкции повторов

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
RPT Smem	Повтор инструкции, RC = Smem	1	3	5A, 5B
RPT #K	Повтор инструкции, RC = #K	1	1	1
RPT #lk	Повтор инструкции, RC = #lk	2	2	2
RPTB[D] pmad	Повтор блока, $RSA = PC + 2[4^{2}]$, $REA = pmad$, $BRAF = 1$	2	$4/[2^{2}]$	29A
RPTZ dst, #lk	Повтор инструкции, $RC = \#lk$, $dst = 0$	2	2	2

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

²⁾ Условие выполнено.

³⁾ Условие невыполнено.

⁴⁾ Задержанная инструкция.

²⁾ Задержанная инструкция.

Таблица 21 – Инструкции работы со стеком

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
FRAME K	SP = SP + K	1	1	1
POPD Smem	Smem = TOS, + + SP	1	1	17A, 17B
POPM MMR	MMR = TOS, + + SP	1	1	17A
PSHD Smem	SP, Smem = TOS	1	1	16A, 16B
PSHM MMR	SP, MMR = TOS	1	1	16A

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 22 – Смешанные инструкции управления выполнением программы

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
IDLE K	idle(k)	1	4	36
MAR Smem	Если СМРТ = 0, тогда модифицировать ARx Если СМРТ = 0 и $ARx \neq AR0$, тог модифицировать ARx , $ARP = x$ Если СМРТ = 0 и $ARx = AR0$, тог модифицировать $AR(ARP)$		1	1, 2
NOP	нет операции	1	1	1
RESET	программный сброс	1	3	35
RSBX N, SBIT	STN(SBIT) = 0	1	1	1
SSBX N, SBIT	STN(SBIT) = 1	1	1	1
XC n, cond [, cond [, cond]]	если условие(я), тогда выполните следующие n инструкций; $n=1$ или 2	. 1	1	1

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

2.4 Операции загрузки и сохранения

В этом подразделе собраны инструкции загрузки и сохранения. В таблицах с 23 по 30 приводятся инструкции, разделенные на следующие функциональные группы:

- инструкции загрузки таблица 23;
- инструкции сохранения таблица 24;
- инструкции условного сохранения таблица 25;
- параллельные инструкции загрузки и сохранения таблица 26;
- параллельные инструкции загрузки и умножения таблица 27;
- параллельные инструкции сохранения и сложения/вычитания таблица 28;
- параллельные инструкции сохранения и умножения таблица 29;
- смешанные инструкции загрузки и сохранения таблица 30.

Таблица 23 – Инструкции загрузки

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
DLD Lmem, dst	dst = Lmem	1	1	9A, 9B
LD Smem, dst	dst = Smem	1	1	3A, 3B
LD Smem, TS, dst	dst = Smem << TS	1	1	3A, 3B
LD Smem, 16, dst	$dst = Smem \ll 16$	1	1	3A, 3B
LD Smem[, SHIFT], dst	dst = Smem << SHIFT	2	2	4A, 4B
LD Xmem, SHFT, dst	dst = Xmem << SHFT	1	1	3A
LD #K, dst	dst = #K	1	1	1
LD #lk[, SHFT], dst	$dst = \#lk \ll SHFT$	2	2	2
LD #lk, 16, dst	dst = #lk << 16	2	2	2
LD src, ASM[, dst]	$dst = src \ll ASM$	1	1	1
LD src[, SHIFT], dst	$dst = src \ll SHIFT$	1	1	1
LD Smem, T	T = Smem	1	1	3A, 3B
LD Smem, DP	DP = Smem(8-0)	1	3	5A, 5B
LD #k9, DP	DP = #k9	1	1	1
LD #k5, ASM	ASM = #k5	1	1	1
LD #k3, ARP	ARP = #k3	1	1	1
LD Smem, ASM	ASM = Smem(4-0)	1	1	3A, 3B
LDM MMR, dst	dst = MMR	1	1	3A
LDR Smem, dst	dst = rnd(Smem)	1	1	3A, 3B
LDU Smem, dst	dst = uns(Smem)	1	1	3A, 3B
LTD Smem	T = Smem, (Smem + 1) = Smem	1	1	24A, 24B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Lmem* или *Smem* добавляется еще 1 слово и один цикл.

Таблица 24 – Инструкции сохранения

Синтаксис	Выражение	Cл. ¹⁾	Цкл. ¹⁾	Класс
DST src, Lmem	Lmem = src	1	2	13A, 13B
ST T, Smem	Smem = T	1	1	10A, 10B
ST TRN, Smem	Smem = TRN	1	1	10A, 10B
ST #lk, Smem	Smem = #lk	2	2	12A, 12B
STH src, Smem	Smem = src << 16	1	1	10A, 10B
STH src, ASM, Smem	Smem = src << (ASM - 16)	1	1	10A, 10B
STH src, SHFT, Xmem	Xmem = src << (SHFT - 16)	1	1	10A
STH src[, SHIFT], Smem	Smem = src << (SHIFT — 16)	2	2	11A, 11B
STL src, Smem	Smem = src	1	1	10A, 10B
STL src, ASM, Smem	Smem = src << ASM	1	1	10A, 10B
STL src, SHFT, Xmem	$Xmem = src \ll SHFT$	1	1	10A, 10B
STL src[, SHIFT], Smem	Smem = src << SHIFT	2	2	11A, 11B
STLM src, MMR	MMR = src	1	1	10A
STM #lk, MMR	MMR = #lk	2	2	12A

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Lmem* или *Smem* добавляется еще 1 слово и один цикл.

Таблица 25 – Инструкции условного сохранения

Синтаксис	Выражение	Cл. ¹⁾	Цкл. ¹⁾	Класс
CMPS src, Smem	Eсли = $src(31-16) > src(15-0)тогда Smem = src(31-16)Eсли = src(31-16) \le src(15-0)$	1	1	10A, 10B
	тогда Smem = $src(15-0)$			
SACCD src, Xmem, cond	Если (условие) Xmem = src << (ASM — 16)	1	1	15
SRCCD Xmem, cond	Если (условие) Xmem = BRC	1	1	15
STRCD Xmem, cond	Если (условие) Хтет = Т	1	1	15

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

Таблица 26 – Параллельные инструкции загрузки и сохранения

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
ST src, Ymem LD Xmem, dst	Ymem = src << (ASM — 16) dst = Xmem << 16	1	1	14
ST src, Ymem LD Xmem, T	Ymem = src << (ASM — 16) T = Xmem	1	1	14

Таблица 27 – Параллельные инструкции загрузки и умножения

Синтаксис	Выражение	Сл.1)	Цкл. ¹⁾	Класс
LD Xmem, dst MAC Ymem, dst_	$\begin{array}{l} dst = Xmem << 16 \\ \parallel dst_ = dst_ + T * Ymem \end{array}$	1	1	7
LD Xmem, dst MACR Ymem, dst_	$dst = Xmem << 16$ $\parallel dst = rnd(dst + T * Ymem)$	1	1	7
LD Xmem, dst MAS Ymem, dst_	$dst = Xmem << 16$ $\parallel dst_ = dst\ T * Ymem$	1	1	7
LD Xmem, dst MASR Ymem, dst_	$dst = Xmem << 16$ $\parallel dst = rnd(dst - T * Ymem)$	1	1	7

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

Таблица 28 – Параллельные инструкции сохранения и сложения/вычитания

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
ST src, Ymem	Ymem = src << (ASM - 16)	1	1	14
ADD Xmem, dst	$\parallel dst = dst_+ Xmem << 16$			
ST src, Ymem	Ymem = src << (ASM - 16)	1	1	14
SUB Xmem, dst	T = (Xmem << 16) - dst			

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

Таблица 29 – Параллельные инструкции сохранения и умножения

Синтаксис	Выражение	Сл.1)	Цкл. ¹⁾	Класс
ST src, Ymem MAC Xmem, dst	Ymem = src << (ASM — 16) dst = dst + T * Xmem	1	1	14
ST src, Ymem MACR Xmem, dst	$Ymem = src << (ASM - 16)$ $\parallel dst = rnd(dst + T * Xmem)$	1	1	14
ST src, Ymem MAS Xmem, dst	Ymem = src << (ASM — 16) dst = dst — T * Xmem	1	1	14
ST src, Ymem MASR Xmem, dst	Ymem = $src \ll (ASM - 16)$ $\parallel dst = rnd(dst - T * Xmem)$	1	1	14
ST src, Ymem MPY Xmem, dst	Ymem = src << (ASM — 16) dst = T * Xmem	1	1	14

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM.

Таблица 30 – Смешанные инструкции загрузки и сохранения

Синтаксис	Выражение	Сл. ¹⁾	Цкл. ¹⁾	Класс
MVDD Xmem, Ymem	Ymem = Xmem	1	1	14
MVDK Smem, dmad	dmad = Smem	2	2	19A, 19B
MVDM dmad, MMR	MMR = dmad	2	2	19A
MVDP Smem, pmad	pmad = Smem	2	4	20A, 20B
MVKD dmad, Smem	Smem = dmad	2	2	19A, 19B
MVMD MMR, dmad	dmad = MMR	2	2	19A
MVMM MMRx, MMRy	MMRy = MMRx	1	1	1
MVPD pmad, Smem	Smem = pmad	2	3	21A, 21B
PORTR PA, Smem	Smem = PA	2	2	27A, 27B
PORTW Smem, PA	PA = Smem	2	2	28A, 28B
READA Smem	Smem = A	1	5	25A, 25B
WRITA Smem	A = Smem	1	5	26A, 26B

¹⁾ Значения в столбцах Сл. (количество слов) и Цкл. (количество циклов) приведены для случая, когда используется DARAM. При использовании косвенной адресации с длинным смещением или абсолютной адресации с *Smem* добавляется еще 1 слово и один цикл.

2.5 Повтор однократной инструкции

В процессоре 1867ВМ8Т предусмотрены инструкции повтора. Инструкция, следующая за инструкцией повтора с операндом N, будет выполнена N+1 раз. Это значение сохраняется в 16-разрядном регистре повтора (RC). Регистр RC программно недоступен. Он загружается только инструкциями повтора. Однократная инструкция может быть выполнена максимально 65 536 раз. При повторе инструкции происходит автоматическая инкрементация абсолютного адреса программы или данных.

При активизации повтора инструкции все прерывания, включая NMI# (но не RESET#!) запрещаются до окончания цикла повтора. При этом процессор реагирует на сигнал HOLD# во время цикла повтора – реакция зависит от состояния HM бита в регистре \$T1

Функция повтора может применяться к различным инструкциям, таким как, умножение с накоплением и блочное перемещение данных, чтобы увеличить скорость выполнения этих инструкций. Эти инструкции, приведенные в таблице 31, являются многоцикловыми при обычном однократном выполнении, но в режиме повтора становятся эффективно одноцикловыми после выполнения первой итерации.

Таблица 31 – Многоцикловые инструкции, становящиеся одноцикловыми в режиме повтора

Инструкция	Описание	#Цкл. ¹⁾	
FIRS	Симметричный КИХ-фильтр	3	
MACD	Умножить и поместить результат в аккумулятор с задержкой	3	
MACP	Умножить и поместить результат в аккумулятор	3	
MVDK	Перемещение внутри памяти данных	2	
MVDM	Перемещение из памяти данных в MMR	2	
MVDP	Перемещение из памяти данных в программную память	4	
MVKD	Перемещение внутри памяти данных	2	
MVMD	Перемещение из MMR в память данных	2	
MVPD	Перемещение из программной памяти в память данных	3	
READA	Чтение из программной памяти в память данных	5	
WRITA	Запись из памяти данных в программную память	5	
1) Количество циклов в режиме однократного выполнения.			

Инструкции с единственным операндом памяти данных не могут выполняться в режиме повтора, если в них используется модификатор длинного смещения или абсолютная адресация (например: *ARn(lk), *+ARn(lk), *+ARn(lk)% и *(lk)). Инструкции, приведенные в таблице 32, не могут выполняться в режиме повтора с использованием RPT или RPTZ.

Таблица 32 – Неповторяемые инструкции

Инструкция	Описание
ADDM	Прибавить длинную константу к памяти данных
ANDM	Операция "И" памяти данных с длинной константой
B[D]	Безусловный переход
BACC[D]	Переход по адресу в аккумуляторе
BANZ[D]	Переход, если содержимое вспомогательного регистра не равно нулю
BC[D]	Условный переход
CALA[D]	Вызов с адресом из аккумулятора
CALL[D]	Безусловный вызов
CC[D]	Условный вызов
CMPR	Сравнение вспомогательных регистров
DST	Сохранение длинного (32 разряда) слова
IDLE	Инструкция IDLE
INTR	Инструкция прерывания
LD ARP	Загрузка указателя вспомогательных регистров (ARP)
LD DP	Загрузка указателя страницы памяти данных (DP)
MVMM	Перемещение из MMR в MMR
ORM	Операция "ИЛИ" памяти данных с длинной константой
RC[D]	Условный возврат
RESET	Программный сброс
RET[D]	Безусловный возврат
RETE[D]	Возврат из прерывания
RETF[D]	Быстрый возврат из прерывания
RND	Округление аккумулятора
RPT	Повтор следующей инструкции
RPTB[D]	Повтор блока
RPTZ	Повтор следующей инструкции с очисткой аккумулятора
RSBX	Сброс разряда статусного регистра
SSBX	Установка разряда статусного регистра
TRAP	Программное прерывание
XC	Условное выполнение
XORM	Операция "Исключающее ИЛИ" памяти данных с длинной константой

3 Классы инструкций и количество циклов их выполнения

В этом разделе инструкции процессора 1867ВМ8Т классифицированы по нескольким категориям или классам в зависимости от количества циклов, требуемых для их выполнения. Поскольку одна и та же инструкция может иметь множественный синтаксис и разные варианты выполнения, она может быть одновременно представлена в разных классах.

Настоящий раздел содержит информацию о количестве циклов, необходимых процессору 1867ВМ8Т для выполнения инструкции, в режиме однократного выполнения и в режиме повтора, для различных вариантов конфигурации памяти. Рассматривается также однократный доступ к памяти данных с использованием длинной константы. Заголовки столбцов в таблицах указывают на источник программного кода. Программный код может выполняться из:

- **ROM** внутреннего ПЗУ программ;
- **DARAM** внутреннего ОЗУ двойного доступа;
- External внешней программной памяти.

Если тот или иной класс инструкций предусматривает использование операнда(ов) памяти данных, в строках таблиц указывается расположение операнда(ов). Операнды могут распологаться в:

- **DARAM** внутреннем ОЗУ двойного доступа;
- **ROM** внутреннем ПЗУ программ;
- External внешней памяти;
- **MMR** картированном в память регистре.

Под количеством циклов, требуемых для выполнения инструкции, понимается количество машинных циклов процессора (период сигнала CLKOUT). Дополнительные состояния ожидания при доступе к памяти программ/данных и к пространству ввода/вывода определяются следующим образом:

- **d** состояние ожидания памяти данных количество дополнительных циклов, необходимых процессору, для доступа к внешней памяти данных;
- **io** состояние ожидания пространства ввода/вывода количество дополнительных циклов, необходимых процессору, для доступа к внешним устройствам ввода/вывода;
 - **n** повторение количество повторов выполнения инструкции;
 - **nd** состояние ожидания памяти данных, повторенное п раз;
 - **пр** состояние ожидания памяти программ, повторенное п раз;
 - **npd** состояние ожидания памяти программ, повторенное п раз;
- **p** состояние ожидания памяти программ количество дополнительных циклов, необходимых процессору, для доступа к внешней памяти программ;
- **pd** состояние ожидания памяти программ количество дополнительных циклов, необходимых процессору, для доступа к операнду из внешней памяти программ.

Эти переменные могут также использовать надписи src, dst и code, чтобы указать на источник, приемник и код, соответственно.

При любом чтении из внешней памяти требуется, по меньшей мере, один цикл инструкции; при любой записи во внешнюю память требуется, по меньшей мере, два цикла инструкций для завершения операции. Доступ к внешней памяти может удлиняться, если добавляются дополнительные циклы состояний ожидания за счет использования программно-управляемого генератора состояний ожидания или внешнего входа READY. Однако внутри процессора всякая запись во внешнюю память занимает только один цикл, до тех пор, пока нет других доступов во внешнюю память в то же самое время. Это возможно, потому что конвейер инструкций требует только одного цикла для запроса доступа на запись во внешнюю память, а блок интерфейса внешней шины завершает доступы на запись независимо.

Циклы инструкций базируются на следующих допущениях:

- По меньшей мере, пять инструкций, следующих за текущей инструкцией, выбираются из той же самой секции памяти (внутренней или внешней), что и текущая инструкция, кроме инструкций, вызывающих нарушение последовательного увеличения программного счетчика, таких как переходы или вызовы.
- При выполнении однократной инструкции нет конфликтов шины или конвейера между текущей инструкцией и любыми другими инструкциями в конвейере. Рассматривается только исключение, когда есть конфликт между выборкой инструкции и доступом записи/чтения к памяти (если это имеет место).
- Для режима повтора однократной инструкции рассматриваются все конфликты, вызванные конвейерным выполнением этой инструкции.

Класс 1 1 слово, 1 цикл. Нет операнда или короткий непосредственный или регистровый операнд и отсутствие операндов памяти.

Мнемоники	ABS	MACA[R]	NORM	SFTA
	ADD	MAR	OR	SFTC
	AND	MASA[R]	RND	SFTL
	CMPL	MAX	ROL	SQUR
	CMPR	MIN	ROLTC	SSBX
	EXP	MPYA	ROR	SUB
	FRAME	MVMM	RPT	XC
	LD	NEG	RSBX	XOR
	LD T/DP/ASM/ARP	NOP	SAT	

Циклов

Циклов при однократном выполнении			
Программа			
ROM	DARAM	External	
1 1 + p			

	Циклов при выполнении в режиме повтора			
Программа				
ROM	DARAM	External		
n n + p				

Класс 2 2 слова, 2 цикла. Длинный непосредственный операнд и отсутствие операндов памяти.

Мнемоники	ADD	MAC	OR	SUB
	AND	MAR	RPT	XOR
	LD	MPY	RPTZ.	

<u>Циклов при однократном выполнении</u> Программа					
ROM	DARAM	External			
2 2 2 + 2p					

	Циклов при выполнении в режиме повтора			
Программа				
ROM	DARAM	External		
n + 1	n + 1	n + 1 + 2p		

Класс 3А 1 слово, 1 цикл. Единственный операнд чтения памяти данных (Smem или Xmem) или операнд чтения MMR.

Мнемоники	ADD	LDM	MPYA	SUBB
	ADDC	LDR	MPYU	SUBC
	ADDS	LDU	OR	SUBS
	AND	MAC[R]	POLY	XOR
	BIT	MACA[R]	SQUR	
	BITT	MAS[R]	SQURA	
	LD	MASA	SQURS	
	LD	MPY[R]	SUB	
	T/DP/ASM/ARP	WII I [IX]	БСБ	

Циклов при однократном выполнении

Операнд		Программа		
Smem	ROM	DARAM	External	
DARAM	1	1, 2 ¹⁾	1 + p	
External	1 + d	1 + d	2+d+p	
$MMR^{2)}$	1	1	1 + p	

Циклов при выполнении в режиме повтора

Операнд		Программа	ı
Smem	ROM	DARAM	External
DARAM	n	$n, n + 1^{1)}$	n + p
External	n + nd	n + nd	n+1+nd+p
MMR ²⁾	n	n	n + p

¹⁾ Операнд и программный код в одном блоке памяти.
2) При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 3В 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники	ADD ADDC ADDS AND BITT LD LD	LDU MAC[R] MACA[R] MAS[R] MASA MPY[R]	OR POLY SQUR SQURA SQURS SUB	SUBS XOR
	T/DP/ASM/ARP	MPYA	SUBB	
	LDR	MPYU	SUBC	

Циклов для однократного выполнения с длинным смещением

Операнд		Программа		
Smem	ROM	DARAM	External	
DARAM	2	$2, 3^{1)}$	2 + 2p	
External	2 + d	2 + d	3+d+2p	
$MMR^{2)}$	2	2	2+2p	

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem). Класс 4А

Мнемоники ADD LD **SUB**

Циклов

Циклов при однократном выполнении

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	2	$2, 3^{1)}$	2 + 2p
External	2 + d	2 + d	3+d+2p
MMR ²⁾	2	2	2 + 2p

Циклов при выполнении в режиме повтора

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	n + 1	$n+1, n+2^{1)}$	n + 1 + 2p
External	n+1+nd	n+1+nd	n+2+nd+2p
$MMR^{2)}$	n + 1	n+1	n+1+2p

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 4В 3 слова, 3 цикла. Единственный операнд чтения памяти данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники ADD LD SUB

Циклов

Циклов для однократного выполнения с длинным смещением

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	3	$3,4^{1)}$	3 + 3p
External	3 + d	3 + d	4+d+3p
MMR ²⁾	3	3	3+3p

¹⁾ Операнд и программный код в одном блоке памяти.

Класс 5A 1 слово, 3 цикла. Единственный операнд (Smem) чтения памяти данных (с DP в качестве приемника в инструкции загрузки).

Мнемоники LD RPT

Циклов

Циклов при однократном выполнении

Операнд	· · · · · · · · · · · · · · · · · · ·	Программа		
Smem	ROM	DARAM	External	
DARAM	3	3	3 + p	
External	3+d	3 + d	3+d+p	
$MMR^{1)}$	3	3	3 + p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 5В 2 слова, 4 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением (с DP в

качестве приемника в инструкции загрузки).

Мнемоники LD RPT

Циклов

Циклов для однократного выполнения с длинным смещением

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	4	4	4 + 2p
External	4+d	4 + d	4+d+2p
MMR ¹⁾	4	4	4 + 2p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 6А 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem) и единственный длинный непосредственный операнд.

Мнемоники **BITF CMPM** MAC **MPY**

Циклов

Циклов при однократном выполнении

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	2	$2, 3^{1)}$	2 + 2p
External	2 + d	2 + d	3+d+2p
$MMR^{2)}$	2	2	2 + 2p

Циклов при выполнении в режиме повтора

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	n + 1	$n+1, n+2^{1)}$	n + 1 + 2p
External	n + 1 + nd	n+1+nd	n+2+nd+2p
MMR ²⁾	n + 1	n + 1	n + 1 + 2p

¹⁾ Операнд и программный код в одном блоке памяти.

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 6В 3 слова, 3 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением и

единственный длинный непосредственный операнд.

Мнемоники **BITF CMPM** MAC **MPY**

Циклов

Циклов для однократного выполнения с длинным смещением

Операнд		Программа		
Smem	ROM	DARAM	External	
DARAM	3	$3, 4^{1)}$	3 + 3p	
External	3+d	3 + d	4+d+3p	
MMR ²⁾	3	3	3 + 3p	

¹⁾ Операнд и программный код в одном блоке памяти.
2) При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 7 1 слово, 1 цикл. Двойной операнд чтения памяти данных (Хтет и Утет).

Мнемоники	ABDST	LD MAS[R]	MACSU	SQDST
	ADD	LMS	MAS[R]	SUB
	I DIIMACIRI	MACIRI	MPY	

Циклов при однократном выполнении

Операнд			Программа		
Xmem	Ymem	ROM	DARAM	External	
DARAM	DARAM	1	1, 2 ¹⁾	1 + p	
	External	1 + d	$1 + d, 2^{2}$	2+d+p	
External	DARAM	1 + d	1 + d	2+d+p	
	External	2 + 2d	2 + 2d	3 + 2d + p	
MMR ³⁾	DARAM	1	1	1 + p	
	External	1 + d	1 + d	2+d+p	

¹⁾ Операнд и программный код в одном блоке памяти.

Циклов при выполнении в режиме повтора

Операнд			Программа		
Xmem	Ymem	ROM	DARAM	External	
DARAM	DARAM	n	$n, n + 1^{1)}$	n + p	
	External	n + nd	$n + nd, 1 + n^{2}$	n+1+nd+p	
External	DARAM	n + nd	n + nd	n+1+nd+p	
	External	2n + 2nd	2n + 2nd	2n+1+2nd+p	
MMR ³⁾	DARAM	n	n	n + p	
	External	n + nd	n + nd	n+1+nd+p	

¹⁾ Операнд и программный код в одном блоке памяти. 2) Операнд и программный код в одном блоке памяти.

²⁾ Операнд и программный код в одном блоке памяти.

³⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

³⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 8 2 слова, 3 цикла. Двойной операнд чтения памяти данных (Xmem и Ymem) и один операнд в программной памяти (pmad).

Мнемоники FIRS

Циклов

Циклов при однократном выполнении

	Операнд		Программа		
Pmad	Xmem	Ymem	ROM	DARAM	External
DARAM	DARAM	DARAM	$3,4^{1)}$	$3,4^{1)}$	$3 + 2p, 4 + 2p^{1}$
		External	$3 + d, 4 + d^{1)}$	$3 + d$, $4 + d^{1)}$	3 + d + 2p, $4 + d + 2p^{1}$
	External	DARAM	3 + d	3 + d	3+d+2p
		External	4 + 2d	4 + 2d	4 + 2d + 2p
External	DARAM	DARAM	3 + pd	3 + pd	3 + pd + 2p
		External	4 + pd + d	4 + pd + d	4+pd+d+2p
	External	DARAM	4 + pd + d	4 + pd + d	4+pd+d+2p
		External	5 + pd + 2d	5 + pd + 2d	5 + pd + 2d + 2p

 $[\]overline{}^{1)}$ Xmem и pmad в одном блоке памяти.

	Операнд	_		Программа	
Pmad	Xmem	Ymem	ROM	DARAM	External
DARAM	DARAM	DARAM	$n+2, 2n+2^{1}$	$n+2, 2n+2^{1)}$	n + 2 + 2p, $2n + 2 + 2p^{1}$
		External	n + 2 + nd, $2n + 2 + nd^{1}$	n + 2 + nd, $2n + 2 + nd^{1}$	n + 2 + nd + 2p, $2n + 2 + nd + 2p^{1}$
	External	DARAM	n+2+nd	n+2+nd	n+2+nd+2p
		External	2n + 2 + 2nd	2n + 2 + 2nd	2n+2+2nd+2p
External	DARAM	DARAM	n + 2 + npd	n + 2 + npd	n+2+npd+2p
		External	2n + 2 + npd + nd	2n + 2 + npd + nd	2n + 2 + npd + $+ nd + 2p$
	External	DARAM	2n + 2 + npd + nd	2n + 2 + npd + nd	2n + 2 + npd + $+ nd + 2p$
		External	3n + 2 + npd + $+ 2nd$	3n + 2 + npd + $+ 2nd$	3n + 2 + npd + $+ 2nd + 2p$

 $[\]frac{1}{1}$ Xmem и pmad в одном блоке памяти.

Класс 9A 1 слово, 1 цикл. Единственный длиннословный операнд чтения памяти данных (Lmem).

Мнемоники

DADD DADST DLD DRSUB DSADT DSUB **DSUBT**

Циклов

Циклов при однократном выполнении

Операнд	Программа			
Lmem	ROM	DARAM	External	
DARAM	1	$1, 2^{1)}$	1 + p	
External	2 + 2d	2 + 2d	3 + 2d + p	

 $[\]overline{\ \ \ }$ Операнд и программный код в одном блоке памяти.

Циклов при выполнении в режиме повтора

Операнд	Программа			
Lmem	ROM	DARAM	External	
DARAM	n	$n, n + 1^{1)}$	n + p	
External	2n + 2nd	2n + 2nd	1+2n+2nd+p	

 $[\]overline{\ \ \ }$ Операнд и программный код в одном блоке памяти.

Класс 9В 2 слова, 2 цикла. Единственный длиннословный операнд чтения памяти данных (Lmem), использующий косвенную адресацию с длинным смещением.

Мнемоники

DADD DADST DLD DRSUB DSADT DSUB **DSUBT**

Циклов

Операнд	Программа		
Lmem	ROM	DARAM	External
DARAM	2	$2, 3^{1)}$	2 + 2p
External	3 + 2d	3 + 2d	4 + 2d + 2p

 $[\]overline{\ \ \ }$ Операнд и программный код в одном блоке памяти.

Класс 10А 1 слово, 1 цикл. Единственный операнд записи памяти данных

(Smem или Xmem) или единственный операнд записи в MMR.

STLM

Мнемоники

CMPS ST STH STL

Циклов

Циклов при однократном выполнении

Операнд	Программа			
Smem	ROM	DARAM	External	
DARAM	1	1	1 + p	
External	1	1	4+d+p	
MMR ¹⁾	1	1	1 + p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Циклов при выполнении в режиме повтора

Операнд	Программа			
Smem	ROM	DARAM	External	
DARAM	n	n	n + p	
External	2n-1+(n-1)d	2n-1+(n-1)d	2n+2+nd+p	
MMR ¹⁾	n	n	n + p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 10В 2 слова, 2 цикла. Единственный операнд записи памяти данных (Smem

или Хтет), использующий косвенную адресацию с длинным смещением.

Мнемоники

CMPS

ST

STH

STL

Циклов

Операнд	•	Программа			
Smem	ROM	DARAM	External		
DARAM	2	2	2 + 2p		
External	2	2	5+d+2p		
$MMR^{1)}$	2	2	2 + 2p		

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 11A 2 слова, 2 цикла. Единственный операнд записи памяти данных (Smem).

Мнемоники STH STL

Циклов

Циклов при однократном выполнении

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	2	2	2 + 2p
External	2	2	5+d+2p
$MMR^{1)}$	2	2	2+2p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Циклов при выполнении в режиме повтора

Операнд	Программа			
Smem	ROM	DARAM	External	
DARAM	n + 1	n + 1	n + 1 + 2p	
External	2n + (n-1)d	2n + (n-1)d	2n + 3 + nd + 2p	
MMR ¹⁾	n + 1	n + 1	n+1+2p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 11В 3 слова, 3 цикла. Единственный операнд записи памяти данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники STH

STL

Циклов

Операнд Программа			1
Smem	ROM	DARAM	External
DARAM	3	3	3 + 3p
External	3	3	6+d+3p
MMR ¹⁾	3	3	3 + 3p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 12A 2 слова, 2 цикла. Единственный операнд записи памяти данных (Smem)

или единственный операнд записи в MMR.

Мнемоники

ST

STM

Циклов

Циклов при однократном выполнении

Операнд		Программа			
Smem	ROM	DARAM	External		
DARAM	2	2	2 + 2p		
External	2	2	5+d+2p		
MMR ¹⁾	2	2	2 + 2p		

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Циклов при выполнении в режиме повтора

Операнд		Программа				
Smem	ROM	DARAM	External			
DARAM	2n	2n	2n + 2p			
External	2n + (n-1)d	2n + (n-1)d	2n+3+nd+p			
MMR ¹⁾	2n	2n	2n + 2p			

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 12В 3 слова, 3 цикла. Единственный операнд записи памяти данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники

ST

Циклов

Операнд		Программа			
Smem	ROM	DARAM	External		
DARAM	3	3	3 + 3p		
External	3	3	6+d+3p		
$MMR^{1)}$	3	3	3+3p		

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 13А 1 слово, 2 цикла. Единственный длиннословный операнд записи памяти

данных (Lmem).

Мнемоники

DST

Циклов

Циклов при однократном выполнении

Операнд	Программа				
Smem	ROM	DARAM	External		
DARAM	2	2	2 + p		
External	3 + d	3 + d	8 + 2d + p		
MMR ¹⁾	2	2	2 + p		

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Циклов при выполнении в режиме повтора

Операнд	Программа			
Smem	ROM	DARAM	External	
DARAM	2n	2n	2n + p	
External	4n - 1 + (2n - 1)d	4n - 1 + (2n - 1)d	4n+4+2nd+p	
MMR ¹⁾	2n	2n	2n + p	

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 13В 2 слова, 3 цикла. Единственный длиннословный операнд записи памяти данных (Lmem), использующий косвенную адресацию с длинным смещением.

Мнемоники DST

Циклов

Операнд		Программа			
Smem	ROM	DARAM	External		
DARAM	3	3	3 + 2p		
External	4 + d	4 + d	9 + 2d + 2p		
$MMR^{1)}$	3	3	3 + 2p		

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 14 1 слово, 1 цикл. Двойной операнд чтения и записи памяти данных (Xmem и Ymem).

Циклов

Циклов при однократном выполнении

Операнд			Программа	ì
Xmem	Ymem	ROM	DARAM	External
DARAM	DARAM	1	$1, 2^{1)}$	1 + p
	External	1	$1, 2^{1)}$	4+d+p
External	DARAM	1 + d	1 + d	2+d+p
	External	1 + d	1 + d	5+2d+p
MMR ²⁾	DARAM	1	1, 21)	1 + p
	External	1	1	4+d+p

¹⁾ Операнд и программный код в одном блоке памяти.

Опе	еранд		Программа	
Xmem	Ymem	ROM	DARAM	External
DARAM	DARAM	n	$n, n + 1^{1)}$	n + p
	External	2n - 1 + (n - 1)d	2n-1+(n-1)d, $2n+(n-1)d^{1)}$	2n + 2 + nd + p
External	DARAM	n + nd	n + nd	n+1+nd+p
	External	4n - 3 + (2n - 1)d	4n - 3 + (2n - 1)d	4n+1+2nd+p
MMR ²⁾	DARAM	n	n, 2n ¹⁾	n + p
	External	2n-1+(n-1)d	2n-1+(n-1)d	2n+2+nd+p

¹⁾ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 15 1 слово, 1 цикл. Единственный операнд записи памяти данных (Хтем).

Мнемоники SACCD SRCCD STRCD

Циклов

Циклов при однократном выполнении

Операнд		Программа		
Xmem	ROM	DARAM	External	
DARAM	1	1	1 + p	
External	1	1	4+d+p	
MMR ¹⁾	1	1	1 + p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Операнд	Программа			
Xmem	ROM	DARAM	External	
DARAM	n	n	n + p	
External	2n-1+(n-1)d	2n-1+(n-1)d	2n+2+nd+p	
MMR ¹⁾	n	n	n + p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 16А 1 слово, 1 цикл. Единственный операнд чтения памяти данных (Smem) или чтения MMR и операнд записи в стековую память (Stack).

Мнемоники **PSHD PSHM**

Циклов

Циклов при однократном выполнении

0	перанд		Программа	a
Smem	Stack	ROM	DARAM	External
DARAM	DARAM	1	$1, 2^{1)}$	1 + p
	External	1	$1, 2^{1)}$	4+d+p
External	DARAM	1 + d	1 + d	2+d+p
	External	1 + d	1 + d	5 + 2d + p
MMR ²⁾	DARAM	1	$1, 2^{1)}$	1 + p
	External	1	1	4+d+p

Ог	перанд		Программа	
Smem	Stack	ROM	DARAM	External
DARAM	DARAM	n	$n, n + 1^{1)}$	n + p
	External	2n - 1 + (n - 1)d	2n-1+(n-1)d, $2n+(n-1)d^{-1}$	2n + 2 + nd + p
External	DARAM	n + nd	n + nd	n+1+nd+p
	External	4n - 3 + (2n - 1)d	4n - 3 + (2n - 1)d	4n+1+2nd+p
MMR ²⁾	DARAM	n	n, 2n ¹⁾	n + p
	External	2n-1+(n-1)d	2n-1+(n-1)d	2n + 2 + nd + p

Oперанд и программный код в одном блоке памяти.

При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Oперанд и программный код в одном блоке памяти.

При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 16В 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением, и операнд

записи в стековую память (Stack).

Мнемоники PSHD

Циклов

0	перанд		Программа	a
Smem	Stack	ROM	DARAM	External
DARAM	DARAM	2	2, 3 1)	2 + 2p
	External	2	$2, 3^{(1)}$	5+d+2p
External	DARAM	2 + d	2 + d	3+d+2p
	External	2+d	2 + d	6 + 2d + 2p
MMR ²⁾	DARAM	2	2, 3 1)	2 + 2p
	External	2	1	5+d+2p

¹⁾ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 17А 1 слово, 1 цикл. Единственный операнд записи в память данных (Smem)

или записи в MMR и операнд чтения стековой памяти (Stack).

Мнемоники POPD **POPM**

Циклов

Циклов при однократном выполнении

Операнд		_	Программа		
Smem	Stack	ROM	DARAM	External	
DARAM	DARAM	1	1, 2 1)	1 + p	
	External	1 + d	1 + d	2+d+p	
	$MMR^{2)}$	1	1, 2 1)	1 + p	
External	DARAM	1	1, 2 1)	4+d+p	
	External	1 + d	1 + d	5 + 2d + p	
	$MMR^{2)}$	1	1	4+d+p	

¹⁾ Операнд и программный код в одном блоке памяти.

Операнд			Программа		
Smem	Stack	ROM	DARAM	External	
DARAM	DARAM	n	$n, n + 1^{-1}$	n + p	
	External	n + nd	n + nd	n+1+nd+p	
	MMR ²⁾	n	n, 2n 1)	n + p	
External	DARAM	2n-1+(n-1)d	2n-1+(n-1)d, $2n+(n-1)d^{1}$	2n + 2 + nd + p	
	External	4n - 3 + (2n - 1)d	4n - 3 + (2n - 1)d	4n+1+2nd+p	
	MMR ²⁾	2n-1+(n-1)d	2n-1+(n-1)d	2n + 2 + nd + p	

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 17В 2 слова, 2 цикла. Единственный операнд записи в память данных (Smem),

использующий косвенную адресацию с длинным смещением, и операнд

чтения стековой памяти (Stack).

Мнемоники POPD

Циклов

Операнд			Программа			
Smem	Stack	ROM	DARAM	External		
DARAM	DARAM	2	2, 3 1)	2 + 2p		
	External	2 + d	2 + d	3+d+2p		
	$MMR^{2)}$	2	2, 3 1)	2 + 2p		
External	DARAM	2	2, 3 1)	5+d+2p		
	External	2 + d	2 + d	6 + 2d + 2p		
	MMR ²⁾	2	2	5+d+2p		

¹⁾ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 18A 2 слова, 2 цикла. Единственный операнд (Smem) чтения и записи памяти данных.

Мнемоники ADDM ANDM ORM XORM

Циклов

Циклов при однократном выполнении

Операнд		Программа		
Smem	ROM	DARAM	External	
DARAM	2	2, 3 1)	2 + 2p	
External	2 + d	2 + d	6 + 2d + 2p	
MMR ²⁾	2	2	2+2p	

¹⁾ Операнд и программный код в одном блоке памяти.

Класс 18В 3 слова, 3 цикла. Единственный операнд (Smem) чтения и записи памяти данных, использующий косвенную адресацию с длинным смещением.

Мнемоники ADDM ANDM ORM XORM

Циклов

Операнд	Программа		
Smem	ROM	DARAM	External
DARAM	3	3, 4 1)	3 + 3p
External	3 + d	3 + d	7 + 2d + 3p
MMR ²⁾	3	3	3+3p

¹⁾ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 19A 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem)

или чтения MMR и единственный операнд записи в память данных (dmad); или единственный операнд чтения памяти данных (dmad)

и единственный операнд записи в память данных (Smem) или записи в MMR.

Mнемоники MVDK MVDM MVKD MVMD

Циклов

Циклов при однократном выполнении

Операнд		Программа			
Smem	dmad	ROM	DARAM	External	
DARAM	DARAM	2	$2, 3^{1)}$	2+2p	
	External	2	$2, 3^{(1)}$	5+d+2p	
	$MMR^{2)}$	2	2	2+2p	
External	DARAM	2+d	2 + d	3+d+2p	
	External	2 + d	2 + d	6 + 2d + p	
	$MMR^{2)}$	2 + d	2 + d	3+d+2p	
MMR ²⁾	DARAM	2	$2, 3^{(1)}$	2+2p	
	External	2	2	5+d+2p	
	MMR ²⁾	2	2	2 + 2p	

¹⁾ Операнд и программный код в одном блоке памяти.

Оп	еранд	Программа		
Smem	dmad	ROM	DARAM	External
DARAM	DARAM	n+1	$n + 1, n + 2^{1}$	n+1+2p
	External	2n + (n-1)d	2n + (n-1)d, $2n + 1 + (n-1)d^{1)}$	2n + 3 + nd + 2p
	$MMR^{2)}$	n+1	n+1	n + 1 + 2p
External	DARAM	n+1+nd	n+1+nd	n+1+nd+2p
	External	4n - 2 + (2n - 1)d	4n - 2 + (2n - 1)d	4n+2+2nd+2p
	$MMR^{2)}$	n+1+nd	n+1+nd	n+1+nd+2p
MMR ²⁾	DARAM	n+1	n+1	n+1+2p
	External	2n + (n-1)d	2n + (n-1)d	2n + 3 + nd + 2p
	MMR ²⁾	n + 1	n + 1	n + 1 + 2p

⁰ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 19В

2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem), использующий косвенную адресацию с длинным смещением, и единственный операнд записи в память данных (dmad); или единственный операнд чтения памяти данных (dmad) и единственный операнд записи в память данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники

MVDK

MVKD

Циклов

Операнд		_	Программа		
Smem	dmad	ROM	DARAM	External	
DARAM	DARAM	3	3, 4 1)	3+3p	
	External	3	3, 4 ¹⁾	6+d+3p	
	MMR ²⁾	3	3	3+3p	
External	DARAM	3 + d	3 + d	4+d+3p	
	External	3+d	3+d	7 + 2d + 2p	
	$MMR^{2)}$	3+d	3+d	4+d+3p	
MMR ²⁾	DARAM	3	3	3 + 3p	
	External	3	3	6+d+3p	
	MMR ²⁾	3	3	3+3p	

¹⁾ Операнд и программный код в одном блоке памяти.

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 20A 2 слова, 4 цикла. Единственный операнд чтения памяти данных (Smem) и единственный операнд записи в память программ (pmad).

Мнемоники MVDP

Циклов

Циклов при однократном выполнении

Операнд			Программа			
Smem	pmad	ROM	DARAM	External		
DARAM	DARAM	4	4	4 + 2p		
	External	4	4	6 + pd + 2p		
External	DARAM	4 + d	4 + d	4+d+2p		
	External	4 + d + pd	4 + d + pd	6+d+pd+2p		
MMR 1)	DARAM	4	4	4 + 2p		
	External	4	4	6 + pd + 2p		

 $^{^{1)}\,}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Оп	еранд	Программа		
Smem	pmad	ROM	DARAM	External
DARAM	DARAM	n + 3	n + 3	n + 3 + 2p
	External	2n + 2 + (n-1)pd	2n+2+(n-1)pd	2n + 4 + npd + 2p
External	DARAM	n + 3 + npd	n + 3 + npd	n + 3 + npd + 2p
	External	4n + nd + npd	4n + nd + npd	4n + 2 + nd $+ npd + 2p$
MMR 1)	DARAM	n + 3	n + 3	n+3+2p
	External	2n+2+(n-1)pd	2n + 2 + (n-1)pd	2n + 4 + npd + 2p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 20В 3 слова, 5 циклов. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением, и единственный операнд записи в память программ (pmad).

Мнемоники MVDP

Циклов

Операнд			Программа		
Smem	pmad	ROM	DARAM	External	
DARAM	DARAM	5	5	5 + 3p	
	External	5	5	7 + 2pd + 3p	
External	DARAM	5 + d	5 + d	5+d+3p	
	External	5 + d + 2pd	5 + d + 2pd	7+d+2pd+3p	
MMR 1)	DARAM	5	5	5 + 3p	
	External	5	5	7 + 3pd + 3p	

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 21А 2 слова, 3 цикла. Единственный операнд чтения памяти программ (pmad)

и единственный операнд записи в память данных (Smem).

Мнемоники

MVPD

Циклов

Циклов при однократном выполнении

Операнд			Программа			
pmad	Smem	ROM	DARAM	External		
DARAM	DARAM	3	3	3 + 2p		
	External	3	3	6+d+2p		
	MMR 1)	3	3	3+2p		
ROM	DARAM	3	3	3 + 2p		
	External	3	3	6+d+2p		
	MMR 1)	3	3	3+2p		
External	DARAM	3 + pd	3 + pd	3 + pd + 2p		
	External	3 + pd	3 + pd	6+d+pd+2p		
	MMR 1)	3 + pd	3 + pd	3 + pd + 2p		

 $^{^{1)}\}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Оп	еранд	Программа		
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	n + 2	n + 2	n+2+2p
	External	2n+1+(n-1)d	2n + (n-1)d	2n+4+nd+2p
	MMR 1)	n+2	n+2	n+2+2p
ROM	DARAM	n + 2	n + 2	n + 2 + 2p
	External	2n+1+(n-1)d	2n + (n-1)d	2n+4+nd+2p
	MMR 1)	n+2	n+2	n+2+2p
External	DARAM	n+2+npd	n+2+npd	n+2+npd+2p
	External	4n - 1 + (n - 1)d + npd	4n - 1 + (n - 1)d + npd	4n + 2 + nd + $+ npd + 2p$
	MMR 1)	n+2+npd	n + 2 + npd	n+2+npd+2p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 21В 3 слова, 4 цикла. Единственный операнд чтения памяти программ (pmad)

и единственный операнд записи в память данных (Smem), использующий

косвенную адресацию с длинным смещением.

Мнемоники MVPD

Циклов

Oi	перанд		Программа	ı
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	4	4	4 + 3p
	External	4	4	7 + d + 3p
	MMR 1)	4	4	4 + 3p
ROM	DARAM	4	4	4 + 3p
	External	4	4	7 + d + 3p
	$MMR^{1)}$	4	4	4 + 3p
External	DARAM	4 + 2pd	4 + 2pd	4 + 2pd + 3p
	External	4 + 2pd	4 + 2pd	7+d+2pd+3p
	MMR 1)	4 + 2pd	4 + 2pd	4 + 2pd + 3p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 22А 2 слова, 3 цикла. Единственный операнд чтения памяти данных (Smem)

и единственный операнд чтения памяти программ (pmad).

Мнемоники

MACP

Циклов

Циклов при однократном выполнении

0	перанд		Программа	
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	3	3, 4 1)	3 + 2p
	External	3 + d	3 + d	4+d+2p
	MMR ²⁾	3	3	3+2p
ROM	DARAM	3	3, 4 1)	3 + 2p
	External	3 + d	3+d	4+d+2p
	MMR ²⁾	3	3	3+2p
External	DARAM	3 + pd	$3 + pd, 4 + pd^{1}$	3 + pd + 2p
	External	4 + d + pd	4 + d + pd	4+d+pd+2p
	MMR ²⁾	3 + pd	3 + pd	3 + pd + 2p

Опе	еранд	Программа		
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	n + 2	$n + 2, n + 3^{(1)}$	n + 2 + 2p
	External	n+2+nd	n+2+nd	n+2+nd+2p
	MMR ²⁾	n + 2	n + 2	n+2+2p
ROM	DARAM	n+2	$n + 2, n + 3^{(1)}$	n+2+2p
	External	n+2+nd	n+2+nd	n+2+nd+2p
	MMR ²⁾	n+2	n+2	n+2+2p
External	DARAM	n+2+npd	n+2+npd n+3+npd 1)	n+2+npd+2p
	External	2n + 2 + nd + npd	2n + 2 + nd + npd	$\begin{array}{l} 2n+2+nd+\\ +npd+2p \end{array}$
	MMR ²⁾	n+2+npd	n+2+npd	n+2+npd+2p

Oперанд и программный код в одном блоке памяти.

При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

¹⁾ Операнд и программный код в одном блоке памяти.
2) При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 22В 3 слова, 4 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением, и единственный операнд чтения памяти программ (pmad).

Мнемоники

MACP

Циклов

Oı	перанд	Программа		
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	4	4, 5 1)	4 + 3p
	External	4 + d	4+d	5+d+3p
	MMR ²⁾	4	4	4+3p
ROM	DARAM	4	4, 5 1)	4 + 3p
	External	4 + d	4+d	5+d+3p
	MMR ²⁾	4	4	4 + 3p
External	DARAM	4 + 2pd	$4 + 2pd, 5 + 2pd^{1}$	4 + 2pd + 3p
	External	5 + d + 2pd	5 + d + 2pd	5 + d + 2pd + 3p
	MMR ²⁾	4 + 2pd	4 + 2pd	4 + 2pd + 3p

¹⁾ Операнд и программный код в одном блоке памяти.
²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 23А 2 слова, 3 цикла. Единственный операнд чтения памяти данных (Smem), единственный операнд записи в память данных (Smem) и единственный операнд чтения памяти программ (pmad).

MACD Мнемоники

Циклов

Циклов при однократном выполнении

О	перанд		Программа	ļ
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	$3, 4^{(1)}$	3, 4 1)	$3 + 2p, 4 + 2p^{1}$
	External	3 + d	3+d	6+2d+2p
	$MMR^{2)}$	3	3	3+2p
ROM	DARAM	3	3	3 + 2p
	External	3 + d	3 + d	6 + 2d + 2p
	$MMR^{2)}$	3	3	3+2p
External	DARAM	3 + pd	3 + pd	3 + pd + 2p
	External	4 + d + pd	4 + d + pd	7 + d + pd + 2p
	MMR ²⁾	3 + pd	3 + pd	4 + pd + 2p

O	перанд		Программа	
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	$n + 2, 2n + 2^{1}$	$n + 2, 2n + 2^{(1)}$	$\begin{array}{l} n+2+2p \\ 2n+2+2p \end{array}^{1)}$
	External	4n+1+2nd	4n+1+2nd	4n+2+2nd+2p
	$MMR^{2)}$	n+2	n+2	n + 2 + 2p
ROM	DARAM External MMR ²⁾	n + 2 4n + 1 + 2nd n + 2	n + 2 4n + 1 + 2nd n + 2	n + 2 + 2p 4n + 2 + 2nd + 2p n + 2 + 2p
External	DARAM	n + 2 + npd	$\begin{array}{l} n+2+npd \\ n+3+npd \end{array}^{3)}$	n+2+npd+2p
	External	5n - 1 + nd + npd	5n - 1 + nd + npd	5n + 2 + nd + + npd + 2p
	MMR ²⁾	n + 2 + npd	n + 2 + npd	4n + 3 + npd + 2p

¹⁾ Два операнда в одном блоке памяти.
2) При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

¹⁾ Два операнда в одном блоке памяти. 2) При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

³⁾ Операнд и программный код в одном блоке памяти.

Класс 23В 3 слова, 4 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением,

единственный операнд записи в память данных (Smem),

использующий косвенную адресацию с длинным смещением, и единственный операнд чтения памяти программ (pmad).

Мнемоники МАСО

Циклов

Циклов для однократного выполнения с длинным смещением

О	перанд		Программа	
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	4, 5 1)	4, 5 1)	$4 + 3p$, $5 + 3p^{1}$
	External	4 + d	4 + d	7 + 2d + 3p
	MMR ²⁾	4	4	4 + 3p
ROM	DARAM	4	4	4 + 3p
	External	4 + d	4+d	7 + 2d + 3p
	MMR ²⁾	4	4	4 + 3p
External	DARAM	4 + 2pd	4 + 2pd	4 + pd + 3p
	External	5 + d + 2pd	5 + d + 2pd	8+d+2pd+3p
	MMR ²⁾	4 + 2pd	4 + 2pd	5 + 2pd + 3p

¹⁾ Два операнда в одном блоке памяти.

Класс 24A 1 слово, 1 цикл. Единственный операнд чтения памяти данных (Smem) и единственный операнд записи в память данных (Smem).

Мнемоники DELAY LTD

Циклов

Циклов при однократном выполнении

Операнд	Программа				
Smem	ROM	DARAM	External		
DARAM	1	1, 2 ¹⁾	1 + p		
External	1 + d	1 + d	5+p+2d		

¹⁾ Операнд и программный код в одном блоке памяти.

Операнд	Программа				
Smem	ROM	DARAM	External		
DARAM	n	$n, n + 1^{-1}$	n + p		
External	4n - 3 + (2n - 1)d	4n - 3 + (2n - 1)d	4n+1+p+nd		

²⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 24В 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением, и

единственный операнд записи в память данных (Smem), использующий

косвенную адресацию с длинным смещением.

Мнемоники

DELAY

LTD

Циклов

Циклов для однократного выполнения с длинным смещением

Операнд	Программа			
Smem	ROM	DARAM	External	
DARAM	2	2, 3 1)	2 + 2p	
External	2 + d	2 + d	6 + 2p + 2d	

 $[\]overline{}$ Операнд и программный код в одном блоке памяти.

Класс 25A 1 слово, 5 циклов. Единственный адрес памяти программ (pmad) и единственный операнд записи в память данных (Smem).

Мнемоники READA

Циклов

Циклов при однократном выполнении

О	перанд		Программа	l
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	5	5	5 + p
	External	5	5	8+d+p
	MMR 1)	5	5	5 + p
ROM	DARAM	5	5	5 + p
	External	5	5	8 + d + p
	MMR 1)	5	5	5+p
External	DARAM	5 + pd	5 + pd	5 + pd + p
	External	5 + pd	5 + pd	8 + pd + d + p
	MMR 1)	5 + pd	5 + pd	5 + pd + p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

0	перанд		Программа	
pmad	Smem	ROM	DARAM	External
DARAM	DARAM External	n+4 2n+3+(n-1)d	n+4 2n+3+(n-1)d	n + 4 + p $2n + 6 + nd + np$
	MMR 1)	n + 4	n + 4	n+4+p
ROM	DARAM External MMR ¹⁾	$ \begin{array}{r} n+4 \\ 2n+3+(n-1)d \\ n+4 \end{array} $	n + 4 2n + 3 + (n - 1)d n + 4	n+4+p $2n+6+nd+np$ $n+4+p$
External	DARAM External	$ \begin{array}{l} n + 4 + npd \\ 4n + 1 + (n - 1)d + \\ + npd \end{array} $	n + 4 + npd - $4n + 1 + (n - 1)d +$ + npd	n + 4 + npd + p $4n + 4 + nd +$ $+ npd + p$
	MMR 1)	n+4+npd	n + 4 + npd	n + 4 + npd + p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 25В 2 слова, 6 циклов. Единственный адрес памяти программ (pmad)

и единственный операнд записи в память данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники READA

Циклов

Циклов для однократного выполнения с длинным смещением

O	перанд		Программа	l
pmad	Smem	ROM	DARAM	External
DARAM	DARAM	6	6	6 + 2p
	External	6	6	9+d+2p
	MMR 1)	6	61	6+2p
ROM	DARAM	6	6	6 + 2p
	External	6	6	9 + d + 2p
	MMR 1)	6	6	6+2p
External	DARAM	6 + 2pd	6 + 2pd	6 + 2pd + 2p
	External	6 + 2pd	6 + 2pd	9 + 2pd + d + 2p
	MMR 1)	6 + 2pd	6 + 2pd	6 + 2pd + 2p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 26A 1 слово, 5 циклов. Единственный операнд чтения памяти данных (Smem) и

единственный адрес записи в память программ (pmad).

Мнемоники WRITA

Циклов

Циклов при однократном выполнении

0	перанд		Программа	l
Smem	pmad	ROM	DARAM	External
DARAM	DARAM	5	5	5 + p
	External	5	5	5 + pd + p
External	DARAM	5 + pd	5 + pd	5 + pd + p
	External	5+d	5+d	7 + d + pd + p
MMR 1)	DARAM	5	5	5 + p
	External	5	5	5 + pd + p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

О	перанд	Программа		
Smem	pmad	ROM	DARAM	External
DARAM	DARAM	n+4	n+4	n+4+p
	External	2n + 3 + (n - 1)d	2n + 3 + (n - 1)d	2n + 3 + npd + p
External	DARAM	n + 4 + npd	n + 4 + npd	n + 4 + npd + p
	External	4n+1+nd+	4n+1+nd+	4n + 3 + nd +
		+(n-1)pd	+(n-1)pd	+ npd + p
MMR 1)	DARAM	n + 4	n + 4	n + 4 + p
	External	2n+3+(n-1)d	2n + 3 + (n-1)d	2n + 3 + npd + p

¹⁾ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 26В 2 слова, 6 циклов. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением,

и единственный адрес записи в память программ (pmad).

Мнемоники

WRITA

Циклов

Циклов для однократного выполнения с длинным смещением

О	перанд		Программа	l
Smem	pmad	ROM	DARAM	External
DARAM	DARAM	6	6	6+2p
	External	6	6	6 + 2pd + 2p
External	DARAM	6 + 2pd	6 + 2pd	6 + 2pd + 2p
	External	6 + d	6+d	8+d+2pd+2p
MMR 1)	DARAM	6	6	6 + 2p
	External	6	6	6 + 2pd + 2p

 $^{^{1)}}$ При доступе к периферийным картированным в памяти регистрам добавляется один цикл.

Класс 27А 2 слова, 2 цикла. Единственный операнд чтения порта ввода/вывода

и единственный операнд записи в память данных (Smem).

Мнемоники

PORTR

Циклов

Циклов при однократном выполнении

C	Операнд	Программа		ı
Port	Smem	ROM	DARAM	External
External	DARAM	3 + io	3 + io	6 + 2p + io
	External	3 + io	3 + io	9 + 2p + d + io

С)перанд		Программа	
Port	Smem	ROM	DARAM	External
External	DARAM	2n +1 + nio	2n + 1 + nio	2n + 4 + 2p + nio
	External	5n - 2 + nio + (n-1)d	+ $5n-2 + nio + + (n-1)d$	5n + 4 + 2p + $+ nio + nd$

Класс 27В 3 слова, 3 цикла. Единственный операнд чтения порта ввода/вывода

и единственный операнд записи в память данных (Smem), использующий косвенную адресацию с длинным смещением.

Мнемоники PORTR

Циклов

Циклов для однократного выполнения с длинным смещением

C)перанд	_	Программа	1
Port	Smem	ROM	DARAM	External
External	DARAM	4 + io	4 + io	7 + 3p + io
	External	4 + io	4 + io	10 + 3p + d + io

Класс 28A 2 слова, 2 цикла. Единственный операнд чтения памяти данных (Smem)

и единственный операнд записи в порт ввода/вывода.

Мнемоники PORTW

Циклов

Циклов при однократном выполнении

	Эперанд		Программа	ı
Port	Smem	ROM	DARAM	External
External	DARAM	2	2, 3 1)	6+2p+io
	External	2 + d	2 + d	7 + 2p + d + io

¹⁾ Операнд и программный код в одном блоке памяти.

С) Перанд		Программа	
Port	Smem	ROM	DARAM	External
External	DARAM	2n + (n-1)io	2n + (n-1)io $2n + 1 + (n-1)io^{1/2}$	2n + 4 + 2p + nio
	External	5n - 3 + nd + (n - 1)io	5n - 3 + nd + + (n - 1)io	5n + 2 + 2p + $+ nd + nio$

Класс 28В 3 слова, 3 цикла. Единственный операнд чтения памяти данных (Smem),

использующий косвенную адресацию с длинным смещением,

и единственный операнд записи в порта ввода/вывода.

Мнемоники

PORTW

Циклов

Циклов для однократного выполнения с длинным смещением

C)перанд		Программа	l
Port	Smem	ROM	DARAM	External
External	DARAM	3	3, 4 1)	7 + 3p + io
	External	3 + d	3+d	8 + 3p + d + io

¹⁾ Операнд и программный код в одном блоке памяти.

Класс 29А

2 слова, 4 цикла,

2 цикла (для задержанных),

2 цикла (условие невыполнено).

Единственный операнд памяти программ (pmad).

Мнемоники

B[D]

BANZ[D]

RPTB[D]

Циклов

TT			
LIUKTOR	ппи	однократном	выполнении
циклов	11011	одпокранном	DDITTOTTTCTTTT

	Програми	ма		
ROM DARAM External				
$\frac{1}{4}$ 4 4 4 4 4 9				

Циклов при однократном задержанном выполнении

Программа				
ROM DARAM External				
2	2	2 + 2p		

Класс 29В

2 слова, 4 цикла,

2 цикла (для задержанных),

Единственный операнд памяти программ (pmad).

Мнемоники

CALL[D]

Циклов

Циклов при однократном выполнении

Операнд		Программа		
Stack	ROM	DARAM	External	
DARAM	4	4	4 + 4p	
External	4	4	7+4p+d	

Циклов при однократном задержанном выполнении

Операнд	Программа		
Stack	ROM	DARAM	External
DARAM	2	2	2 + 2p
External	2	2	5 + 2p + d

Класс 30А 1 слово, 6 циклов,

4 цикла (для задержанных).

Единственный регистровый операнд.

Мнемоники BACC[D]

Циклов

Циклов при однократном выполнении

Программа				
ROM DARAM External				
6 6 6 + 3p				

Циклов при однократном задержанном выполнении

Программа				
ROM	DARAM	External		
4	4	4 + p		

Класс 30В 1 слово, 6 циклов,

4 цикла (для задержанных).

Единственный регистровый операнд.

Мнемоники CALA[D]

Циклов

Циклов при однократном выполнении

Операнд	Программа		
Stack	ROM	DARAM	External
DARAM	6	6	6 + 3p
External	6	4	7 + 3p + d

Циклов при однократном задержанном выполнении

Операнд	Программа		
Stack	ROM	DARAM	External
DARAM	4	4	4 + p
External	4	4	5 + p + d

Класс 31А 2 слова, 5 циклов,

3 цикла (для задержанных). Единственный операнд программной

памяти (pmad) и короткие непосредственные операнды.

Мнемоники

BC[D]

∐иклов

Циклов при однократном выполнении

		Программа		
Условие	ROM	DARAM	External	
Выполнено	5	5	5 + 4p	
Невыполнено	3	3	3 + 2p	

Циклов при однократном задержанном выполнении

		Программа		
Условие	ROM	DARAM	External	
Выполнено	3	3	3 + 2p	
Невыполнено	3	3	3+2p	

Класс 31В 2 слова, 5 циклов,

3 цикла (для задержанных).

3 цикла (условие невыполнено). Единственный операнд программной памяти (pmad) и короткие непосредственные операнды.

Мнемоники CC[D]

Циклов

Циклов при однократном выполнении, если условие выполнено

Операнд		Программа		
Stack	ROM	DARAM	External	
DARAM	5	5	5 + 4p	
External	5	5	8 + 4p + d	

Циклов при однократном выполнении, если условие выполнено

Операнд		Программа		
Stack	ROM	DARAM	External	
DARAM	3	3	3 + 2p	
External	3	3	6 + 2p + d	

Циклов при однократном задержанном выполнении

Операнд		Программа	l
Stack	ROM	DARAM	External
DARAM	3	3	3 + 2p
External	3	3	6+2p+d

Класс 32

1 слово, 5 циклов,

3 цикла (для задержанных).

3 цикла (условие невыполнено).

Нет операндов или короткие непосредственные операнды.

Мнемоники Циклов RC[D]

RET[D]

RETE[D]

Циклов при однократном выполнении

	١ ١ ٠	' 1	
Операнд		Программа	l .
Stack	ROM	DARAM	External
DARAM	5	$5, 6^{1)}$	5 + 3p
External	5 + d	5+d	6 + d + 3p

¹⁾ Операнд и программный код в одном блоке памяти.

Циклов при однократном задержанном выполнении

Операнд		Программа	l
Stack	ROM	DARAM	External
DARAM	3	$3,4^{1)}$	3 + p
External	3+d	3 + d	4+d+p

¹⁾ Операнд и программный код в одном блоке памяти.

Класс 33 1 слово, 3 цикла, 1 цикл (для задержанных). Нет операндов.

Мнемоники Циклов RETF[D]

Циклов при однократном выполнении						
Программа						
ROM	DARAM	External				
3	3	3 + p				

Циклов при однократном задержанном выполнении						
Программа						
ROM	DARAM	External				
1	1	1 + p				

Класс 34 Зарезервирован для дальнейших модификаций процессора.

Класс 35 1 слово, 3 цикла. Нет операндов или короткий непосредственный операнд.

Мнемоники Циклов **INTR**

RESET

TRAP

Программа						
ROM	DARAM	External				
3	3	3 + p				

Класс 36 1 слово, 4 цикла (минимум). Короткий непосредственный операнд.

Мнемоники Циклов **IDLE**

Количество циклов выполнения этой инструкции зависит продолжительности нахождения процессора в режиме ожидания (idle).

4 Подробное описание набора инструкций

Символы и аббревиатуры, использованные при подробном описании набора инструкций, приведены в подразделе 1.1 «Набор инструкций: символы и аббревиатуры»; элементы инструкции описаны в подразделе 1.2 «Пример описания инструкции». В разделе 2 содержится краткое сводное описание набора инструкций, сгруппированное по их функциональному назначению.

ABDST Абсолютное значение расстояния

Синтаксис: **ABDST** *Xmem*, *Ymem*

Операнды: Хтет, Үтет: Двойные операнды памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 0 0 0 0 1 1 X X X X X Y Y Y Y Y

Выполнение: (B) + $|A(32-16)| \rightarrow B$

 $((Xmem) - (Ymem)) \le 16 \rightarrow A$

0200h

Биты состояния: зависит от OVM, FRCT и SXM

оказывает влияние на C, OVA и OVB

Описание: Эта инструкция вычисляет абсолютное значение расстояния между

двумя векторами *Хтет* и *Утет*. Абсолютное значение аккумулятора A(32-16) прибавляется к аккумулятору В. Содержимое Утет вычитается из содержимого Хтет и результат, сдвинутый влево на 16 разрядов, сохраняется в аккумуляторе А. Если активен режим дробных вычислений (бит FRCT = 1), то абсолютное значение

умножается на 2.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример: ABDST *AR3+, *AR4+

	Before Instruction		After Instruction
Α	FF ABCD 0000	Α	FF FFAB 0000
В	00 0000 0000	В	00 0000 5433
AR3	0100	AR3	0101
AR4	0200	AR4	0201
FRCT	0	FRCT	0
Data Memory			
0100h	0055	0100h	0055

0200h

00AA

00AA

ABS Абсолютное значение аккумулятора

ABS A

OVM

Пример 3:

Синтаксис: **ABS** src[, dst]Операнды: src, dst: A (аккумулятор A) В (аккумулятор В) Опкод: 15 14 13 12 10 0 11 6 S D 0 0 0 0 0 0 $|(src)| \rightarrow dst$ (или src, если dst не определен) Выполнение: Биты состояния: OVM влияет на эту инструкцию следующим образом: Если OVM = 1, абсолютное значение $80\ 000\ 000h$ будет равно 00 7FFF FFFFh Если OVM = 0, абсолютное значение 80~000~000h будет равно 80 0000 0000h Оказывает влияние на C и OVdst (или OVsrc, если dst = src) Описание: Эта инструкция вычисляет абсолютное значение src и загружает полученное значение в dst. Если dst не определен, полученное абсолютное значение загружается в src. Слов: 1 слово Циклов: 1 цикл Классы: Класс 1 ABS A, B Пример 1: Before Instruction After Instruction FF FFFF FFCB FF FFFF FFCB Α -53 Α -53 В FF FFFF FC18 -1000 В 00 0000 0035 +53 ABS A Пример 2: Before Instruction After Instruction 03 1234 5678 00 7FFF FFFF Α Α MVO OVM 1

Before Instruction

03 1234 5678

After Instruction

03 1234 5678

OVM

ADD Сложение с аккумулятором

Синтаксис:	1: AI 2: Al 3: Al 4: Al 5: Al 6: Al 7: Al 9: Al 10: A	DD S DD S DD X DD X DD X DD # DD # DD s	mem mem mem mem mem lk [, lc lk, 10	, TS , , 16 , [, SH , SH , Ym SHF 6, src SHIF	src [HIFT FT, s em, c T], sr c[, ds], sro src dst rc [, o t] , dst]	[, d.	st]								
Операнды:	Smer Xmer src, d -32 7 -16 ≤ 0 ≤ S	m, Y st: 68 ≤ SHI	lk ≤ FT ≤	32 70 15	Ді А В	дино войн (акк (акк	ые оз умул	пераі іятор	нды : • А)							
Опкоды:	1:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	S	I	A	A	A	A	A	A	A
	2:	1.4	1.2	10	11	10	0	0	7		_	4	2	2	1	0
	15	14 0	13	12 0	11	10	9	8 S	7 I	6 A	$\frac{5}{A}$	$\frac{4}{A}$	$\frac{3}{A}$	$\frac{2}{A}$	$\frac{1}{A}$	$\frac{0}{A}$
	3:	U	U	U	U	1	U	3	1	Α	Α	Α	A	Α	A	Α
	3. 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	1	1	1	S	D	I	A	A	A	A	$\frac{2}{A}$	A	A
	4:											- 1 1		- 1 1		11
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	1	1	1	1	I	A	5 A	A	3 A	A	A	A
	0	0	0	0	1	1	S	D	0	0	0	S	Н	I	F	T
	5:															_
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	0	0	0	S	X	X	X	X	S	Н	F	T
	6:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	0	0	0	0	D	X	X	X	X	Y	Y	Y	Y
	7:	1 /	12	10	11	10	0	O	7	_	_	4	2	2	1	0
	15	14	13	12 1	11	10	9 S	8 D	7	6	5	<u>4</u> 0	3 S	2 H	1 F	0 T
	1	1	1	1	U			тная	_			U	۵	п	Г	1
	8:					1	о он	шил	KUII	- 1 UIII	и					
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	1	0	0	0	0	0
						1		тная	конс	стант	ra					
									· <u> </u>			· <u> </u>			_	_

ADD Сложение с аккумулятором

9:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	S	D	0	0	0	S	Н	I	F	T
1	0:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	S	D	1	0	0	0	0	0	0	0

Выполнение:

- 1: $(Smem) + (src) \rightarrow src$
- 2: $(Smem) \ll (TS) + (src) \rightarrow src$
- 3: (Smem) $<< 16 + (src) \rightarrow dst$
- 4: (Smem) [<< SHIFT] + (src) \rightarrow dst
- 5: $(Xmem) \ll SHFT + (src) \rightarrow src$
- 6: $((Xmem) + (Ymem)) \ll 16 \rightarrow dst$
- 7: $lk \ll SHFT + (src) \rightarrow dst$
- 8: $lk \ll 16 + (src) \rightarrow dst$
- 9: (src или [dst]) + (src) \leq SHIFT \rightarrow dst
- 10: (src или [dst]) + (src) \leq ASM \rightarrow dst

Биты состояния:

Зависит от SXM и OVM

Оказывает действие на С и OVdst (или OVsrc, если dst = src)

Для синтаксиса 3, если в результате сложения происходит генерация переноса, то бит переноса C устанавливается в 1; в других случаях бит C не затрагивается.

Описание:

Эта инструкция прибавляет 16-разрядное значение к содержимому выбранного аккумулятора или к 16-разрядному операнду *Хтет* при использовании адресации с двойным операндом памяти данных. В качестве 16-разрядного значения могут выступать:

- Содержимое одиночного операнда памяти данных (Smem).
- Содержимое двойного операнда памяти данных (Утет).
- 16-разрядный непосредственный операнд (#lk).
- Сдвинутое значение *src*.

Если dst определен, инструкция сохраняет результат в dst. Если dst не определен, то результат будет сохранен в src. К большинству вторых операндов может быть применен сдвиг.

При сдвиге влево:

- Младшие биты очищаются.
- Старшие биты:
 - Расширяются значением знакового бита, при SXM = 1.
 - Очищаются, при SXM = 0.

При сдвиге вправо, старшие биты:

- Расширяются значением знакового бита, при SXM = 1.
- Очищаются, при SXM = 0.

ADD Сложение с аккумулятором

Примечание — Следующие синтаксисы инструкций при определенных условиях могут быть транслированы как другие синтаксисы:

- Синтаксис 4: Если dst = src и SHIFT = 0, опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если dst = src и $SHIFT \le 15$ и режимом косвенной адресации Smem включен в Xmem, опкод инструкции транслируется как синтаксис 5.
 - Синтаксис 5: Если *SHIFT* = 0, опкод инструкции транслируется как синтаксис 1.

Слов: Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 слово

Синтаксисы 4, 7, и 8: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 цикл

Синтаксисы 4, 7, и 8: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1, 2, 3 и 5: Класс 3А

Синтаксисы 1, 2 и 3: Класс 3В

Синтаксис 4: Класс 4A Синтаксис 4: Класс 4B Синтаксис 6: Класс 7 Синтаксисы 7 и 8: Класс 2 Синтаксисы 9 и 10: Класс 1

Пример 1: ADD *AR3+, 14, A

	Before Instruction		After Instruction				
Α	00 0000 1200	Α	00 0540 1200				
С	1	С	0				
AR3	0100	AR3	0101				
SXM	1	SXM	1				

Data Memory

0100h 1500 0100h 1500

Пример 2: АDD A, -8, В

	Before Instruction	After Instruction	After Instruction				
Α	00 0000 1200	A 00 0000 120	0 (
В	00 0000 1800	B 00 0000 183	L2				
С	1	С	0				

ADD Сложение с аккумулятором

Пример 4: ADD *AR2+, *AR2-, A ; после осуществления доступа

; к операнду, AR2 увеличивается на 1

Пример 4 показывает один и тот же вспомогательный регистр (AR2) с различными режимами адресации, определенными для обоих операндов. Для адресации используется режим, определяемый полем Xmod (*AR2+).

ADDC Сложение с аккумулятором с добавлением переноса

ADDC Smem, src

Синтаксис:

Операнды:	Smem: src:	1, 11											
Опкод:	15 14 13 0 0 0		11 10 0 1	9	8 S	7 I	6 A	5 A	4 A	3 A	2 A	1 A	0 A
Выполнение:	(Smem) + (snew)	$(Smem) + (src) + (C) \rightarrow src$											
Биты состояния:		Зависит от OVM, C Оказывает влияние на C и OVsrc											
Описание:	Эта инструк данных <i>Sme</i> в <i>src</i> . Незав активизируе	ет и зна исимо	ачение б	ита і	терен	носа	C c s	src. F	езул	ьтат	cox	аняє	ется
Слов:	1 слово При исполь абсолютной										цени	ем ил	пи
Циклов:	1 цикл При использ абсолютной										ценис	ем ил	ІИ
Классы:	Класс 3А Класс 3В												
Пример:	ADDC *+A	R2(5), A	Before		uction	_			A	_		nstru	
	D. J. M.	C AR2			0100				C AR	Ξ			0 0105
	Data Mem	ory 0105h			0004				010	5h 🗌			0004

ADDM Добавление длинного непосредственного значения в память

Синтаксис:	ADDM #lk, Smem
Операнды:	Smem: Одиночный операнд памяти данных $-32~768 \le lk \le 32~767$
Опкод:	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 1 1 0 1 1 I I A
D	
Выполнение:	$\#lk + (Smem) \rightarrow (Smem)$
Биты состояния:	Зависит от OVM и SXM Оказывает влияние на С и OVA
Описание:	Эта инструкция добавляет 16-разрядный одиночный операнд памяти данных <i>Smem</i> к 16-разрядному непосредственному значению <i>lk</i> и сохраняет результат в <i>Smem</i> .
	Примечание – Эта инструкция не может быть повторяемой.
Слов:	2 слова
	При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.
Циклов:	2 цикла
	При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.
Классы:	Класс 18A Класс 18B
Пример 1:	ADDM 0123Bh, *AR4+
	Before Instruction ARA ARA ARA ARA ARA ARA ARA ARA ARA AR
	AR4 0100 AR4 0101 Data Memory
	0100h 0004 0100h 123F
Пример 2:	ADDM 0FFF8h, *AR4+ Before Instruction After Instruction
	OVM 1 OVM 1
	SXM 1 SXM 1
	AR4 0100 AR4 0101
	Data Memory 0100h 8007 0100h 8000
	75

ADDS Добавление в аккумулятор с подавлением знакового расширения

ADDS Smem, src Синтаксис: Операнды: Smem: Одиночный операнд памяти данных А (аккумулятор А) src: В (аккумулятор В) Опкод: 15 14 13 12 11 10 0 0 0 0 0 Выполнение: $uns(Smem) + (src) \rightarrow src$ Биты состояния: Зависит от OVM Оказывает влияние на С и OVsrc Описание: Эта инструкция добавляет 16-разрядный одиночный операнд памяти данных Smem к src и сохраняет результат в src. Независимо от значения бита SXM режим расширения знака не активизируется. Слов: 1 слово При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 1 цикл При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Классы: Класс 3А Класс 3В ADDS *AR2-, B Пример: **Before Instruction** After Instruction 00 0000 0003 00 0000 F009 В В С С AR2 AR2 0100

Data Memory

0104h

F006

F006

0104h

AND "Логическое И" с аккумулятором

Синтаксис: 1: AND Smem, src

2: **AND** #*lk*[, *SHFT*], *src*[, *dst*] 3: **AND** #*lk*, **16**, *src*[, *dst*]

4: **AND** *src*[, *SHIFT*], [, *dst*]

Операнды: Smem: Одиночный операнд памяти данных

 src, dst:
 A (аккумулятор A)

 В (аккумулятор B)

 $0 \le lk \le 65535$ -16 \le SHIFT \le 15 $0 \le SHFT \le 15$

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	1	1	0	0	S	I	A	A	A	A	A	A	A
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	0	1	1	S	Н	F	T
						10	6-би	тная	коно	стант	ra					
3	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	1	0	0	0	1	1
						1	6-би	тная	коно	стант	ra					
4	•															

D

0

0

Η

Выполнение:

1: (Smem) AND (src) \rightarrow src

15 14 13 12 11

2: $lk \ll SHFT AND (src) \rightarrow dst$

3: $lk \ll 16$ AND (src) $\rightarrow dst$

4: (dst) AND (src) \leq SHIFT \rightarrow dst

Биты состояния: нет

Описание: Эта инструкция осуществляет выполнение логической операции "И"

10

0

(логического умножения) между src и:

- 16-разрядным операндом Ѕтет.

- 16-разрядным непосредственным операндом *lk*.

- Аккумулятором-источником или приемником (*src* или *dst*).

Если в инструкции задан сдвиг, то левый сдвиг операнда осуществляется перед выполнением операции "И". При сдвиге влево младшие биты очищаются, старшие биты не расширяются на знак. При сдвиге вправо старшие биты не расширяются на знак.

AND "Логическое И" с аккумулятором

Слов: Синтаксисы 1 и 4: 1 слово

Синтаксисы 2 и 3: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1 и 4: 1 цикл

Синтаксисы 2 и 3: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3В Синтаксисы 2 и 3: Класс 2 Синтаксис 4: Класс 1

AR3

A B

Пример 1: AND *AR3+, A

 Before Instruction
 After Instruction

 00 00FF 1200
 A
 00 0000 1000

 0100
 AR3
 0101

Data Memory

0100h 1500 0100h 1500

Пример 2: AND A, 3, B

 Before Instruction
 After Instruction

 00 0000 1200
 A
 00 0000 1200

 00 0000 1800
 B
 00 0000 1000

78

ANDM "Логическое И" ячейки памяти с длинным непосредственным значением

Синтаксис: ANDM #lk, Smem Операнды: Smem: Одиночный операнд памяти данных $0 \le 1k \le 65535$ Опкод: 15 14 13 12 11 10 0 1 0 0 0 16-битная константа Выполнение: $lk \ AND \ (Smem) \rightarrow Smem$ Биты состояния: нет Описание: Эта инструкция производит логическую операцию одиночным операндом памяти данных Smem и 16-разрядной длинной константой lk. Результат сохраняется в ячейке памяти данных, определяемой *Smem*. Примечание – Эта инструкция неповторяемая. Слов: 2 слова При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 18А

Класс 18В

Пример 1: ANDM #00FFh, *AR4+

> **Before Instruction** After Instruction AR4 0100 AR4 0101 Data Memory

> > 0100h 0100h 0444 0044

Пример 2: ANDM #0101h, 4; DP = 0

> Before Instruction After Instruction

Data Memory

00 0000 0100 0004h 0004h 00 0000 0100

В[D] Безусловный переход

 Синтаксис:
 B[D] *pmad*

Операнды: $0 \le pmad \le 65535$

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	Z	0	0	1	1	1	0	0	1	1
16-битная константа															

Выполнение: $pmad \rightarrow PC$

Биты состояния: нет

Описание: Эта инструкция передает управление программой определенному

адресу памяти программ (*pmad*), который может быть как цифровым, так и символическим. Если переход выполняется с задержкой (при указании суффикса D), выбираются и исполняются две однословных инструкции или одна двухсловная инструкция, следующие(ая) за

инструкцией перехода.

Примечание – Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 4 цикла

2 цикла (для задержанных)

Классы: Класс 29А

Пример 1: В 2000h

Before Instruction After Instruction

PC 1F45 PC 2000

Пример 2: BD 1000h

ANDM 4444h, *AR1+

 Before Instruction
 After Instruction

 PC
 1F45
 PC
 1000

После того, как операнд логически умножается на 4444h, программа

продолжает выполнение с адреса 1000h.

ВАСС[D] Переход по содержимому аккумулятора

Синтаксис: BACC[D] src

Операнды: src: A (аккумулятор A)

15

14

В (аккумулятор В)

1 1 1 1 0 1 Z S 1 1 1 0

11

13 12

Выполнение: $(src(15-0)) \rightarrow PC$

Биты состояния: нет

Опкод:

Описание: Эта инструкция передает управление программой по 16-разрядному

10

адресу в младшей части *src* (биты 15-0). Если переход выполняется с задержкой (при указании суффикса D), выбираются и исполняются две однословных инструкции или одна двухсловная инструкция,

следующие(ая) за инструкцией перехода.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 6 циклов

4 цикла (для задержанных)

Классы: Класс 30А

Пример 1: ВАСС А

 Before Instruction
 After Instruction

 A
 00 0000 3000
 A
 00 0000 3000

 PC
 1F45
 PC
 3000

Пример 2: ВАССО В

ANDM 4444h, *AR1+

 Before Instruction
 After Instruction

 B
 00 0000 2000
 B
 00 0000 2000

 PC
 1F45
 PC
 2000

После того, как операнд логически умножается на 4444h, программа продолжает выполнение с адреса 2000h.

0

0

0

0

BANZ[D] Условный переход, если вспомогательный регистр не равен нулю

Синтаксие: **BANZ[D]** *pmad, Sind*

Операнды: Sind: Одиночный операнд с косвенной адресацией

 $0 \le pmad \le 65535$

Опкод: 15 14 13 12

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	1	1	Z	0	I	A	A	A	A	A	A	A
	16-битная константа														

Выполнение: Если $((ARx) \neq 0)$,

TO

 $pmad \rightarrow PC$

иначе

 $(PC) + 2 \rightarrow PC$

Биты состояния: нет

Описание: Эта инструкция выполняет переход к указанному адресу памяти

программ (pmad), если значение вспомогательного регистра ARx не ноль. В противном случае, значение счетчика комманд увеличивается на 2. Если переход выполняется с задержкой (при указании суффикса D), выбираются и исполняются две однословных инструкции или одна двухсловная инструкция, следующие(ая) за инструкцией

перехода.

Примечание – Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 4 цикла (условие выполнено)

2 цикла (условие не выполнено)

2 цикла (для задержанных)

Классы: Класс 29А

Пример 1: BANZ 2000h, *AR3-

	Before Instruction		After Instruction
PC	1000	PC	2000
AR3	0005	AR3	0004

Пример 2: BANZ 2000h, *AR3-

	Before Instruction		After Instruction
PC	1000	PC	1002
AR3	0000	AR3	FFFF

BANZ[D] Условный переход, если вспомогательный регистр не равен нулю

Пример 3: BANZ 2000h, *AR3(-1) **Before Instruction** After Instruction PС 1000 РC 1003 AR3 0001 AR3 0001 Пример 4: BANZD 2000h, *AR3-ANDM 4444h, *AR5+ **Before Instruction** After Instruction РС РC 2000 1000 0004 AR3 0003 AR3

После того, как содержимое памяти данных логически умножается на 4444h, программа продолжает выполнение с адреса 2000h.

ВС[D] Условный переход

Синтаксис: **BC[D]** *pmad*, *cond*[, *cond*[, *cond*]]

Операнды: $0 \le pmad \le 65535$

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия
BIO	BIO# low	0000 0011	NBIO	BIO# high	0000 0010
C	C = 1	0000 1100	NC	C = 0	0000 1000
TC	TC = 1	0011 0000	NTC	TC = 0	0010 0000
AEQ	$(\mathbf{A}) = 0$	0100 0101	BEQ	$(\mathbf{B}) = 0$	0100 1101
ANEQ	$(A) \neq 0$	0100 0100	BNEQ	$(B) \neq 0$	0100 1100
AGT	(A) > 0	0100 0110	BGT	(B) > 0	0100 1110
AGEQ	$(A) \ge 0$	0100 0010	BGEQ	$(B) \ge 0$	0100 1010
ALT	(A) < 0	0100 0011	BLT	(B) < 0	0100 1011
ALEQ	$(A) \le 0$	0100 0111	BLEQ	$(B) \le 0$	0100 1111
AOV	А переполнен	0111 0000	BOV	В переполнен	0111 1000
ANOV	А не переп-н	0110 0000	BNOV	В не переп-н	0110 1000
UNC	безусловный	0000 0000			

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	0	Z	0	С	С	С	С	С	С	С	С
	16-битная константа														

Выполнение:

Если (условие(я)),

TO

 $pmad \rightarrow PC$

иначе

 $(PC) + 2 \rightarrow PC$

Биты состояния:

Влияет на OVA или OVB, если выбраны OV или NOV

Описание:

Эта инструкция выполняет переход к адресу памяти программ (*pmad*), если выполнены все указанные условия. Независимо от выполнения условия(й) из памяти программ выбираются (но не исполняются) две однословные или одна двухсловная инструкция, следующие(ая) за инструкцией перехода. Если указанные условия выполнены, то эти два слова изымаются из конвейера и выполнение продолжается с *pmad*. Если условие(я) невыполнено(ы), РС увеличивается на 2 и исполняются два (уже находящихся в конвейере) слова, распологавшиеся после инструкции перехода.

Если инструкция выполняется с задержкой (при указании суффикса D), то сначала из памяти программ выбираются и исполняются две однословные инструкции или одна двухсловная. Эти инструкции не оказывают влияния на проверяемые условия. Если указанные условия выполняются, то выполнение программы продолжается с *pmad*. Если условия не выполняются, то PC увеличивается на 2, и выполняются два слова после инструкции условного перехода.

ВС[**D**] Условный переход

Эта инструкция позволяет осуществлять проверку нескольких условий перед передачей управления в другую секцию программы. Инструкция может проверять условия индивидуально или в комбинации с другими условиями. Можно компоновать условия только из одной группы следующим образом:

Группа 1 — Допускается выбрать до двух условий. Каждое условие должно принадлежать разным категориям (А или В, см. таблицу ниже). Не допускается использование в инструкции двух условий из одной категории. Например, одновременно можно тестировать EQ и OV, однако, нельзя выполнить одновременную проверку GT и NEQ. Для обоих условий аккумулятор должен быть одним и тем же. Не допускается проверка двух условий для разных аккумуляторов в одной инструкции. Например, разрешена одновременная проверка AGT и AOV, однако, не допускается использование в одной инструкции условий AGT и BOV.

Группа 2 — Допускается выбрать до трех условий. Каждое из трех условий должно быть из различных категорий (A, B или C). Не допускается использование двух или более условий из одной категории, т. е. допускается одновременная проверка TC, C и BIO#, однако, не допускается одновременная проверка NTC, C и NC.

Сочетаемость условий для этой инструкции

Груг	ппа 1	Группа 2						
Категория А	Категория В	Категория А	Категория В	Категория С				
EQ	OV	TC	С	BIO				
NEQ	NOV	NTC	NC	NBIO				
LT								
LEQ								
GT								
GEQ								

Примечание – Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 5 циклов (условие выполнено)

3 цикла (условие невыполнено)

3 цикла (для задержанных)

Классы: Класс 31А

ВС[D] Условный переход

Пример 1:	BC 2000h, AGT	·		
1 1		Before Instruction		After Instruction
	А	00 0000 0053	Α	00 0000 0053
	PC	1000	PC	2000
Пример 2:	BC 2000h, AGT	7		
		Before Instruction		After Instruction
	Α	FF FFFF FFFF	Α	FF FFFF FFFF
	PC	1000	PC	1002
Пример 3:	BCD 1000h, B	υV		
	ANDM 4444h,	*AR1+		
		Before Instruction		After Instruction
	PC	3000	PC	1000
	OVB	1	OVB	1
Пример 4:	переход выполн выполнение	кого умножения содержимог няется, если условие выполнено программы продолжается за инструкцией перехода. , NC, BIO	. В пр	
		Before Instruction		After Instruction
	PC	3000	PC	3002
	С	1	С	1

BIT Тестирование бита

Опкод:

Выполнение:

BIT Xmem, BITC Синтаксис:

Двойной операнд памяти данных Операнды:

15 14 13 12 11

 $(Xmem(15 - BITC)) \rightarrow TC$

 $0 \le BITC \le 15$

0 0 0

Оказывает действие на состояние ТС Биты состояния:

Описание: Эта инструкция копирует указанный бит двойного операнда памяти

10

данных *Хтет* в бит TC регистра состояния ST0. В таблице ниже перечислены коды разрядов, соответствующие каждому биту в

0

X

В

памяти данных.

Коды битов соответствуют ВІТС и адреса битов соответствуют

(15 - BITC).

Коды битов для инструкции BIT

Адрес	бита	Код бита	Адрес	бита	Код бита
(LSB)	0	1111		8	0111
	1	1110		9	0110
	2	1101		10	0101
	3	1100		11	0100
	4	1011		12	0011
	5	1010		13	0010
	6	1001		14	0001
	7	1000	(MSB)	15	0000

1 слово Слов:

Циклов: 1 цикл

Классы: Класс 3А

BIT *AR5+, 15-12; test bit 12 Пример 1:

	Before Instruction		After Instruction
AR5	0100	AR5	0101
TC	0	TC	1
Data Memory			

0100h 7688 0100h

BITF Тестирование бита, указанного непосредственным значением

1	1
Синтаксис:	BITF Smem, #lk
Операнды:	Smem: Одиночный операнд памяти данных $0 \le lk \le 65\ 535$
Опкод:	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	0 1 1 0 0 0 0 1 I A A A A A A A
	16-битная константа
Выполнение:	Если ((Smem) AND lk) = 0 то $0 \rightarrow TC$ иначе $1 \rightarrow TC$
Биты состояния:	Оказывает действие на состояние ТС
Описание:	Эта инструкция тестирует указанный(е) бит(ы) содержимого памяти данных <i>Smem</i> . Если указанный(ые) бит(ы) — 0, бит TC регистра состояния ST0 очищается в 0, в противном случае TC устанавливается в 1. Константа lk — маска для тестируемого бита или битов.
Слов:	2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.
Циклов:	2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.
Классы:	Класс 6A Класс 6B
Пример 1:	BITF 5, 00FFh
	Before Instruction After Instruction TC x TC 0 DP 004 DP 004
Пример 2:	0205h 5400 0205h 5400 BITF 5, 0800h
пример 2.	Before Instruction After Instruction TC x TC 1 DP 004 DP 004
	Data Memory 0205h 0F7F 0205h 0F7F

BITT Тестирование бита, определенного Т

BITT Smem Синтаксис:

Smem: Одиночный операнд памяти данных Операнды:

Опкод: 15 14 13 12 11 10 8 0 0 0 0 0 0 I A A A A A A

Выполнение: $(Smem(15 - T(3-0))) \rightarrow TC$

Биты состояния: Оказывает действие на состояние ТС

Эта инструкция копирует указанный бит значения памяти данных *Smem* в бит TC регистра состояния ST0. Четыре младших бита регистра T содержат код бита, который определяет – какой бит будет Описание:

скопирован.

Адрес бита соответствует (15 - T(3-0)). Код бита соответствует

содержимому Т (3-0).

Коды битов для инструкции ВІТТ

	TOOLS ON TO A SECTION SET 1					
Адрес	Адрес бита		Адрес бита		Код бита	
(LSB)	0	1111		8	0111	
	1	1110		9	0110	
	2	1101		10	0101	
	3	1100		11	0100	
	4	1011		12	0011	
	5	1010		13	0010	
	6	1001		14	0001	
	7	1000	(MSB)	15	0000	

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 3А

Класс 3В

Пример 1: BITT *AR7+0

	Before Instruction		After Instruction
Т	C	Т	С
TC	0	TC	1
AR0	0008	AR0	0008
AR7	0100	AR7	0108
Data Memory			
0100h	0008	0100h	0008

CALA[D] Вызов подпрограммы по адресу, содержащемуся в аккумуляторе

Синтаксис: CALA[D] src

Операнды: src: A (аккумулятор A)

15

1

В (аккумулятор В)

0

10

1

Z

S

0

0

0

Опкод:

Выполнение:

 $(SP) - 1 \rightarrow SP$ $(PC) + 1 \rightarrow TOS$ $(src(15-0)) \rightarrow PC$

Без задержки:

14 13 12 11

1

1

C задержкой: $(SP) - 1 \rightarrow SP$ $(PC) + 3 \rightarrow TOS$ $(src(15-0)) \rightarrow PC$

Биты состояния: нет

Описание: Эта инструкция передает управление 16-разрядному адресу в

младшей части src (биты 15-0). При задержанном вызове (когда указан суффикс D), из памяти программ выбираются и исполняются две однословные инструкции или одна двухсловная, расположенные

после инструкции вызова.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 6 циклов

4 цикла (для задержанных)

Классы: Класс 30В

Пример 1: САLA А

	Before Instruction		After Instruction
Α	00 0000 3000	Α	00 0000 3000
PC	0025	PC	3000
SP	1111	SP	1110

Data Memory

1110h 4567 1110h 0026

САLA[D] Вызов подпрограммы по адресу, содержащемуся в аккумуляторе

Пример 2: САLAD В

ANDM 4444h, *AR1+

	Before Instruction		After Instruction
В	00 0000 2000	В	00 0000 2000
PC	0025	PC	2000
SP	1111	SP	1110
Data Memory			
1110h	4567	1110h	0028

После того, как содержимое памяти данных логически умножается на 4444h, программа продолжает выполнение с адреса 2000h.

CALL[D] Безусловный вызов

Синтаксис: CALL[D] pmad

Операнды: $0 \le pmad \le 65535$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

 1
 1
 1
 1
 0
 0
 Z
 0
 0
 1
 1
 1
 0
 0
 0

 16-битная константа

Выполнение: Без задержки:

 $(SP) - 1 \rightarrow SP$ $(PC) + 2 \rightarrow TOS$ pmad $\rightarrow PC$

C задержкой: $(SP) - 1 \rightarrow SP$ $(PC) + 4 \rightarrow TOS$ pmad $\rightarrow PC$

Биты состояния: нет

Описание: Эта инструкция передает управление программой адресу памяти

программ (*pmad*). Перед загрузкой *pmad* в PC, адрес возврата помещается в TOS. При задержанном вызове (суффикс D), выбираются и исполняются две однословные инструкции или одна

двухсловная, расположенные после инструкции вызова.

Примечание – Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 4 цикла

2 цикла (для задержанных)

PC

Классы: Класс 29В

Пример 1: CALL 3333h

 Before Instruction
 After Instruction

 0025
 PC
 3333

 1111
 SP
 1110

Data Memory

1110h 4567 1110h 0027

CALL[D] Безусловный вызов

Пример 2: CALLD 1000h

ANDM #4444h, *AR1+

 Before Instruction
 After Instruction

 PC
 0025
 PC
 1000

 SP
 1111
 SP
 1110

Data Memory

1110h 4567 1110h 0029

После того, как содержимое памяти данных логически умножается на 4444h, программа продолжает выполнение с адреса 1000h.

СС[D] Условный вызов

Синтаксие: CC[D] pmad, cond[, cond[, cond]]

Операнды: $0 \le pmad \le 65535$

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия
BIO	BIO# low	0000 0011	NBIO	BIO# high	0000 0010
C	C = 1	0000 1100	NC	C = 0	0000 1000
TC	TC = 1	0011 0000	NTC	TC = 0	0010 0000
AEQ	$(\mathbf{A}) = 0$	0100 0101	BEQ	$(\mathbf{B}) = 0$	0100 1101
ANEQ	$(A) \neq 0$	0100 0100	BNEQ	$(B) \neq 0$	0100 1100
AGT	(A) > 0	0100 0110	BGT	(B) > 0	0100 1110
AGEQ	$(A) \ge 0$	0100 0010	BGEQ	$(B) \ge 0$	0100 1010
ALT	(A) < 0	0100 0011	BLT	(B) < 0	0100 1011
ALEQ	$(A) \leq 0$	0100 0111	BLEQ	$(B) \leq 0$	0100 1111
AOV	А переполнен	0111 0000	BOV	В переполнен	0111 1000
ANOV	А не переп-н	0110 0000	BNOV	В не переп-н	0110 1000
UNC	безусловный	0000 0000			

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	0	Z	1	C	С	С	С	С	С	С	С
					1	6-би	гная	конс	тант	ra					

Выполнение:

Без задержки

Если (условие(я)),

то

$$(SP) - 1 \rightarrow SP$$

 $(PC) + 2 \rightarrow TOS$
pmad $\rightarrow PC$

иначе

$$(PC) + 2 \rightarrow PC$$

С задержкой

Если (cond(s))

то

$$(SP) - 1 \rightarrow SP$$

 $(PC) + 4 \rightarrow TOS$
pmad $\rightarrow PC$

иначе

$$(PC) + 2 \rightarrow PC$$

Биты состояния: Затрагивает OVA или OVB, если выбраны OV или NOV

Описание:

Эта инструкция передает управление адресу памяти программ (*pmad*), если выполнены все указанные условия. Независимо от выполнения условия(й) из памяти программ выбираются (но не исполняются) две однословные или одна двухсловная инструкция, следующие(ая) за инструкцией вызова. Если указанные условия выполнены, то эти два слова изымаются из конвейера и выполнение продолжается с *pmad*. Если условие(я) невыполнено(ы), РС увеличивается на 2 и исполняются два (уже находящихся в конвейере) слова, распологавшиеся после инструкции вызова.

Если инструкция выполняется с задержкой (при указании суффикса D), то сначала из памяти программ выбираются и исполняются две однословные инструкции или одна двухсловная. Эти инструкции не оказывают влияния на проверяемые условия. Если указанные условия выполняются, то выполнение программы продолжается с *pmad*. Если условия не выполняются, то PC увеличивается на 2, и выполняются два слова, следующие за задержанной инструкцией условного вызова.

Эта инструкция позволяет осуществлять проверку нескольких условий перед передачей управления в другую секцию программы. Инструкция может проверять условия индивидуально или в комбинации с другими условиями. Можно компоновать условия только из одной группы следующим образом:

Группа 1: Допускается выбрать до двух условий. Каждое условие должно принадлежать разным категориям (А или В, см. таблицу ниже). Не допускается использование в инструкции двух условий из одной категории. Например, одновременно можно тестировать EQ и OV, однако, нельзя выполнить одновременную проверку GT и NEQ. Для обоих условий аккумулятор должен быть одним и тем же. Не допускается проверка двух условий для разных аккумуляторов в одной инструкции. Например, разрешена одновременная проверка AGT и AOV, однако, не допускается использование в одной инструкции условий AGT и BOV.

Группа 2: Допускается выбрать до трех условий. Каждое из трех условий должно быть из различных категорий (A, B или C). Не допускается использование двух или более условий из одной категории, т. е. допускается одновременная проверка TC, C и BIO, однако, не допускается одновременная проверка NTC, C и NC.

Сочетаемость условий для этой инструкции

Груг	іпа 1		Группа 2	
Категория А	Категория В	Категория А	Категория В	Категория С
EQ	OV	TC	С	BIO
NEQ	NOV	NTC	NC	NBIO
LT				
LEQ				
GT				
GEQ				

Примечание – Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 5 циклов (условие выполнено)

3 цикла (условие невыполнено)

3 цикла (для задержанных)

Класс 31В Классы:

Пример 1: CC 2222h, AGT

	Before Instruction		After Instruction
Α	00 0000 3000	А	00 0000 3000
PC	0025	PC	2222
SP	1111	SP	1110

Data Memory

1110h 1110h 4567 0027

CCD 1000h, BOV Пример 2:

ANDM 4444h, */	\R1+		
	Before Instruction		After Instruction
PC	0025	PC	1000
OVB	1	OVB	0
SP	1111	SP	1110
Data Memory			
1110h	4567	1110h	0029

После того, как содержимое памяти данных логически умножается на 4444h, программа продолжает выполнение с адреса 1000h.

CMPL Двоичное дополнение аккумулятора

Синтаксис: **CMPL** *src*, [, *dst*]

Операнды: src, dst: А (аккумулятор А)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 6 S 0 1 1 0 D 1 0 0 0

 $rac{1}{rc} \rightarrow dst$ Выполнение:

Биты состояния: нет

Описание: Эта инструкция вычисляет дополнение до единицы содержимого src

(логическая инверсия). Результат сохраняется в dst, если он

определен, иначе в src.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: CMPL A, B

> **Before Instruction** After Instruction

FC DFFA AEAA FC DFFA AEAA Α В

00 0000 7899 03 2005 5155

СМРМ Сравнение памяти с длинным непосредственным значением

Синтаксис:	CMPM Smem, #lk				
Операнды:	Smem: Одиночный операнд памяти данных $-32\ 768 \le lk \le 32\ 767$				
Опкод:	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 1 0 0 0 0 0 I A				
Выполнение:	Если (Smem) = lk то $1 \rightarrow TC$ иначе $0 \rightarrow TC$				
Биты состояния:	оказывает действие на состояние ТС				
Описание:	Эта инструкция сравнивает 16-разрядный одиночный операнд памяти данных <i>Smem</i> с 16-разрядной константой lk . Если они равны, то TC устанавливается в 1, иначе — очищается в 0.				
Слов:	2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.				
Циклов:	2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.				
Классы:	Класс 6A Класс 6B				
Пример	CMPM *AR4+, 0404h				
	Before Instruction After Instruction TC 1 TC 0 AR4 0100 AR4 0101 Data Memory 0100h 4444 0100h 4444				

СМРR Сравнение вспомогательного регистра с AR0

Синтаксис: CMPR CC, ARx

Операнды: $0 \le CC \le 3$

Опкод:

Выполнение:

ARx: AR0-AR7

15 14 13 12

1

то

 $1 \rightarrow TC$

иначе

 $0 \rightarrow TC$

Биты состояния: оказывает действие на состояние ТС

Если (условие)

Описание: Эта инструкция сравнивает содержимое указанного вспомогательного

11

0

10

1

C

C

0

0

R

регистра (ARx) с содержимым AR0 и устанавливает TC в соответствие с результатом сравнения. Сравнение определяется значением CC (код условия) (см. таблицу ниже). Если условие выполнено, то TC устанавливается в 1. Если условие не выполняется, то TC очищается в 0. Вычисление всех условий осуществляется как беззнакковая

операция.

Условие	Код условия (СС)	Описание
EQ	00	Проверка $(ARx) = (AR0)$
LT	01	Проверка $(ARx) < (AR0)$
GT	10	Проверка $(ARx) > (AR0)$
NEQ	11	Проверка $(ARx) \neq (AR0)$

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример CMPR 2, AR4

	Before Instruction		
TC	1		
AR0	FFFF		
AR4	7FFF		

CMPS Сравнение, выбор и сохранение максимума

Синтаксис: CMPS src, Smem

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 1 0 0 0 1 1 1 S I A A A A A A

Выполнение: Если ((src(31-16)) > (src(15-0)))

то

 $(src(31-16)) \rightarrow Smem$ $(TRN) << 1 \rightarrow TRN$

 $0 \to TRN(0)$ $0 \to TC$

иначе

 $(src(15-0)) \rightarrow Smem$ $(TRN) << 1 \rightarrow TRN$ $1 \rightarrow TRN(0)$

 $1 \rightarrow TC$

Биты состояния: оказывает действие на состояние ТС

Описание: Эта инструкция сравнивает значения двух величин, расположенных в

младшей и старшей частях *src* и сохраняет максимальное значение в указанную ячейку памяти данных *Smem*. Если старшая часть *src* (биты 31-16) больше, ноль сдвигается в младший значащий бит (LSB) регистра перемещений (TRN) и бит TC очищается в 0. Если же из двух чисел больше значение в младшей части *src* (биты 15-0), то 1 сдвигается в LSB регистра перемещений и TC устанавливается в 1.

Эта инструкция имеет особенность при конвейерном выполнении. Сравнение выполняется в фазе чтения, поэтому значение *src* должено быть определено за один цикл до выполняемой операции. Иными словами, тестирование аккумулятора *src* с помощью инструкции CMPS будет некорректным, если проверять результат выполнения предыдущей инструкции, изменившей содержимое этого аккумулятора.

TRN и бит TC обновляются во время фазы выполнения.

1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

Слов:

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

СМРЅ Сравнение, выбор и сохранение максимума

Классы:	Класс 10A Класс 10B			
Пример:	CMPS A, *AR4+			
• •		Before Instruction		After Instruction
	А	00 2345 7899	А	00 2345 7899
	TC	0	TC	1
	AR4	0100	AR4	0101
	TRN	4444	TRN	8889
	Data Memory			
	0100h	0000	0100h	7899

DADD Двойное 16-разрядное/с двойной точностью сложение с аккумулятором

Синтаксис: **DADD** Lmem, src[, dst]

src, dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 0 S D I A A A A A A A

Выполнение: Если C16 = 0

TO

 $(Lmem) + (src) \rightarrow dst$

иначе

 $(Lmem(31-16)) + (src(31-16)) \rightarrow dst(39-16)$ $(Lmem(15-0) + (src(15-0)) \rightarrow dst(15-0)$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

оказывает влияние на С и OVdst (или OVsrc, если dst не определен)

Описание: Эта инструкция добавляет содержимое *src* к 32-разрядному длинному

операнду памяти данных Lmem. Если dst определен, то результат сохраняется в dst. Если dst не определен, то результат сохраняется в

src. Значение бита C16 определяет режим работы инструкции:

- Если C16 = 0, инструкция выполняется в режиме вычисления с двойной точностью. 40-разрядное значение src добавляется к Lmem. Биты насыщения и переполнения устанавливаются в

соответствии с результатом операции.

- Если C16 = 1, инструкция выполняется в двойном 16-разрядном режиме. Старшая часть src (биты 31-16) складывается с 16 старшими битами Lmem, а младшие 16 бит src(15-0) с 16 младшими битами Lmem(15-0). Биты переполнения и насыщения не затрагиваются при таком режиме работы инструкции. В этом режиме результат не насыщается,

независимо от состояния бита OVM.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 цикл.

DADD Двойное 16-разрядное/с двойной точностью сложение с аккумулятором

Классы: Класс 9A Класс 9B

Пример 1: DADD *AR3+, A, B

	Before Instruction		
Α	00 5678 8933	A	00 5678 8933
В	00 0000 0000	В	00 6BAC BD89
C16	0	C16	0
AR3	0100	AR3 ¹⁾	0102
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

¹⁾ Поскольку эта инструкция – длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DADD *AR3-, A, B

	Before Instruction		After Instruction
Α	00 5678 3933	A	00 5678 3933
В	00 0000 0000	В	00 6BAC 6D89
C16	1	C16	1
AR3	0100	AR3 ¹⁾	OOFE
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

Пример 3: DADD *AR3-, A, B

	Before Instruction	After Instruction
Α	00 5678 3933	A 00 5678 3933
В	00 0000 0000	B 00 8ACE 4E67
C16	0	C16 0
AR3	0101	AR3 ¹⁾ 00FF
Data Memory		
0100h	1534	0100h 1534
0101h	3456	0101h 3456

¹⁾ Поскольку эта инструкция – длиннооперандная, AR3 уменьшается на 2 после выполнения.

DADST Сложение с двойной точностью с Т/двойное 16-разрядное сложение/вычитание с Т

Синтаксис: **DADST** *Lmem*, *dst*

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 1 1 A A A A A A A

Выполнение: Если С16 = 1

то

 $(Lmem(31-16)) + (T) \rightarrow dst(39-16)$ $(Lmem(15-0) - (T) \rightarrow dst(15-0)$

иначе

 $(Lmem) + ((T) + (T) \le 16) \rightarrow dst$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

оказывает влияние на С и OVdst

Описание: Эта инструкция добавляет содержимое Т к 32-разрядному длинному операнду памяти данных *Lmem*. Значение бита C16 определяет режим

работы инструкции:

- Если С16 = 0, инструкция выполняется в режиме вычисления с двойной точностью. *Lmem* добавляется к 32-разрядному значению, состоящему из содержимого T, конкатенированного C содержимым C содержим C содержимым C содержи

- Если C16 = 1, инструкция выполняется в двойном 16-разрядном режиме. 16 старших бит *Lmem* складываются с содержимым Т и результат сохраняется в 24 старших разрядах dst (39-16). В то же время содержимое Т вычитается из 16 младших бит *Lmem*. Результат сохраняется в 16 младших битах dst. В этом режиме результат не насыщается, независимо от состояния бита OVM.

Примечание — Эта инструкция имеет смысл только, когда бит C16 установлен в 1 (двойной 16-разрядный режим).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Lmem добавляется еще 1 цикл.

DADST Сложение с двойной точностью с Т/двойное 16-разрядное сложение/вычитание с Т

Пример 1:	DADST *AR3-, A	Ą		
1 1		Before Instruction	After Instr	uction
	Α	00 0000 0000	A 00 3879	1111
	Т	2345	Т	2345
	C16	1	C16	1
	AR3	0100	AR3 ¹⁾	OOFE
	Data Memory			
	0100h	1534	0100h	1534
	0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

Пример 2: DADST *AR3+, A

Класс 9A Класс 9B

Классы:

	Before Instruction		After Instruction
Α	00 0000 0000	Α	00 3879 579B
Т	2345	Т	2345
C16	0	C16	0
AR3	0100	AR3 ¹⁾	0102
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

¹⁾ Поскольку эта инструкция – длиннооперандная, AR3 увеличивается на 2 после выполнения.

DELAY Задержка памяти

Синтаксис: **DELAY** Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 0 0 0 0 0 A A A A A

Выполнение: $(Smem) \rightarrow Smem + 1$

Биты состояния: нет

Описание: Эта инструкция копирует содержимое одиночного операнда памяти

данных *Smem* в следующий адрес, стоящий выше. После операции копирования само содержимое Smem остается прежним. Эта инструкция используется для реализации Z-задержки в приложениях цифровой обработки сигналов. Функция задержки включена в инструкции загрузки T и вставки задержки (LTD) и в инструкции умножения памяти программ и накопления с задержкой (MACD).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 24А

Класс 24В

Пример: DELAY *AR3

Before Instruction After Instruction

AR3 0100 AR3 0100

Data Memory

0100h 6CAC 0100h 6CAC

0101h 0000 0101h 6CAC

DLD Двойная 16-разрядная/с двойной точностью загрузка длинного слова в аккумулятор

Синтаксис: **DLD** *Lmem*, *dst*

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 1 1 D I A A A A A A A

Выполнение: Если C16 = 0

то

 $(Lmem) \rightarrow dst$

иначе

 $(Lmem(31-16)) \rightarrow dst(39-16)$ $(Lmem(15-0)) \rightarrow dst(15-0)$

Биты состояния: зависит от SXM

Описание: Эта инструкция загружает dst 32-разрядным длинным операндом

Lmem. Значение бита C16 определяет режим работы инструкции:

- Если C16 = 0, инструкция выполняется в режиме с двойной точностью. *Lmem* загружается в dst.

- Если C16 = 1, инструкция выполняется в двойном 16-разрядном режиме. 16 старших бит *Lmem* загружаются в 24 разряда dst(39-16). Одновременно 16 младших бит *Lmem*

загружаются в 16 младших бит dst.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 цикл.

Классы: Класс 9А

Класс 9В

Пример: DLD *AR3+, В

	Before Instruction		After Instruction
В	00 0000 0000	В	00 6CAC BD90
AR3	0100	AR3 ¹⁾	0102
Data Memory			
0100h	6CAC	0100h	6CAC
0101h	BD90	0101h	BD90

¹⁾ Поскольку эта инструкция – длиннооперандная, AR3 увеличивается на 2 после выполнения.

DRSUB Двойное 16-разрядное/с двойной точностью вычитание из длинного слова

Синтаксис: **DRSUB** *Lmem*, *dst*

src: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 1 1 0 0 S I A A A A A A A

Выполнение: Если С16 = 0

то

 $(Lmem) - (src) \rightarrow src$

иначе

 $(Lmem(31-16)) - (src(31-16)) \rightarrow src(39-16)$ $(Lmem(15-0)) - (src(15-0)) \rightarrow src(15-0)$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

Оказывает действие на С и OVsrc

Описание: Эта инструкция вычитает содержимое *src* из 32-разрядного длинного

операнда памяти данных Lmem; результат сохраняется в src. Значение

бита С16 определяет режим работы инструкции:

- Если C16 = 0, инструкция выполняется в режиме вычисления с двойной точностью. Содержимое src(32) бита) вычитается из

Lmem. Результат сохраняется в *src*.

- Если C16 = 1, инструкция выполняется в двойном 16-разрядном режиме. Старшая часть src(31-16) вычитается из 16 старших разрядов Lmem и результат сохраняется в старшую часть src(39-16). В то же самое время, младшие 16 бит src вычитаются из 16 младших бит Lmem. Результат сохраняется в младшей части src(15-0). В этом режиме результат не

насыщается, независимо от состояния бита OVM.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 цикл.

Классы: Класс 9А

Класс 9В

Пример 1:	DRSUB *AR3+,	A		
		Before Instruction	Afte	rInstruction
	А	00 5678 8933	A FF	BEBB AB23
	С	x	С	0
	C16	0	C16	0
	AR3	0100	AR3 ¹⁾	0102
	Data Memory			
	0100h	1534	0100h	1534
	0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DRSUB *AR3-, A **Before Instruction** After Instruction FF BEBC FB23 Α 00 5678 3933 Α С С C16 C16 AR31) AR3 0100 00FE Data Memory

3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения

DSADT Загрузка длинного слова со сложением Т/

двойная 16-разрядная загрузка со сложением/вычитанием Т

Синтаксис: **DSADT** *Lmem*, *dst*

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 1 1 1 1 D I A A A A A A A

Выполнение: Если С16 = 1

TO

 $(Lmem(31-16)) - (T) \rightarrow dst(39-16)$ $(Lmem(15-0)) + (T) \rightarrow dst(15-0)$

иначе

 $(Lmem) - ((T) + (T << 16)) \rightarrow dst$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

Оказывает действие на С и OVdst

Описание: Эта инструкция вычитает/складывает содержимое Т с 32-разрядным длинным операндом памяти данных Lmem и сохраняет результат в

dst. Значение бита C16 определяет режим работы инструкции:

- Если С16 = 0, инструкция выполняется в режиме вычисления с двойной точностью. 32-разрядное значение, состоящее из содержимого T, конкатенированного c содержимым T, сдвинутым на 16 разрядов влево (T << 16 + T), вычитается из Lmem. Результат сохраняется в dst.

- Если C16 = 1, инструкция выполняется в двойном 16-разрядном режиме. Содержимое Т вычитается из 16 старших разрядов *Lmem* и результат сохраняется в старшей части *dst* (биты 39-16). В то же самое время, содержимое Т складывается с 16 младшими битами *Lmem* и результат сохраняется в младшей части *dst* (биты 15-0). В этом режиме результат не насыщается, независимо от состояния бита OVM.

Примечание — Эта инструкция имеет смысл только, когда бит C16 установлен на 1 (двойной 16-разрядный режим).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Lmem добавляется еще 1 цикл.

109

DSADT Загрузка длинного слова со сложением T/ двойная 16-разрядная загрузка со сложением/вычитанием T

Классы: Класс 9A Класс 9B

Пример 1: DSADT *AR3+, A

	Before Instruction		After Instruction
А	00 0000 0000	А	FF F1EF 1111
Т	2345	Т	2345
С	0	С	0
C16	0	C16	0
AR3	0100	AR3 ¹⁾	0102
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DSADT *AR3-, A

	Before Instruction		After Instruction
Α	00 0000 0000	Α	FF F1EF 579B
T	2345	Т	2345
С	0	С	1
C16	1	C16	1
AR3	0100	AR3 ¹⁾	OOFE
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

DST Сохранение аккумулятора в длинном слове

Синтаксис: **DST** *src*, *Lmem*

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

Lmem: Длинный операнд памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 0 1 1 1 S I A A A A A A A

Выполнение: $(src(31-0)) \rightarrow Lmem$

Биты состояния: нет

Описание: Эта инструкция сохраняет содержимое *src* в 32-разрядном длинном

операнде памяти данных *Lmem*.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Before Instruction

Классы: Класс 13А

Класс 13В

Пример 1: DST B, *AR3+

В	00 6CAC BD90	В	00 6CAC BD90
AR3	0100	AR3 ¹⁾	0102
Data Memory			
0100h	0000	0100h	6CAC
0101h	0000	0101h	BD90

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DST B, *AR3-

	Before Instruction		After Instruction
В	00 6CAC BD90	В	00 6CAC BD90
AR3	0101	AR3 ¹⁾	OOFF
Data Memory			
0100h	0000	0100h	BD90
0101h	0000	0101h	6CAC

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

After Instruction

DSUB Двойное 16-разрядное/с двойной точностью вычитание из аккумулятора

Синтаксис: **DSUB** *Lmem*, *src*

src: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 1 0 S I A A A A A A A

Выполнение: Если C16 = 0

то

 $(src) - (Lmem) \rightarrow src$

иначе

 $(src(31-16)) - (Lmem(31-16)) \rightarrow src(39-16)$ $(src(15-0)) - (Lmem(15-0)) \rightarrow src(15-0)$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

Оказывает действие на С и OVsrc

Описание: Эта инструкция вычитает значение 32-разрядного операнда памяти

данных *Lmem* из содержимого *src* и сохраняет результат в *src*.

Значение бита С16 определяет режим работы инструкции:

- Если C16 = 0, инструкция выполняется в режиме вычисления

с двойной точностью. *Lmem* вычитается из содержимого *src*.

- Если C16 = 1, инструкция выполняется в двойном

16-разрядном режиме. 16 старших бит Lmem вычитаются из старшей части src (биты 31-16) и результат сохраняется в старшей части src(39-

16). В то же самое время, 16 младших бит *Lmem* вычитаются из младшей части *src* (биты 15-0) и результат сохраняется в младшей

части src(15-0).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 цикл.

Классы: Класс 9А

Класс 9В

DSUB Двойное 16-разрядное/с двойной точностью вычитание из аккумулятора

Пример 1:	DSUB *AR3+, A	1		
		Before Instruction		After Instruction
	А	00 5678 8933	Α [00 4144 54DD
	C16	0	C16	0
	AR3	0100	AR3 ¹⁾	0102
	Data Memory			
	0100h	1534	0100h	1534
	0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DSUB *AR3-, A

	Before Instruction		After Instruction
Α	00 5678 3933	А	00 4144 04DD
С	1	С	1
C16	1	C16	1
AR3	0100	AR3 ¹⁾	OOFE
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

DSUBT Загрузка длинным словом с вычитанием Т/

двойная 16-разрядная загрузка с вычитанием Т

Синтаксис: **DSUBT** *Lmem*, *dst*

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 0 1 0 1 1 1 0 D I A A A A A A A

Выполнение: Если С16 = 1

то

 $(Lmem(31-16)) - (T) \rightarrow dst(39-16)$ $(Lmem(15-0)) - (T) \rightarrow dst(15-0)$

иначе

 $(Lmem) - ((T) + (T \le 16) \rightarrow dst$

Биты состояния: зависит от SXM и OVM (только, если C16 = 0)

Оказывает действие на С и OVdst

Описание: Эта инструкция вычитает содержимое Т из 32-разрядного длинного

операнда памяти данных *Lmem* и сохраняет результат в dst. Значение

бита С16 определяет режим работы инструкции:

- Если C16 = 0, инструкция выполняется в режиме вычисления с двойной точностью. 32-разрядное значение, состоящее из содержимого T, конкатенированного с содержимым T, сдвинутым на 16 разрядов влево (T << 16 + T), вычитается из *Lmem*. Результат

coxpaняeтся в dst.

- Если С16 = 1, инструкция выполняется в двойном 16-разрядном режиме. Содержимое Т вычитается из 16 старших бит *Lmem* и результат сохраняется в старшую часть dst (биты 39-16). В то же самое время содержимое Т вычитается из 16 младших битов *Lmem* и результат заносится в младшую часть dst(15-0). В этом режиме результат не насыщается, независимо от состояния бита OVM.

Примечание — Эта инструкция имеет смысл только, когда бит C16 установлен на 1 (двойной 16-разрядный режим).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 слово.

Циклов: 1 шикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Lmem добавляется еще 1 цикл.

DSUBT Загрузка длинным словом с вычитанием T/ двойная 16-разрядная загрузка с вычитанием T

Класс 9А

24,440,241	Класс 9В			
Пример 1:	DSUBT *AR3+,	A		
		Before Instruction		After Instruction
	А	00 0000 0000	А	FF F1EF 1111
	Т	2345	Т	2345
	C16	0	C16	0
	AR3	0100	AR3 ¹⁾	0102
	Data Memory			
	0100h	1534	0100h	1534
	0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 увеличивается на 2 после выполнения.

Пример 2: DSUBT *AR3-, A

Классы:

	Before Instruction		After Instruction
Α	00 0000 0000	А	FF F1EF 1111
Т	2345	T	2345
C16	1	C16	1
AR3	0100	AR3 ¹⁾	OOFE
Data Memory			
0100h	1534	0100h	1534
0101h	3456	0101h	3456

 $^{^{1)}}$ Поскольку эта инструкция — длиннооперандная, AR3 уменьшается на 2 после выполнения.

ЕХР Экспонента аккумулятора

Синтаксис: EXP src

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

10

11

Если (src) = 0

15

 $0 \rightarrow T$

13

1

12

1

иначе

(число главных бит src) $-8 \rightarrow T$

Биты состояния: нет

Опкол:

Выполнение:

Описание: Эта инструкция вычисляет значение экспоненты, которое является

знаковым двоичным дополнением в интервале от -8 до 31 и сохраняет результат в Т. Экспонента вычисляется путем подсчета количества главных (или "смысловых", не содержащих знакового расширения) разрядов в src и вычитанием 8 из этого числа. Число главных разрядов эквивалентно количеству левых сдвигов, необходимых для изъятия знаковых разрядов в 40-разрядном src за исключением бита знака. Само содержимое src не изменяется после

выполнения этой инструкции.

В результате вычитания 8 из количества главных разрядов получается отрицательная степень содержимого аккумулятора, имеющего значащие разряды в поле разрядов безопасности (восемь старших разрядов аккумулятора, используемых для обнаружения и исправления ошибок). См также описание инструкции NORM

(нормализация).

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример 1:

	Before Instruction			After Instruction	
Α	FF FFFF FFCB	-53	Α	FF FFFF FFCB	-53
Τ	0000		Т	0019	25

Пример 2:

	Before Instruction	After Instruction
В	07 8543 2105	B 07 8543 2105
Τ	FFFC	T FFFC -4 ¹⁾

¹⁾ Число в аккумуляторе В имеет значащие разряды в поле разрядов безопасности, поэтому результатом операции EXP является отрицательная степень.

FIRS Симметричный КИХ фильтр

Синтаксис: FIRS Xmem, Ymem, pmad Операнды: Xmem, Ymem: Двойные операнды памяти данных $0 \le pmad \le 65535$ Опкод: 15 14 13 12 11 10 0 0 0 1 0 16-битная константа $pmad \rightarrow B$ Выполнение: Пока (RC) $\neq 0$ (B) + (A(32-16)) х (Ртем по адресу из PAR) $\to B$ $((Xmem) + (Ymem)) \ll 16 \rightarrow A$ $(PAR) + 1 \rightarrow PAR$ $(RC) - 1 \rightarrow RC$ зависит от SXM. FRCT и OVM Биты состояния: Оказывает влияние на C, OVA и OVB Описание: реализует инструкция фильтр с конечной импульсной характеристикой (КИХ). Аккумулятор А(биты 32-16) умножается на Pmem, ячейки адресуемой pmad содержимое (B регистре программного адреса PAR) и результат складывается с содержимым аккумулятора В. Одновременно, содержимое Хтет складывает с содержимым Үтет; полученный результат сдвигается влево на 16 разрядов и загружается в аккумулятор А. В следующей итерации рта увеличивается на 1. В режиме повтора, после загрузки инструкции в конвейер (первое выполнение), она становится эффективно одноцикловой. Слов: 2 слова Циклов: 3 цикла Классы: Класс 8 FIRS *AR3+, *AR4+, COEFFS Пример: Before Instruction After Instruction Α 00 0077 0000 00 00FF 0000 Α В 00 0000 0000 В 00 0008 762C FRCT FRCT 0 AR3 0100 AR3 0101 AR4 0200 AR4 0201 Data Memory 0100h 0055 0100h 0055

0200h

COEFFS

Program Memory

00AA

1234

0200h

COEFFS

OOAA

1234

FRAME Смещение указателя стека непосредственным операндом

FRAME K Синтаксис:

Операнды: $-128 \le K \le 127$

Опкод: 11 10 14 13 12

0 0 K K K K K K K K

 $(SP) + K \rightarrow SP$ Выполнение:

Биты состояния: нет

Описание: Эта инструкция добавляет к SP смещение в формате короткого

> непосредственного операнда К. Для этой инструкции не требуется никакого времени ожидания для генерации адреса в режиме компиляции (CPL = 1)ИЛИ для манипуляций над стеком

осуществляемых, последующей инструкцией.

Слов: 1 слово

Циклов: 1 цикл

Класс 1 Классы:

FRAME 10h Пример:

> **Before Instruction** After Instruction

1000 SP 1010

IDLE Переход в режим ожидания прерывания

15

12

11

0

10

Синтаксис: **IDLE** K

Операнды: $1 \le K \le 3$

Если К:	NN равно
1	00
2	10
3	01

N

0

0

0

0

Выполнение: $(PC) + 1 \rightarrow PC$

Биты состояния: Оказывает действие на INTM

Описание:

Опкод:

Эта инструкция вмешивается в работу программы и переводит ее в режим ожидания немаскированного прерывания или сброса. РС при этом увеличивается на 1. До прихода прерывания устройство остается в режиме ожидания (режим пониженной мощности).

Даже, если INTM=1, устройство выходит из состояния ожидания после немаскированного прерывания. Если INTM=1, программа продолжит выполнение с инструкции, следующей за инструкцией ожидания. Если INTM=0, программа выполняет переход к подпрограмме, обслуживающей соответствующее прерывание. Прерывание разрешается регистром маски прерывания (IMR), независимо от значения бита INTM. Следующие опции, зависящие от значения K, определяют тип прерывания, которое может вывести устройство из состояния ожидания:

- K=1 Внешние устройства, такие как таймер и последовательные порты, остаются активными. Процессор выводится из режима ожидания прерываниями от периферии, а так же сбросом и внешними прерываниями.
- K=2 Внешние устройства, такие как таймер и последовательные порты, неактивны. Процессор из режима ожидания выводится сбросом или внешним прерыванием. Поскольку в отличие от нормальной работы устройства, в режиме ожидания прерывания не защелкиваются, они должны быть короче количества циклов для необходимых для подтверждения.
- K=3 Внешние устройства, такие как таймер и последовательные порты, неактивны; система ФАПЧ остановлена. Процессор из режима ожидания выводится сбросом или внешним прерыванием, поскольку в отличие от нормальной работы устройства в режиме ожидания прерывания не защелкиваются, они должны быть короче количества циклов для необходимых для подтверждения.

0

IDLE Переход в режим ожидания прерывания

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: Число циклов, необходимых для выполнения этой инструкции,

зависит от периода ожидания. Поскольку при K = 3 все остановлено, количество циклов в этом случае не может быть определено.

Минимальное количество циклов 4.

Классы: Класс 36

Пример 1: IDLE 1

Процессор простаивает (находится в состоянии ожидания) до сброса

или немаскированного прерывания.

Пример 2: IDLE 2

Процессор простаивает (находится в состоянии ожидания) до сброса

или немаскированного внешнего прерывания.

Пример 3: IDLE 3

Процессор простаивает (находится в состоянии ожидания) до сброса

или немаскированного внешнего прерывания.

INTR Программное прерывание

Синтаксис: INTR K

Операнды: $0 \le K \le 31$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 1 0 K K K K K

Выполнение: $(SP) - 1 \rightarrow SP$

 $(PC) + 1 \rightarrow TOS$

вектор прерывания, определяемый $K \to PC$

 $1 \rightarrow INTM$

Биты состояния: Оказывает действие на INTM и IFR

Описание: Эта инструкция передает управление программой вектору

прерывания, определяемому К. Она позволяет использовать программное обеспечение для выполнения прерывания. Список прерываний и соответствующие им значения К приведены в руководстве КФДЛ.431299.026ТО процессора 1867ВМ8Т. В ходе выполнения инструкции содержимое РС увеличивается на 1 и

вталкивается в вершину стека (TOS). После этого, вектор прерывания,

определяемый К, загружается в РС и начинает выполняться

подпрограмма обработки прерываний (ISR). Соответствующий бит в регистре флага прерываний (IFR) очищается и прерывания глобально запрещаются (INTM = 1). Регистр маски прерывания (IMR) не влияет на инструкцию INTR. INTR выполняется независимо от значения

INTM.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 3 цикла

Классы: Класс 35

Пример: ІNTR 3

	Before Instruction		After Instruction
PC	0025	PC	FF8C
INTM	0	INTM	1
IPTR	01FF	IPTR	01FF
SP	1000	SP	OFFF
Data Memory			
0FFFh	9653	0FFFh	0026

Синтаксис:	6: Ll 7: Ll 8: Ll 9: Ll	D Sm D Sm D Sm D Xm D #K D #lk D #lk D src	em, [] em, [] em[, em[, em,] f, dst e[, SH e, 16,	FS, a l6, ds SHF SHF IFT], dst M[, a	st FT], d F, dst dst dst]	t										
Опарации	Smer	n·			0	пипо	,,,,,,	й опс	nau	т пом	arı i	понн	LIV			
Операнды:	Xme					дино войн							ыл			
						(акку				INIXIII	1 дан	ныл				
	src, d	181.				(акку		-	-							
	$0 \le K$	< 2	55		Ъ	(akk)	y 1v1 y J1	итор	D)							
	-32 7			32 7	67											
	-32 7 -16 ≤				07											
	$0 \le S$															
Опкоды:	1:	111 1	_ 13													
отподы.	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	1	0	0	0	D	I	A	A	Ā	A	$\frac{2}{A}$	A	A
	2:	0	0	1	0	0	0	ע	1	Λ	71	71	71	П	Λ	11
	2. 15	14	13	12	11	10	9	8	7	6	5	1	2	2	1	0
	0	0	0	1	0	1	0	D	I	6 A	5 A	$\frac{4}{A}$	3 A	$\frac{2}{A}$	1 A	A
	3:	- 0	- 0	1	- 0	1	0	<u> </u>		71	71	71	71	71	71	71
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	0	1	0	D	I	A	A	A	A	$\frac{2}{A}$	A	A
	4:	1	0	0	0	1	0	ע	1	Λ	71	71	71	П	Λ	11
	4. 15	14	13	12	11	10	9	Q	7	6	5	1	2	2	1	Λ
	0	14	13	0	1	10	1	8	7 I	6 A	5 A	$\frac{4}{A}$	$\frac{3}{A}$	$\frac{2}{A}$	Δ	0 A
	0	0	0	0	1	1	0	D	0	1	$\frac{A}{0}$	S	H	I	F	T
	5:	0	0	0		1	0	ע	U	1	U	ъ	11		1	1
	3. 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	0	1	0	D	X	X	X	X	S	H	F	T
	6:		0		0		0	ש	71	71	71	71	5	11		1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	13	1	1	0	1	0	0	D	K	K	K	K	K	K	K	K
	7:	1		U		U	U	ע	17	17	17	17	17	17	17	IX
	15	14	12	12	11	10	9	8	7	6	5	1	2	2	1	Λ
		$\frac{14}{1}$	13	12 1	11 0	0	0	D	0	0	1	<u>4</u> 0	3 S	2 H	$\frac{1}{F}$	0 T
	1	1	1	1	U				_			U	<u>s</u>	П	Г	1
	0.					1	о-ои	тная	KUH	JIAHI	a					
	8:	1.4	12	10	11	10	0	0	7		_	4	2	2	1	0
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	0	D	0	1	1	0	0	0	1	0
						1	о-ои	тная	коно	тант	a					

9: 15 12 11 10 14 13 8 0 1 1 1 0 1 S D 1 0 0 0 0 1 10: 15 13 10 14 12 11 8 5

D

0

S

S

Η

0

Выполнение:

1: (Smem) \rightarrow dst

2: (Smem) << TS \rightarrow dst

3: (Smem) $<< 16 \rightarrow dst$

4: (Smem) \leq SHIFT \rightarrow dst

5: (Xmem) \leq SHFT \rightarrow dst

 $6: K \rightarrow dst$

1

7: $lk \ll SHFT \rightarrow dst$

8: $lk \ll 16 \rightarrow dst$

9: (src) << ASM \rightarrow dst

10: (src) \leq SHIFT \rightarrow dst

Биты состояния:

Зависит от SXM при всех загрузках аккумулятора Зависит от OVM в случае загрузок с SHIFT или со сдвигом ASM Оказывают действие на OVdst (или OVsrc, если dst = src) при

загрузках с SHIFT или со сдвигом ASM

Описание:

Эта инструкция загружает в аккумулятор (в dst или src, если dst не определен) значение памяти данных или непосредственное значение, обеспечивая при этом различные варианты сдвига загружаемого значения. В дополнение, инструкция поддерживает перемещения из

аккумулятора в аккумулятор со сдвигом.

Примечание – При определенных ситуациях некоторые синтаксисы могут быть транслированы как другие:

- Синтаксис 4: если SHIFT = 0, опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: если $0 < SHIFT \le 15$ и Smem режимом косвенной адресации включен в Хтем, опкод инструкции транслируется как синтаксис 5.
 - Синтаксис 5: если SHFT = 0, опкод инструкции транслируется как синтаксис 1.
- Синтаксис 7: если SHFT=0 и $0 \le lk \le 255$, опкод инструкции транслируется как синтаксис 6.

Слов:	Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 слово Синтаксисы 4, 7 и 8: 2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.					
Циклов:	Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 цикл Синтаксисы 4, 7 и 8: 2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.					
Классы:	Синтаксисы 1, 2, 3 и 5: Класс 3А Синтаксисы 1, 2 и 3: Класс 3В Синтаксис 4: Класс 4А Синтаксис 4: Класс 4В Синтаксис 6, 9 и 10: Класс 1 Синтаксисы 7 и 8: Класс 2					
Пример 1:	LD *AR1, A Before Instruction A 00 0000 0000	After Instruction				
	SXM 0 AR1 0200 Data Memory	SXM 0200				
Пример 2:	0200h FEDC	0200h FEDC				
	Before Instruction A	After Instruction A				
Пример 3:	D2000 FEDC LD *AR1, TS, B Before Instruction B 00 0000 0000 SXM 1 AR1 0200	0200h FEDC After Instruction B FF FFFE DC00 SXM 1 AR1 0200				
	T 8 Data Memory 0200h FBDC	T 8				

Пример 4:	LD *AR3+,	16, A			
			Before Instruction		After Instruction
		Α	00 0000 0000	A	FF FEDC 0000
		SXM	1	SXM	1
		AR3	0300	AR1	0301
	Data Memory	/			
	C)300h	FEDC	0300h	FEDC
Пример 5:	LD #248, B				
			Before Instruction		After Instruction
		В	00 0000 0000	В	00 0000 00F8
		SXM	1	SXM	1
Пример 6:	LD A, 8,	В			
			Before Instruction		After Instruction
		Α	00 7FFD 0040	A	00 7FF0 0040
		В	00 0000 FFFF	В	7F FD00 4000
		OVB	0	OVB	1
		SXM	1	SXM	1
	Data Memory				
		0200h	FEDC	0200h	FEDC

LD Загрузка T/DP/ASM/ARP

 Синтаксис:
 1: LD Smem, Т

2: **LD** *Smem*, **DP** 3: **LD** #k9, **DP** 4: **LD** #k5, **ASM** 5: **LD** #k3, **ARP**

6: LD Smem, ASM

Операнды: Smem: Одиночный операнд памяти данных

 $0 \le k9 \le 511$ -16 \le k5 \le 15 $0 \le k3 \le 7$

Опкоды: 1:

	U	U	1	1	U	U	U	U	1	Α	Α	Α	Α	Α	Α	Α
2	:															
_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	0	1	1	0	I	A	A	A	A	A	A	A
3	:															
	15	1/	12	12	11	10	Ο	Q	7	6	5	1	2	2	1	Λ

15

14

13

12

11

10

0 1 1 0 1 0 0 0 K K K K K 1 1 1 5:

6

4

9 15 14 13 12 11 10 0 6 1 1 1 0 1 0 0 0 0 0 K K K 1 6:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 1 1 0 0 1 0 I A A A A A A

Выполнение: 1: (Smem) \rightarrow T

2: $(Smem(8-0)) \rightarrow DP$

 $3: k9 \rightarrow DP$

4: $k5 \rightarrow ASM$

 $5: k3 \rightarrow ARP$

6: $(Smem(4-0)) \rightarrow ASM$

Биты состояния: нет

Описание: Эта инструкция загружает определенное значение в Т или в поля DP,

ASM или ARP регистров ST1 или ST0. Загружаемое значение может быть одиночным операндом памяти данных *Smem* или константой.

0

${f LD}$ Загрузка T/DP/ASM/ARP

Слов:	1 слово			
		и косвенной адресации ации с Smem добавляе		
Циклов:	Синтаксисы 1, 3, 4 Синтаксис 2: 3 цин			
		и косвенной адресации ации с Smem добавляе		
Классы:	Синтаксисы 1 и 6: Синтаксисы 1 и 6: Синтаксис 2: Клас Синтаксис 2: Клас Синтаксис 3, 4 и 5	Класс 3B с 5A с 5B		
Пример 1:	LD *AR3+, T			
		Before Instruction		After Instruction
	Т	0000	Т	FEDC
	AR3	0300	AR3	0301
	Data Memory			
	0300h	FEDC	0300h	FEDC
Пример 2:	LD *AR4, DP			
		Before Instruction		After Instruction
	AR4	0200	AR4	0200
	DP	1FF	DP	0DC
	Data Memory			
	0200h	FEDC	0200h	FEDC
Пример 3:	LD #23, DP			
		Before Instruction		After Instruction
_	DP	1FF	DP	017
Пример 4:	LD 15, ASM			
	4014	Before Instruction		After Instruction
П Е.	ASM	00	ASM	OF
Пример 5:	LD 3, ARP	Before Instruction		After Instruction
	ARP	0	ARP	3
Пример 6:	LD O, ASM		AIVI	
пример о.	DD 0, MDN	Before Instruction		After Instruction
	ASM	00	ASM	
	DP		DP	10
		004	DP	004
	Data Memory			
	0200h	FEDC	0200h	FEDC

LDM Загрузка аккумулятора из картированного в памяти регистра

Синтаксис: LDM MMR, dst Операнды: MMR: Картированный в памяти регистр src: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 0 0 0 Выполнение: $(MMR) \rightarrow dst(15-0)$ $00\ 0000h \rightarrow dst(39-16)$ Биты состояния: нет Описание: Эта инструкция загружает dst содержимым картированного в памяти регистра ММР. И при прямой и при косвенной адресации, девять старших разрядов действующего адреса принудительно очищаются (заполняются 0) для выбора нулевой страницы памяти данных, независимо от текущего содержимого (DP) или содержимого старших девяти бит ARx. Независимо от значения бита SXM режим расширения знака не активизируется. Слов: 1 слово Циклов: 1 цикл Классы: Класс 3А LDM AR4, A Пример 1:

	Before Instruction		Afte	r Instru	uction
Α	00 0000 1111	Α	00	0000	FFFF
AR4	FFFF	AR4			FFFF

Пример 2: LDM 060h, В

В	00 0000 0000	В	00 0000 1234
Data Memory			
0060h	1234	0060h	1234

Before Instruction

After Instruction

LD||**MAC**[**R**] Загрузка аккумулятора параллельно

с умножением-накоплением с/без округления

Синтаксис: LD Xmem, dst

Опкод:

Выполнение:

|| **MAC**[**R**] *Ymem*[, *dst*_]

13

 $(Xmem) \ll 16 \rightarrow dst(31-16)$

Операнды: dst: A (аккумулятор A)

14

В (аккумулятор В)

 dst_{-} : Если dst = A, то $dst_{-} = B$; если dst = B, то $dst_{-} = A$

Хтет, Үтет: Двойные операнды памяти данных

Если указано округление (R – rounding)

11

Round (((Ymem) \times (T)) + (dst) \rightarrow dst

10

0

Иначе

 $((Ymem) \times (T)) + (dst) \rightarrow dst_$

Биты состояния: Зависит от SXM, FRCT и OVM

Оказывает влияние на OVdst_

Описание: Эта инструкция загружает в старшую часть dst (биты 31-16)

16-разрядный двойной операнд памяти данных Xmem, сдвинутый влево на 16 разрядов. Параллельно, эта инструкция умножает двойной операнд памяти данных Ymem на содержимое T, прибавляет к полученному значению содержимое dst_{-} и результат заносит в dst_{-} . Если в инструкции указан суффикс R, результат умножения и сложения округляется путем добавления к нему числа 2^{15} и очистки младших бит

(15-0) в 0. Результат сохраняется в dst.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример 1: LD *AR4+, A

||MAC *AR5+, B

MAC *AR5+,	3		
	Before Instruction		After Instruction
Α	00 0000 1000	A	00 1234 0000
В	00 0000 1111	В	00 010C 9511
Т	0400	Т	0400
FRCT	0	FRCT	0
AR4	0100	AR4	0101
AR5	0200	AR5	0201
Data Memory			
0100h	1234	0100h	1234
0200h	4321	0200h	4321

LD||**MAC**[**R**] Загрузка аккумулятора параллельно с умножением-накоплением с/без округления

Пример 2:	LD *AR4+, A MACR *AR5+,	В		
		Before Instruction	Af	ter Instruction
	A	00 0000 1000	A 0	0 1234 0000
	В	00 0000 1111	В 0	0 010D 0000
	Т	0400	т 🗀	0400
	FRCT	0	FRCT	0
	AR4	0100	AR4	0101
	AR5	0200	AR5	0201
	Data Memory			
	0100h	1234	0100h	1234
	0200h	4321	0200h	4321

LD||**MAS**[**R**] Загрузка аккумулятора параллельно

с умножением-вычитанием с/без округления

Синтаксис: LD Xmem, dst

Опкод:

|| **MAS**[**R**] *Ymem* [, *dst*_]

13

12

Операнды: dst: A (аккумулятор A)

В (аккумулятор В)

 dst_{-} : Если dst = A, то $dst_{-} = B$; если dst = B, то $dst_{-} = A$

D

X

Хтет, Үтет: двойные операнды памяти данных

R

10

Выполнение: $(Xmem) << 16 \rightarrow dst(31-16)$

15

14

Если указано округление (R – rounding)

11

Round $((dst_) - ((T) \times (Ymem))) \rightarrow dst$

Иначе

 $(dst_) - ((T) \times (Ymem)) \rightarrow dst$

Биты состояния: Зависит от SXM, FRCT и OVM

Оказывает влияние на OVdst_

Описание: Эта инструкция загружает в старшую часть dst (биты 31-16)

16-разрядный двойной операнд памяти данных Xmem, сдвинутый влево на 16 разрядов. Параллельно, эта инструкция умножает двойной операнд памяти данных Ymem на содержимое T и вычитает полученный результат из содержимого dst_{-} ; конечный результат

заносится в dst.

Если в инструкции указан суффикс R, результат умножения и вычитания округляется путем добавления к нему числа 2^{15} и очистки младших бит

(15-0) в 0. Результат сохраняется в dst.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример 1: LD *AR4+, A

||MAS *AR5+, B

I'ms 'mcs+, b			
	Before Instruction		After Instruction
A	00 0000 1000	Α	00 1234 0000
В	00 0000 1111	В	FF FEF3 8D11
Т	0400	Т	0400
FRCT	0	FRCT	0
AR4	0100	AR4	0101
AR5	0200	AR5	0201
Data Memory			
0100h	1234	0100h	1234
0200h	4321	0200h	4321

LD||**MAS**[**R**] Загрузка аккумулятора параллельно с умножением-вычитанием с/без округления

Пример 2: LD *AR4+, A ||MASR *AR5+, B Before Instruction After Instruction 00 0000 1000 00 1234 0000 Α В 00 0000 1111 В FF FEF4 0000 Т 0400 Т 0400 FRCT FRCT 0 0 AR4 AR4 0100 0101 AR5 AR5 0200 0201 Data Memory 0100h 0100h 1234 1234 0200h 0200h 4321 4321

LDR Загрузка значения памяти в старшую часть аккумулятора с округлением

Синтаксис: LDR Smem, dst

Операнды: Smem: Одиночный операнд памяти данных

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 1 0 1 1 D I A A A A A A A

Выполнение: $(Smem) \ll 16 + 1 \ll 15 \rightarrow dst(31-16)$

Биты состояния: Зависит от SXM

Описание: Эта инструкция загружает значение памяти данных Smem, сдвинутое

на 16 разрядов в старшую часть dst (биты 31-16). Содержимое Smem округляется путем добавления к нему числа 2^{15} и очистки 15 младших битов (14-0) аккумулятора в 0. 15-й бит аккумулятора

устанавливается в 1.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 3А

Класс 3В

Пример: LDR *AR1, A

 Before Instruction

 A
 00 0000 0000
 A
 [

 SXM
 0
 SXM
 [

 AR1
 0200
 AR1
 [

 Data Memory
 AR1
 [
 AR1
 [

0200h FEDC 0200h

After Instruction

00 FEDC 8000

0200

FEDC

LDU Загрузка в аккумулятор беззнакового значения памяти

Data Memory

0200h

FEDC

Синтаксис: LDU Smem. dst Операнды: Smem: Одиночный операнд памяти данных А (аккумулятор А) dst: В (аккумулятор В) Опкод: 15 0 $(Smem) \rightarrow dst(15-0)$ Выполнение: $00\ 0000h \rightarrow dst(39-16)$ Биты состояния: нет Описание: Эта инструкция загружает значение памяти данных Smem в младшую часть dst (биты 15-0). Биты безопасности и старшие биты dst (биты 39-16) очищаются в 0. В этом случае данные интерпретируются как 16-разрядное число без знака. Независимо от состояния бита SXM инструкция подавляет знаковое расширение. Слов: 1 слово При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 1 цикл При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Классы: Класс 3А Класс 3В Пример: LDU *AR1, A Before Instruction After Instruction 00 0000 0000 00 0000 FEDC Α AR1 0200 AR1

0200n	FEDC

LMS Минимальная среднеквадратичная ошибка

Синтаксис: LMS Xmem, Ymem

Операнды: Хтет, Үтет: Двойные операнды памяти данных

Опкод: 11 15 14 13 12 10 0 0 0 0 X X X X 1

Выполнение: (A) + (Xmem) $<< 16 + 2^{15} \rightarrow A$

 $(B) + (Xmem) \times (Ymem) \rightarrow B$

Биты состояния: Зависит от SXM, FRCT и OVM

Оказывает действие на биты C, OVA и OVB.

Описание: Эта инструкция выполняет LMS-алгоритм – вычисление минималь-

ной среднеквадратичной ошибки. Двойной операнд памяти данных (*Хтет*) сдвигается влево на 16 разрядов и складывается с содержимым аккумулятора А. Результат этого сложения округляется (путем прибавления числа 2^{15} к старшей части аккумулятора (биты 31-16)), и полученное значение сохраняется в аккумуляторе А. Параллельно *Хтет* умножается на *Утет* и результат складывается с содержимым аккумулятора В. *Хтет* не переписывает содержимое Т; поэтому в Т всегда содержится значение ошибки, используемое для

обновления коэффициентов.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример: LMS *AR3+, *AR4+

Elio Tito (Tito)						
	Before Instruction		After Instruction			
Α	00 7777 8888	Α	00 77CD 0888			
В	00 0000 0100	В	00 0000 3972			
FRCT	0	FRCT	0			
AR3	0100	AR3	0101			
AR4	0200	AR4	0201			
Data Memory						
0100h	0055	0100h	0055			
0200h	AA00	0200h	AA00			

LTD Загрузка Т и вставка задержки

Синтаксис: LTD Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 1 0 0 1 1 0 0 I A A A A A A A

Выполнение: $(Smem) \rightarrow T$

 $(Smem) \rightarrow Smem + 1$

Биты состояния: нет

Описание: Эта инструкция копирует содержимое ячейки *Smem* в Т и в ячейку с

адресом, следующим за адресом *Smem*. После выполнения копирования, копируемое значение остается прежним. Эта инструкция полезна при реализации Z-задержки в приложениях цифровой обработки сигналов. Эта функкция также включена в

инструкцию DELAY (задержка памяти).

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 24А

Класс 24В

Пример: LTD *AR3

 Before Instruction
 After Instruction

 T
 0000
 T
 6CAC

 AR3
 0100
 AR3
 0100

Data Memory

0100h 6CAC 0101h xxxx

0100h 6CAC 0101h 6CAC

MAC[R] Умножение и сложение с/без округления

Синтаксис: 1: MAC[R] Smem, src

2: MAC[R] Xmem, Ymem, src[, dst]

3: **MAC** #k, src[, dst]

4: **MAC** *Smem*, #*lk*, *src*[, *dst*]

Операнды: Smem: Одиночный операнд памяти данных

> Xmem, Ymem: Двойные операнды памяти данных

А (аккумулятор А) src, dst:

В (аккумулятор В)

 $-32768 \le lk \le 32767$

Опкоды:	1	,	•

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	0	1	0	R	S	I	A	A	A	A	A	A	A
2:																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	0	R	S	D	X	X	X	X	Y	Y	Y	Y
3:																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	1	0	0	1	1	1
	16-битная константа															
4	•															

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	0	1	S	D	I	A	A	A	A	A	A	A
ĺ	16-битная константа															

Выполнение:

- 1: $(Smem) \times (T) + (src) \rightarrow src$
- 2: $(Xmem) \times (Ymem) + (src) \rightarrow dst$

 $(Xmem) \rightarrow T$

- $3: (T) \times lk + (src) \rightarrow dst$
- 4: (Smem) \times lk + (src) \rightarrow dst

 $(Smem) \rightarrow T$

Биты состояния:

Зависит от FRCT и OVM

Оказывает действие на OVdst (или OVsrc, если dst не определен)

Описание:

Эта инструкция производит умножение и сложение с/без округления. Результат сохраняется в dst или src, в зависимости от того – что указано в инструкции. В синтаксисах 2 и 4 значение памяти данных после выполнения инструкции сохраняется в Т. Т обновляется в ходе фазы чтения.

Если в инструкции указан суффикс R, то результат умножения и сложения округляется, путем прибавления числа 2^{15} и очистки младших битов (15-0) в 0.

MAC[R] Умножение и сложение с/без округления

Синтаксисы 1 и 2: 1 слово Синтаксисы 3 и 4: 2 слова

Слов:

	При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.										
Циклов:	Синтаксисы 1 и 2: 1 цикл Синтаксисы 3 и 4: 2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.										
Классы:	Синтаксис 1: Класс Синтаксис 1: Класс Синтаксис 2: Класс Синтаксис 3: Класс Синтаксис 4: Класс Синтаксис 4: Класс	2 3B 2 7 2 2 2 6A									
Пример 1:	MAC *AR5+, A A T FRCT AR5 Data Memory 0100h	Before Instruction 00 0000 1000 0400 0 0100	After Instruction A 00 0048 E000 T 0400 FRCT 0 AR5 0101								
Пример 2:	MAC #345h, A, E A B T FRCT MAC *AR5+, #123	Before Instruction 00 0000 1000 00 0000 0000 0400	After Instruction A 00 0000 1000 B 00 001A 3800 T 0400 FRCT 1								
Пример 3:	A T FRCT AR5 Data Memory 0100h	Before Instruction 00 0000 1000 0000 0100 5678	After Instruction A 00 0626 1060 T 5678 FRCT 0 AR5 0101 0100h 5678								

MAC[R] Умножение и сложение с/без округления

Пример 4:	MAC *AR5+, *AR6	+,A, B		
		Before Instruction		After Instruction
	A	00 0000 1000	Α [00 0000 1000
	В	00 0000 0004	В	00 0C4C 10C0
	Т	0008	Т [5678
	FRCT	1	FRCT	1
	AR5	0100	AR5	0101
	AR6	0200	AR6	0201
	Data Memory			
	0100h	5678	0100h	5678
	0200h	1234	0200h	1234
Пример 5:	MACR *AR5+, A			
		Before Instruction		After Instruction
	A	00 0000 1000	А	00 0049 0000
	T	0400	Т	0400
	FRCT	0	FRCT	0
	AR5	0100	AR5	0101
	Data Memory			
	0100h	1234	0100h	1234
Пример 6:	MACR *AR5+, *AR6	5+,A, B		
		Before Instruction		After Instruction
	A	00 0000 1000	Α	00 0000 1000
	В	00 0000 0004	В	00 0C4C 0000
	Т	0008	Т	5678
	FRCT	1	FRCT	1
	AR5	0100	AR5	0101
	AR6	0200	AR6	0201
	Data Memory			
	0100h	5678	0100h	5678
	0200h	1234	0200h	1234

MACA[R] Умножение на аккумулятор А и накопление с/без округления

Синтаксис: 1: **MACA[R]** *Smem*, [, *B*]

2: **MACA[R] T**, *src* [, *dst*]

Операнды: Smem: Одиночный операнд памяти данных

src, dst: A (аккумулятор A)

В (аккумулятор В)

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	1	0	1	R	1	I	A	A	A	A	A	A	A
2	•															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	S	D	1	0	0	0	1	0	0	R

Выполнение: 1: (Smem) \times (A(32-16)) + (B) \rightarrow B

 $(Smem) \rightarrow T$

2: $(T) \times (A(32-16)) + (src) \rightarrow dst$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVdst (или OVsrc, если dst неопределен) и от

OVB в синтаксисе 1.

Описание: Эта инструкция умножает старшую часть аккумулятора А (биты 32-16)

на одиночный операнд памяти данных *Smem* или на содержимое T, и сохраняет полученный результат в аккумулятор B (синтаксис 1) или в dst (или в src, если dst не определен). При умножении A (32-16)

используется как 17-разрядный операнд.

Если в инструкции указан суффикс R, то результат умножения и сложения округляется, путем прибавления числа 2^{15} и очистки

16 младших разрядов приемника (15-0) в 0.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1 и 2: Класс 3А

Синтаксисы 1 и 2: Класс 3В Синтаксисы 3 и 4: Класс 1

MACA[R] Умножение на аккумулятор А и накопление с/без округления

Пример 1:	MACA *AR5+			
		Before Instruction		After Instruction
	A	00 1234 0000	Α	00 1234 0000
	В	00 0000 0000	В	00 0626 0060
	Т	0400	Т	5678
	FRCT	0	FRCT	0
	AR5	0100	AR5	0101
	Data Memory			
	0100h	5678	0100h	5678
Пример 2:	MACA T, B, B			
		Before Instruction		After Instruction
	А	00 1234 0000	Α	00 1234 0000
	В	00 0002 0000	В	00 009D 4BA0
	Т	0444	Т	0444
	FRCT	1	FRCT	1
Пример 3:	MACAR *AR5+, B			
		Before Instruction		After Instruction
	А	00 1234 0000	Α	00 1234 0000
	В	00 0000 0000	В	00 0626 0000
	Т	0400	Т	5678
	FRCT	0	FRCT	0
	AR5	0100	AR5	0101
	Data Memory			
	0100h	5678	0100h	5678
Пример 4:	MACAR T, B, B			
		Before Instruction		After Instruction
	Α	00 1234 0000	Α	00 1234 0000
	В	00 0002 0000	В	00 009D 0000
	T	0444	Т	0444
	FRCT	1	FRCT	1

МАСО Умножение с памятью программ и накопление с задержкой

Синтаксис: MACD Smem, pmad, src

Операнды: Smem: Одиночный операнд памяти данных

src, dst: A (аккумулятор A)

В (аккумулятор В)

 $0 \le pmad \le 65535$

Опкод:

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	1	0	1	S	I	A	A	A	A	A	A	A
	16-битная константа															

Выполнение: $pmad \rightarrow PAR$

Если (RC) $\neq 0$

To

 $(Smem) \times (Pmem по адресу из PAR) + (src) \rightarrow src$

 $(Smem) \rightarrow T$

 $(Smem) \rightarrow Smem + 1$

 $(PAR) + 1 \rightarrow PAR$

Иначе

 $(Smem) \times (Pmem по адресу из PAR) + (src) \rightarrow src$

 $(Smem) \rightarrow T$

 $(Smem) \rightarrow Smem + 1$

Биты состояния: Зависит от FRCT и OVM

Оказывает лействие на OVsrc

Описание: Эта инструкция умножает одиночный операнд памяти данных *Smem*

на значение памяти программ *pmad*, складывает произведение с *src* и полученный результат сохраняет в *src*. Содержимое ячейки *Smem* копируется в Т и в ячейку с адресом, следующим за адресом *Smem*. В режиме повтора, адрес памяти программ (в регистре программного адреса PAR) увеличивается на 1 в каждой следующей итерации, а сама инструкция, после загрузки в конвейер (первое выполнение), становится эффективно одноцикловой. Эта инструкция содержит

функцию DELAY (задержка памяти).

Слов: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 3 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 23А

Класс 23В

МАСО Умножение с памятью программ и накопление с задержкой

Пример: MACD *AR3-, COEFFS, A

	Before Instruction		After Instruction
А	00 0077 0000	А	00 007D 0B44
Т	0008	Т	0055
FRCT	0	FRCT	0
AR3	0100	AR3	00FF
Program Memory			
COEFFS	1234	COEFFS	1234
Data Memory			
0100h	0055	0100h	0055
0101h	0066	0101h	0055

МАСР Умножение с памятью программ и накопление

Синтаксис: MACP Smem, pmad, src

Операнды: Smem: Одиночный операнд памяти данных

src: A (аккумулятор A)

В (аккумулятор В)

 $0 \le pmad \le 65535$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 0 1 1 1 1 1 0 0 S I A A

Выполнение: $pmad \rightarrow PAR$

Если $(RC) \neq 0$

To

 $(Smem) \times (Pmem по адресу из PAR) + (src) \rightarrow src$

 $(Smem) \rightarrow T$

 $(PAR) + 1 \rightarrow PAR$

Иначе

 $(Smem) \times (Pmem по адресу из PAR) + (src) \rightarrow src$

 $(Smem) \rightarrow T$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVsrc

Описание: Эта инструкция умножает одиночный операнд памяти данных *Smem*

на значение памяти программ *pmad*, складывает произведение с *src* и полученный результат сохраняет в *src*. Содержимое ячейки *Smem* копируется в Т. В режиме повтора, адрес памяти программ (в регистре программного адреса PAR) увеличивается на 1 в каждой следующей итерации, а сама инструкция, после загрузки в конвейер

(первое выполнение), становится эффективно одноцикловой.

Слов: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 3 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 22А

Класс 22В

МАСР Умножение с памятью программ и накопление

Пример:	MACP '	*AR3-, COEFFS, A		
		Before Instruction		After Instruction
	А	00 0077 0000	А	00 007D 0B44
	Т	0008	Т	0055
	FRCT	0	FRCT	0
	AR3	0100	AR3	00FF
	Program Memory			
	COEFFS	1234	COEFFS	1234
	Data Memory			
	0100h	0055	0100h	0055
	0101h	0066	0101h	0066

MACSU Знаковое и беззнаковое умножение и накопление

Синтаксис: MACSU Xmem, Ymem, src

Операнды: Хтет, Утет: Двойные операнды памяти данных

src: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 1 0 1 0 0 1 1 S X X X X Y Y Y Y

Выполнение: беззнаковый (Xmem) \times знаковый (Ymem) + (src) \rightarrow src

 $(Xmem) \rightarrow T$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVsrc

Описание: Эта инструкция умножает беззнаковое значение памяти данных *Хтем*

на значение памяти данных Ymem со знаком, складывает произведение с src и полученный результат сохраняет в src. 16-разрядное беззнаковое значение Xmem сохраняется в T. Обновление T беззнаковым значением Xmem происходит в фазе

чтения.

Данные, адресуемые *Хтем*, подаются по шине D. Данные,

адресуемые Үтет, подаются по шине С.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример: MACSU *AR4+, *AR5+, A

	Before Instruction		After Instruction
Α	00 0000 1000	А	00 09A0 AA84
Т	0008	Т	8765
FRCT	0	FRCT	0
AR4	0100	AR4	0101
AR5	0200	AR5	0201
Data Memory			
0100h	8765	0100h	8765
0200h	1234	0200h	1234

MAR Модификация вспомогательного регистра

Синтаксис: MAR Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 1 0 1 1 A A A A A A A A

Выполнение: При косвенной адресации вспомогательный регистр модифицируется

следующим образом:

В режиме совместимости (СМРТ = 1):

Если (ARx = AR0)

AR(ARP) модифицируется

ARP не изменяется

Иначе

ARх модифицируется

 $x \rightarrow ARP$

При выключенном режиме совместимости (CMPT = 0):

ARх модифицируется ARP не изменяется

Биты состояния: Зависит от СМРТ

Оказывает действие на ARP (если CMPT = 1)

Описание: Эта инструкция модифицирует содержимое выбранного вспомога-

тельного регистра (ARx) в соответствии с *Smem*. В режиме совместимости (CMPT = 1) модифицируется содержимое ARx, а так

же значение указателя вспомогательного регистра (ARP).

Если СМРТ = 0, вспомогательный регистр модифицируется, однако

ARP остается прежним.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 1

Класс 2

MAR Модификация вспомогательного регистра

Пример 1:	MAR *AR3+		
		Before Instruction	After Instruction
		CMPT 0 CMF	T 0
		ARP 0 ARE	0
		AR3 0100 AR3	0101
Пример 2:	MAR *AR0-		
		Before Instruction	After Instruction
		CMPT 1 CMF	T 1
		ARP 4 AR	4
		AR4 0100 AR	1 00FF
Пример 3:	MAR *AR3		
		Before Instruction	After Instruction
		CMPT 1 CMP	T1
		ARP 0 ARE	3
		AR0 0008 AR0	0008
		AR3 0100 AR3	0100
Пример 4:	MAR *+AR	3	
		Before Instruction	After Instruction
		CMPT 1 CMP	T1
		ARP 0 ARE	3
		AR3 0100 AR3	0101
Пример 5:	MAR *AR3		
		Before Instruction	After Instruction
		CMPT 1 CMF	T 1
		ARP 0 ARI	3
		AR3 0100 AR3	OOFF

MAS[**R**] Умножение и вычитание с/без округления

Синтаксис: 1: MAS[R] Smem, src

2: MAS[R] Xmem, Ymem, src[, dst]

Операнды: Хтет, Үтет: Двойные операнды памяти данных

Smem: Одиночный операнд памяти данных

src, dst: A (аккумулятор A)

В (аккумулятор В)

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	0	1	1	R	S	I	A	A	A	A	A	A	A
1																

2:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	R	S	D	X	X	X	X	Y	Y	Y	Y

Выполнение: 1: $(src) - (Smem) \times (T) \rightarrow src$

2: $(src) - (Xmem) \times (Ymem) \rightarrow dst$

 $(Xmem) \rightarrow T$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVdst (или OVsrc, если dst = src)

Описание: Эта инструкция умножает операнд на содержимое Т или перемножает

два операнда, вычитает произведение из src и сохраняет результат в

src или dst. Xmem загружается в Т в фазе чтения.

Если в инструкции указан суффикс R, то результат умножения и вычитания округляется, путем прибавления числа 2^{15} и очистки

младших бит (15-0) в 0.

Данные, адресуемые *Хтем*, подаются по шине D. Данные,

адресуемые Үтет, подаются по шине С.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3В Синтаксис 2: Класс 7

MAS[R] Умножение и вычитание с/без округления

Пример 1:	MAS *AR5+, A		
		Before Instruction	After Instruction
	А	00 0000 1000 A	FF FFB7 4000
	Т	0400 T	0400
	FRCT	0 FRC	O T
	AR5	0100 AR	5 0101
	Data Memory		
	0100h	1234 010	Oh 1234
Пример 2:	MAS *AR5+, *AR	6+, A, B	
		Before Instruction	After Instruction
	А	00 0000 1000 A	00 0000 1000
	В	00 0000 0004 B	FF F9DA 0FA0
	Т	0008 T	5678
	FRCT	1 FRC	T1
	AR5	0100 AR5	0101
	AR6	0200 AR6	0201
	Data Memory		
	0100h	5678 0100	h 5678
	0200h	1234 0200	h 1234
Пример 3:	MASR *AR5+, A		
Пример 3:	MASR *AR5+, A	Before Instruction	After Instruction
Пример 3:	MASR *AR5+, A	Before Instruction 00 0000 1000 A	After Instruction
Пример 3:			
Пример 3:	А	00 0000 1000 A	FF FFB7 0000
Пример 3:	A T	00 0000 1000 A 0400 T	FF FFB7 0000 0400
Пример 3:	A T FRCT	00 0000 1000 A 0400 T 0 FRC	FF FFB7 0000 0400
Пример 3:	A T FRCT AR5	00 0000 1000 A 0400 T 0 FRC	FF FFB7 0000 0400 T 0 0101
Пример 3:	A T FRCT AR5 Data Memory	00 0000 1000 A 0400 T 0 FRC 0100 AR5	FF FFB7 0000 0400 T 0 0101
	A T FRCT AR5 Data Memory 0100h	00 0000 1000 A 0400 T 0 FRC 0100 AR5	FF FFB7 0000 0400 T 0 0101
	A T FRCT AR5 Data Memory 0100h	00 0000 1000 A 0400 T 0 FRC 0100 AR5	FF FFB7 0000 0400 T 0 0101 h 1234
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A	00 0000 1000 A 0400 T 0 FRC 0100 AR5 1234 0100 R6+, A, B Before Instruction	FF FFB7 0000 0400 T 0 0101 h 1234 After Instruction
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A	00 0000 1000 A 0400 T 0 FRC 0100 AR5 1234 0100 R6+, A, B Before Instruction 00 0000 1000 A	FF FFB7 0000 0400 T
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A A B	00 0000 1000 A 0400 T 0 FRC 0100 AR5 1234 0100 R6+, A, B Before Instruction 00 0000 1000 A 00 0000 0004 B	FF FFB7 0000 0400 T
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A A B T	00 0000 1000 A 0400 T 0 FRC 0100 AR5 1234 0100 R6+, A, B Before Instruction 00 0000 1000 A 00 0000 0004 B 000008 T	FF FFB7 0000 0400 T
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A B T FRCT	00 0000 1000 A 0400 T 0 FRC 0100 AR5 1234 0100 R6+, A, B Before Instruction 00 0000 1000 A 00 0000 1000 A T 1 FRC	## FFB7 0000 0400 0400 0 0101 1234 After Instruction 0 0 000 1000 FF F9DA 0000 5678 T
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A A B T FRCT AR5	00 0000 1000 A 0400 T 0 FRC 0100 ARS R6+, A, B Before Instruction 00 0000 1000 A 00 0000 0004 B 0008 T 1 FRC 0100 ARS	## FF FFB7 0000 0400 0400 0 0101 1234 After Instruction 00 0000 1000 FF F9DA 0000 5678 T
	A T FRCT AR5 Data Memory 0100h MASR *AR5+, *A A B T FRCT AR5 AR6	00 0000 1000 A 0400 T 0 FRC 0100 ARS R6+, A, B Before Instruction 00 0000 1000 A 00 0000 0004 B 0008 T 1 FRC 0100 ARS	## FFB7 0000 0400 0400 0 0101 1234 After Instruction 0 0000 1000 FF F9DA 0000 5678 T

MASA[R] Умножение на аккумулятор А и вычитание с/без округления

Синтаксис: 1: MASA Smem[, В]

2: **MASA[R] T**, *src*[, *dst*]

Операнды: Smem: Одиночный операнд памяти данных

src, dst: A (аккумулятор A)

В (аккумулятор В)

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	1	0	0	1	1	I	A	A	A	A	A	A	Α
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	S	D	1	0	0	0	1	0	1	R

Выполнение: 1: (B) – (Smem) × (A(32-16)) \rightarrow B

 $(Smem) \rightarrow T$

2: $(src) - (T) \times (A(32-16)) \rightarrow dst$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVdst (или OVsrc, если dst не определен) и

OVB в синтаксисе 1.

Описание: Эта инструкция умножает старшую часть аккумулятора А (биты

32-16) на одиночный операнд памяти данных *Smem* или на содержимое T, произведение вычитается из B (синтаксис 1) или src. Результат вычислений сохраняется B аккумуляторе B (синтаксис 1) или B dst или B src, если dst не определен. Smem загружается B T B

фазе чтения.

Если в инструкции указан суффикс R, то результат умножения и вычитания округляется, путем прибавления числа 2^{15} и очистки

младших бит (15-0) в 0.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3B Синтаксис 2: Класс 1

MASA[R] Умножение на аккумулятор А и вычитание с/без округления

Пример 1:	MASA *AR5+		
		Before Instruction	After Instruction
	А	00 1234 0000	A 00 1234 0000
	В	00 0002 0000	B FF F9DB FFA0
	Т	0400	T 5678
	FRCT	0	FRCT 0
	AR5	0100	AR5 0101
	Data Memory		
	0100h	5678	0100h 5678
Пример 2:	MASA T, B		
		Refore Instruction	After Instruction
	А	Before Instruction	After Instruction
	A B	00 1234 0000	A 00 1234 0000
	В	00 1234 0000 00 0002 0000	A 00 1234 0000 B FF FF66 B460
	В Т	00 1234 0000 00 0002 0000 0444	A 00 1234 0000 B FF FF66 B460 T 0444
Пример 3:	В	00 1234 0000 00 0002 0000	A 00 1234 0000 B FF FF66 B460
Пример 3:	B T FRCT	00 1234 0000 00 0002 0000 0444	A 00 1234 0000 B FF FF66 B460 T 0444
Пример 3:	B T FRCT	00 1234 0000 00 0002 0000 0444	A 00 1234 0000 B FF FF66 B460 T 0444 FRCT 1
Пример 3:	B T FRCT MASAR T, B	00 1234 0000 00 0002 0000 0444 1 Before Instruction	A 00 1234 0000 B FF FF66 B460 T 0444 FRCT 1
Пример 3:	B T FRCT MASAR T, B	00 1234 0000 00 0002 0000 0444 1 Before Instruction 00 1234 0000	A 00 1234 0000 B FF FF66 B460 T 0444 FRCT 1 After Instruction A 00 1234 0000

МАХ Выбор максимального аккумулятора

 $\mathbf{MAX}\ dst$

Синтаксис:

Операнды:	dst: A (аккумулятор A) В (аккумулятор B)
Опкод:	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
	1 1 1 1 0 1 0 D 1 0 0 0 1 1 0
Выполнение:	Если (A > B) То $(A) \rightarrow dst$ $0 \rightarrow C$ Иначе $(B) \rightarrow dst$ $1 \rightarrow C$
Биты состояния:	Оказывает действие на С
Описание:	Эта инструкция сравнивает содержимое аккумуляторов и максимальное значение сохраняет в dst . Если максимальное значение находится в аккумуляторе А бит переноса С очищается в 0; в другом случает бит С устанавливается в 1.
Слов:	1 слово
Циклов:	1 цикл
Классы:	Класс 1
Пример 1:	MAX A
	Before Instruction A FFF6 -10 A FFF6 -10 B FFCB -53 B FFCB -53 C 1 C 0
Пример 2:	MAX A Before Instruction After Instruction A 00 0000 0055 A 00 0000 1234 B 00 0000 1234 B 00 0000 1234 C 0 C 1

MIN Выбор минимального аккумулятора

Синтаксис: MIN dst Операнды: dst: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 11 10 0 0 D 0 0 0 0 1 1 1 0 1 Выполнение: Если (A < B) To $(A) \rightarrow dst$ $0 \rightarrow C$ Иначе $(B) \rightarrow dst$ $1 \rightarrow C$ Биты состояния: Оказывает действие на С Описание: Эта сравнивает инструкция содержимое аккумуляторов минимальное значение сохраняет в dst. Если минимальное значение находится в аккумуляторе А бит переноса С очищается в 0; в другом случает бит С устанавливается в 1. Слов: 1 слово Циклов: 1 шикл Класс 1 Классы: MIN A Пример 1: Before Instruction After Instruction FFCB FFCB Α -53 Α -53 В FFF6 -10 В FFF6 -10 С С Пример 2: MIN A **Before Instruction** After Instruction

00 0000 1234

00 0000 1234

В

С

00 0000 1234

00 0000 1234

Α

В

С

MPY[R] Умножение с/без округления

Синтаксис: 1: **MPY[R]** Smem, dst

2: MPY Xmem, Ymem, dst 3: MPY Smem, #lk, dst

4: **MPY** #lk, dst

Операнды: Одиночный операнд памяти данных Smem:

Xmem, Ymem: Двойные операнды памяти данных

А (аккумулятор А) dst: В (аккумулятор В)

 $-32768 \le lk \le 32767$

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	0	0	0	R	D	I	A	A	A	A	A	A	A
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	0	0	1	0	D	X	X	X	X	Y	Y	Y	Y
3:																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	0	0	1	D	I	A	A	A	A	A	A	A
						10	6-би	тная	коно	стант	ra					
4	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	0	D	0	1	1	0	0	1	1	0
		•	•	•	•	1	6-би	тная	коно	стант	ra	•				

Выполнение:

1: $(T) \times (Smem) \rightarrow dst$

2: $(Xmem) \times (Ymem) \rightarrow dst$

 $(Xmem) \rightarrow T$

3: $(Smem) \times lk \rightarrow dst$

 $(Smem) \rightarrow T$

 $4: (T) \times lk \rightarrow dst$

Зависит от FRCT и OVM Биты состояния:

Оказывает действие на OVdst

Описание: Эта инструкция умножает содержимое Т или значение памяти данных

> на значение памяти данных или непосредственное значение и сохраняет результат в dst. Загрузка Smem и Xmem в T происходит в

фазе чтения.

Если в инструкции указан суффикс R, то результат умножения округляется, путем прибавления числа 2^{15} и очистки младших бит

(15-0) в 0.

Слов: Синтаксисы 1 и 2: 1 слово

Синтаксисы 3 и 4: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

МРУ[R] Умножение с/без округления

Циклов:				
Классы:	Синтаксис 1: Клас Синтаксис 1: Клас Синтаксис 2: Клас Синтаксис 3: Клас Синтаксис 3: Клас Синтаксис 4: Клас	ec 3B ec 7 ec 6A ec 6B		
Пример 1:	MPY 13, A			
		Before Instruction		After Instruction
	Α	00 0000 0036	Α	00 0000 0054
	Т	0006	T	0006
	FRCT	1	FRCT	1
	DP	008	DP	008
	Data Memory			
-	040Dh	0007	040Dh	0007
Пример 2:	MPY *AR2-, *AI			After Instruction
	В	Before Instruction FF FFFF FFE0	В	After Instruction
	FRCT		FRCT	
	AR0		AR0	
	AR0 AR2	0001	AR0	0001
	AR4	01FF	AR2	01FE
	Data Memory	0300	AK4	0301
	01FFh	0010	01FFh	0010
	0300h		0300h	
Пример 3:	MPY #0FFFEh, A		030011	0002
пример 3.		Before Instruction		After Instruction
	А	000 0000 1234	Α	FF FFFF COOO
	T	2000	Т	2000
	FRCT	0	FRCT	0
Пример 4:	MPYR 0, B			
		Before Instruction		After Instruction
	В	FF FE00 0001	В	00 0626 0000
	Т	1234	Т	1234
	FRCT	0	FRCT	0
	DP	004	DP	004
	Data Memory			
	0200h	า 5678	0200h	5678

МРҮА Умножение на аккумулятор А

 Синтаксис:
 1: MPYA Smem

2: MPYA dst

Операнды: Smem: Одиночный операнд памяти данных

dst: A (аккумулятор A)

В (аккумулятор В)

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	1	0	0	0	1	I	A	A	A	Α	A	A	Α
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	0	D	1	0	0	0	1	1	0	0

Выполнение: 1: (Smem) \times (A(32-16)) \rightarrow В

 $(Smem) \rightarrow T$

2: $(T) \times (A(32-16)) \rightarrow dst$

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVdst (OVB в синтаксисе 1)

Описание: Эта инструкция умножает старшую часть аккумулятора А (биты 32-16)

на одиночный операнд памяти данных Smem или на содержимое T. Результат вычислений сохраняется в dst или в аккумуляторе B.

Загрузка Smem в Т происходит в фазе чтения.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3B Синтаксис 2: Класс 1

МРҮА Умножение на аккумулятор А

Пример 1:	MPYA *AR2		
-		Before Instruction	After Instruction
	А	FF 8765 1111	A FF 8765 1111
	В	00 0000 0320	B FF D743 6558
	Т	1234	T 5678
	FRCT	0	FRCT 0
	AR2	0200	AR2 0200
	Data Memory		
	0200h	5678	0200h 5678
Пример 2:	MPYA B		
		Before Instruction	After Instruction
	А	FF 8765 1111	A FF 8765 1111
	В	00 0000 0320	B FF DF4D B2A3
	Т	4567	T 4567
	FRCT	0	FRCT 0

МРҮ Беззнаковое умножение

Синтаксис: MPYU Smem. dst

Операнды: Smem: Одиночный операнд памяти данных

dst: A (аккумулятор A)

В (аккумулятор В)

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 1 0 0 1 A A A A A A A A

Выполнение: беззнаковое (T) \times беззнаковое (Smem) \rightarrow dst

Биты состояния: Зависит от FRCT и OVM

Оказывает действие на OVdst

Описание: Эта инструкция умножает беззнаковое содержимое Т на беззнаковый

одиночный операнд памяти данных *Smem* и сохраняет результат в dst. Умножитель при этом работает в режиме знакового умножения 17×17 , с нулевым старшим битом в обоих операндах. Эта инструкция особенно полезна для вычислений с высокой точностью, таких как умножение двух 32-разрядных чисел с получением 64-разрядного

результата.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 3А

Класс 3В

Пример: МРУИ *AR0-, А

	Before Instruction		After Instruction
Α	FF 8000 0000	Α	00 3F80 0000
Т	4000	T	4000
FRCT	0	FRCT	0
AR0	1000	AR0	OFFF
Data Memory			
1000h	FE00	1000h	FE00

MVDD Перемещение из памяти данных в память данных с использованием X,Y адресации

Синтаксис: MVDD Xmem, Ymem

Операнды: Хтет, Утет: Двойные операнды памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 0 0 1 0 1 X X X X Y Y Y Y

Выполнение: $(Xmem) \rightarrow Ymem$

Биты состояния: нет

Описание: Эта инструкция копирует содержимое ячейки памяти данных, с

адресом Хтет в ячеку памяти данных, адресуемую Утет.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

Пример: MVDD *AR3+, *AR5+

	Before Instruction		After Instruction
AR3	8000	AR3	8001
AR5	0200	AR5	0201

Data Memory

.,			
0200h	ABCD	0200h	1234
8000h	1234	8000h	1234

MVDK Перемещение из памяти данных в память данных по непосредственному адресу

Синтаксис: MVDK Smem, dmad

Операнды: Smem: Одиночный операнд памяти данных

 $0 \le dmad \le 65535$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 0 0 0 0 1 I A A A A A A

16-битная константа

Выполнение: $(dmad) \rightarrow EAR$

Если (RC) $\neq 0$

To

(Smem) → Dmem по адресу из EAR

 $(EAR) + 1 \rightarrow EAR$

Иначе

 $(Smem) \rightarrow Dmem$ по адресу из EAR

Биты состояния: нет

Описание: Эта инструкция копирует одиночный операнд памяти данных *Smem* в

ячейку памяти данных, адресуемую 16-разрядным непосредственным значением *dmad* (адрес назначения располагается в регистре EAR

шины ЕАВ).

MVDK (в варианте с косвенной адресацией) можно использовать в режиме повтора для перемещения и пересортировки массивов в памяти данных. Выборка исходных данных поддерживается широкими возможности косвенной адресации процессора, а адрес назначения (в EAR) автоматически увеличивается на 1 в каждой следующей итерации. Количество слов, которые будут перемещены, на единицу больше значения, содержащегося в счетчике повторов перед началом выполнения инструкции. После загрузки в конвейер (первое

выполнение), инструкция становится эффективно одноцикловой.

Слов: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 19А

Класс 19В

0

MVDK Перемещение из памяти данных в память данных по непосредственному адресу

Пример 1:	MVDK 10, 8000h	1		
		Before Instruction		After Instruction
	DP	004	DP	004
	Data Memory			
	020Ah	1234	020Ah	1234
	8000h	ABCD	8000h	1234
Пример 2:	MVDK *AR3-, 10	000h		
		Before Instruction		After Instruction
	AR3	01FF	AR3	01FE
	Data Memory			
	1000h	ABCD	1000h	1234
	01FFh	1234	01FFh	1234

MVDM Перемещение из памяти данных в MMR

MVDM dmad, MMR

Синтаксис:

Операнды: MMR: Картированный в памяти регистр $0 \le d\text{mad} \le 65 535$ Опкод: 15 14 13 10 0 12 11 6 0 1 1 0 0 A A A A 16-битная константа Выполнение: $dmad \rightarrow DAR$ Если (RC) $\neq 0$ To (Dmem по адресу из DAR) \rightarrow MMR $(DAR) + 1 \rightarrow DAR$ Иначе (Dmem по адресу из DAR) \rightarrow MMR Биты состояния: нет Описание: Эта инструкция копирует данные из ячейки памяти данных dmad (адрес источника располагается в регистре DAR шины DAB) в картированный в памяти регистр (MMR). Содержимое памяти данных адресуется 16-разрядным непосредственным значением *dmad*. В режиме повтора, с учетом того, что адрес источника (в DAR) автоматически увеличивается на 1 в каждой следующей итерации, эта инструкция (в варианте с косвенной адресацией) может быть использована, например, для восстановления контекста при возврате из вызова или прерывания. Количество слов, которые будут перемещены, на единицу больше значения, содержащегося в счетчике повторов перед началом выполнения инструкции. После загрузки в конвейер (первое выполнение), инструкция становится эффективно одноцикловой. Слов: 2 слова Циклов: 2 цикла Класс 19А Классы: MVDM 300h, BK Пример: Before Instruction After Instruction

ABCD

1234

ΒK

0300h

Data Memory

1234

1234

ΒK

0300h

MVDP Перемещение из памяти данных в память программ

MVDP Smem, pmad

Smem:

Синтаксис:

Операнды:

 $0 \le pmad \le 65535$ Опкод: 13 12 11 10 6 0 0 1 0 Α Α A Α Α 16-битная константа Выполнение: $pmad \rightarrow PAR$ Если (RC) $\neq 0$ To $(Smem) \rightarrow Pmem по адресу из PAR$ $(PAR) + 1 \rightarrow PAR$ Иначе $(Smem) \rightarrow Pmem по адресу из PAR$ Биты состояния: нет Описание: Эта инструкция копирует 16-разрядный одиночный операнд памяти данных *Smem* в ячейку памяти программ, адресуемую 16-разрядным Эту инструкцию можно непосредственным значением *pmad*. использовать в режиме повтора для перемещения массивов из памяти данных (с использованием косвенной адресации) в непрерывную адресуемую область памяти программ, 16-разрядным непосредственным значением. Источник и приемник не должны находиться полностью на кристалле или полностью вне его. Если используется повтор, то после загрузки в конвейер (первое выполнение), инструкция становится эффективно одноцикловой. Кроме того, при повторе этой инструкции прерывания запрещены. Слов: 2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 4 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Классы: Класс 20А Класс 20В Пример: MVDP 0, 0FE00h Before Instruction After Instruction DP 004 DP 004 Data Memory 0200h 0123 0200h 0123 Program Memory FE00h FFFF FE00h 0123 164

Одиночный операнд памяти данных

MVKD Перемещение из непосредственного адреса памяти данных в память данных

Синтаксис: MVKD dmad, Smem

Операнды: Smem: Одиночный операнд памяти данных

 $0 \le dmad \le 65535$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4

15	14	13	12	11	10	9	ð	/	O	3	4	3		1	U
0	1	1	1	0	0	0	0	I	A	A	A	A	A	A	A
					1.	6-би	тная	KOHO	стант	าล					

Выполнение: $(dmad) \rightarrow DAR$

Если $(RC) \neq 0$

To

(Dmem по адресу из DAR) \rightarrow Smem

 $(DAR) + 1 \rightarrow DAR$

Иначе

(Dmem по адресу из DAR) \rightarrow Smem

Биты состояния: нет

Описание: Эта инструкция перемещает информацию внутри памяти данных.

Копируемая ячейка (источник) адресуется 16-разрядным

непосредственным операндом *dmad*; приемником служит *Smem*.

MVKD (в варианте с косвенной адресацией) можно использовать в режиме повтора для перемещения и пересортировки массивов в памяти данных. В этом случае выборка исходных данных осуществляется последовательно за счет автоматического увеличения на 1 адреса источника (в DAR) в каждой следующей итерации, а формирование адреса приемника поддерживается широкими возможностями косвенной адресации процессора. Количество слов, которые будут перемещены, на единицу больше значения, содержащегося в счетчике повторов перед началом выполнения инструкции. После загрузки в конвейер (первое выполнение), инструкция становится эффективно

одноцикловой.

Слов: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 19А

Класс 19В

MVKD Перемещение из непосредственного адреса памяти данных в память данных

Пример 1:	MVKD 300h, 0			
		Before Instruction		After Instruction
	DP	004	DP	004
	Data Memory			
	0200h	ABCD	0200h	1234
	0300h	1234	0300h	1234
Пример 2:	MVKD 1000h, *+	AR5		
		Before Instruction		After Instruction
	AR5	01FF	AR5	0200
	Data Memory			
	1000h	1234	1000h	1234
	0200h	ABCD	0200h	1234

MVMD Перемещение из MMR в память данных

Синтаксис: **MVMD** MMR, dmad Операнды: MMR: Картированный в памяти регистр $0 \le dmad \le 65535$ Опкод: 14 13 12 11 10 0 1 1 0 0 16-битная константа Выполнение: $dmad \rightarrow EAR$ Если (RC) $\neq 0$ To $(MMR) \rightarrow Dmem$ по адресу из EAR $(EAR) + 1 \rightarrow EAR$ Иначе $(MMR) \rightarrow Dmem$ по адресу из EAR Биты состояния: нет Описание: Эта инструкция перемещает данные из картированного в памяти регистра MMR в память данных. Данные копируются в ячейку, адресуемую 16-разрядным непосредственным значением *dmad*. В режиме повтора, после загрузки в конвейер (первое выполнение), инструкция становится эффективно одноцикловой. Слов: 2 слова Циклов: 2 цикла Класс 19А Классы: MVMD AR7, 8000h Пример: Before Instruction After Instruction

AR7

8000h

Data Memory

1234

1234

AR7

8000h

MVMM Перемещение данных из MMR в MMR

Синтаксис: **MVMM** *MMRx*, *MMRy*

Операнды: MMRx: AR0 – AR7, SP

MMRy: AR0 - AR7, SP

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	1	1	1	M	M	R	X	M	M	R	Y

Регистр	MMRX/MMRY	Регистр	MMRX/MMRY
AR0	0000	AR5	0101
AR1	0001	AR6	0110
AR2	0010	AR7	0111
AR3	0011	SP	1000
AR4	0100		

Выполнение: $(MMRx) \rightarrow MMRy$

Биты состояния: нет

Описание: Эта инструкция перемещает содержимое картированного в памяти

регистра *MMRx* в картированный в памяти регистр *MMRy*. Разрешены к использованию только девять операндов: AR0 – AR7 и SP. Операция чтения из *MMRx* выполняется в фазе декодирования. Запись

в ММКу осуществляется в фазе доступа.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: MVMM SP, AR1

	Before Instruction		After Instruction
AR1	3EFF	AR1	0200
SP	0200	SP	0200

MVPD Перемещение из памяти программ в память данных

Синтаксис: MVPD pmad, Smem

Операнды: Smem: Одиночный операнд памяти данных

 $0 \le pmad \le 65535$

Опкод: 15 14 13 12 11 10 9 8

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1	1	1	0	0	I	A	A	A	A	A	A	A
16-битная константа															

Выполнение: $pmad \rightarrow PAR$

Если (RC) $\neq 0$

To

(Pmem по адресу из PAR) \rightarrow Smem

 $(PAR) + 1 \rightarrow PAR$

Иначе

(Pmem по адресу из PAR) \rightarrow Smem

Биты состояния: нет

Описание: Эта инструкция копирует слово из памяти программ, адресуемое

16-разрядным непосредственным операндом *pmad* в ячейку памяти данных, адресуемую *Smem*. Эту инструкцию можно использовать в режиме повтора для перемещения массивов, адресуемых 16-разрядным непосредственным значением, из памяти программ, в непрерывную область памяти данных, адресуемую *Smem*. Источник и приемник не должны находиться полностью на кристалле или полностью вне его. Если используется повтор, то после загрузки в конвейер (первое выполнение), инструкция становится эффективно одноцикловой. Кроме того, при повторе этой инструкции прерывания

запрещены.

Слов: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 3 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 21А

Класс 21В

MVPD Перемещение из памяти программ в память данных

Пример 1:	MVPD 0FE00h, 5			
		Before Instruction		After Instruction
	DP	006	DP	006
	Program Memory			
	FE00h	8A55	FE00h	8A55
	Data Memory			
	0305h	FFFF	0305h	8A55
Пример 2:	MVPD 2000h, *AF	27-0		
		Before Instruction		After Instruction
	AR0	0002	AR0	0002
	AR7	OFFE	AR7	OFFC
	Program Memory			
	2000h	1234	2000h	1234
	Data Memory			
	0FFEh	ABCD	0FFEh	1234

NEG Инверсия аккумулятора

Синтаксис: **NEG** src[, dst]Операнды: src, dst: А (аккумулятор А) В (аккумулятор В) Опкод: 15 13 11 10 6 0 S 0 0 0 0 0 D 1 0 0 1 $(src) \times -1 \rightarrow dst$ Выполнение: Биты состояния: зависит от OVM Оказывает действие на C и OVdst (или OVsrc, если dst = src) Описание: Эта инструкция вычисляет двоичное дополнение содержимого src (A или B) и сохраняет результат в dst или src, если dst не определен. Инструкция очищает бит переноса С в 0 для всех ненулевых значений аккумулятора. Если значение аккумулятора равно нулю, то бит переноса устанавливается в 1. Если значение аккумулятора равно FF 8000 0000h, то операция NEG вызовет переполнение, поскольку двоичное дополнение к значению FF 8000 0000h выходит за границы младших 32 разрядов аккумулятора. Если OVM = 1, то dst принимает значение 00 7FFF FFFFh. Если OVM = 0, то dst принимает значение 00 8000 0000h. В любом случае, бит OV для *dst* устанавливается для индикации переполнения. Слов: 1 слово Циклов: 1 цикл Классы: Класс 1 NEG A, B Пример 1: Before Instruction After Instruction FF FFFF F228 FF FFFF F228 Α Α В 00 0000 1234 В 00 0000 ODD8 OVA OVA NEG B, A Пример 2: Before Instruction After Instruction Α 00 0000 1234 FF 8000 0000 В 8000 0000 В 00 8000 0000 00 OVB OVB NEG A Пример 3: Before Instruction After Instruction Α 80 0000 0000 Α 80 0000 0000 OVA OVA 0 OVM 0 OVM NEG A Пример 4: Before Instruction After Instruction Α 80 0000 0000 Α 7FFF FFFF OVA OVA

OVM

OVM

NOP Нет операции

Синтаксис: NOP

Операнды: нет

Выполнение: нет

Биты состояния: нет

Описание: Никакие операции не выполняются, кроме увеличения РС

(инкремент). Инструкция полезна при формировании конвейера или

для организации задержек выполнения.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: NOP

Нет выполняемой операции

NORM Нормализация

Опкод:

Выполнение:

Синтаксис: NORM src[, dst]

Операнды: src, dst: A (аккумулятор A)

14

 $(src) \ll TS \rightarrow dst$

13

12

В (аккумулятор В)

10

S

D

11

0

15

Биты состояния: зависит от OVM и SXM

Оказывает действие OVdst (или OVsrc, если dst = src)

Описание: Эта инструкция нормализует число со знаком, содержащееся в *src*, и

сохраняет полученное значение в dst или в src, если dst не определен. Нормализация числа с фиксированной запятой заключается в отделении мантиссы и экспоненты путем нахождении количества

0

0

0

разрядов, содержащих раширение знака.

Эта инструкция позволяет производить одноцикловую нормализацию аккумулятора путем его сдвига на определенное число разрядов влево или вправо, чтобы оставить только один знаковый бит. Величина этого сдвига может быть получена выполнением инструкции вычисления экспоненты числа (EXP). Значение сдвига хранится в T(5-0) в виде числа в двоичном дополнительном коде. Допустимые значения сдвига лежат в интервале от -16 до 31. При выполнении нормализации сдвигателю необходима величина сдвига (в T) в фазе чтения конвейера; сама нормализация выполняется в фазе

исполнения.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример 1: NORM A

 Before Instruction
 After Instruction

 A
 FF FFFF F001
 A FF 8008 0000

 T
 0013
 T 0013

 Пример 2:
 NORM B, A

Before Instruction After Instruction FF FFFF F001 00 4214 1414 Α Α В 0A0A 0A0A В 0A0A OAOA Т 0FF9 Т 0FF9

0

OR "Логическое ИЛИ" с аккумулятором

Синтаксис: 1: **OR** *Smem, src*

2: **OR**, #lk[, SHFT], src[, dst] 3: **OR** #lk, **16**, src[, dst] 4: **OR** src[, SHIFT], [, dst]

4. **OK** *STC*[, *SHIF I*], [, *ast*]

Операнды: Smem: Одиночный операнд памяти данных

src, dst: A (аккумулятор A) В (аккумулятор B)

 $0 \le SHFT \le 15$ -16 \le SHIFT \le 15 $0 \le lk \le 65535$

Опкоды: 1:

	13	14	13	12	11	10	フ	o	/	U	J	4	J		1	U
	0	0	0	1	1	0	1	S	I	A	A	A	A	A	A	A
2:																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	0	0	S	Н	F	T
						1	б-би	тная	кон	стант	га					
3	:															
	15	14	13	12	11	10	Q	Q	7	6	5	1	3	2	1	Ω

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	S	D	0	1	1	0	0	1	0	0
					1	6-би	тная	конс	стант	га					

4:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	S	D	1	0	1	S	Н	I	F	T

Выполнение: 1: (Smem) OR (src(15-0)) $\rightarrow src$

src(39-16) не изменяется 2: lk << SHFT OR (src) \rightarrow dst

3: $lk \ll 16 OR (src) \rightarrow dst$

4: (src or [dst]) OR (src) \leq SHIFT \rightarrow dst

Биты состояния: нет

Описание:

Эта инструкция выполняет операцию ИЛИ между src и: одиночным операндом памяти данных Smem; 16-разрядным непосредственным значением lk, сдвинутым влево; dst; или с самим собой. Результат сохраняется в dst или src, если dst не определен. Варианты сдвига приведены в синтаксисе инструкции. При положительном сдвиге (влево) младшие биты очищаются, старшие разряды не расширяются на знак. При отрицательном сдвиге (вправо) старшие биты не расширяются на знак.

OR "Логическое ИЛИ" с аккумулятором

Слов: Синтаксисы 1 и 4: 1 слово

Синтаксисы 2 и 3: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1 и 4: 1 цикл

Синтаксисы 2 и 3: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3В Синтаксисы 2 и 3: Класс 2 Синтаксис 4: Класс 1

AR3

Пример 1: OR *AR3+, A

 Before Instruction
 After Instruction

 00 00FF 1200
 A
 00 00FF 1700

 0100
 AR3
 0101

Data Memory

0100h 1500 0100h 1500

Пример 2: OR A, +3, B

 Before Instruction
 After Instruction

 00 0000 1200
 A

 00 0000 1200

A 00 0000 1200 A 00 0000 1200 B 00 0000 1800 B 00 0000 9800

ORM "Логическое ИЛИ" ячейки памяти с длинным непосредственным значением

Синтаксис: ORM #lk, Smem Операнды: Одиночный операнд памяти даннх $0 \le lk \le 65535$ Опкод: 15 14 13 12 11 10 0 1 0 0 0 16-битная константа Выполнение: $lk OR (Smem) \rightarrow Smem$ Биты состояния: нет Описание: Эта инструкция производит логическую операцию "ИЛИ" над одиночным операндом памяти данных Ѕтет и 16-разрядной константой lk и сохраняет результат в Smem. Эта инструкция выполняет операцию "из памяти – в память". Примечание – Эта инструкция неповторяемая. Слов: 2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Класс 18А Классы: Класс 18В ORM 0404h, *AR4+ Пример: Before Instruction After Instruction 0101 AR4 AR4

Data Memory

0100h

0100h

POLY Полиномиальный анализ

Синтаксис: POLY Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 1 1 0 1 1 0 I A A A A A A A

Выполнение: Round $(A(32-16) \times (T) + (B)) \rightarrow A$

 $(Smem) \ll 16 \rightarrow B$

Биты состояния: зависит от FRCT, OVM и SXM

Оказывает действие OVA

Описание: Эта инструкция сдвигает влево на 16 разрядов содержимое

одиночного операнда памяти данных *Smem* и сохраняет результат в аккумулятор В. Параллельно, инструкция умножает старшую часть аккумулятора А (биты 32-16) на содержимое Т, складывает полученное значение с содержимым аккумулятора В, округляет результат последней операции и сохраняет получившееся значение в аккумулятор А. Эта инструкция полезна для вычисления полиномов,

когда один член полинома вычисляется за один цикл.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 3А

Класс 3В

Пример: POLY *AR3+%

	Before Instruction		After Instruction
Α	00 1234 0000	А	00 0627 0000
В	00 0001 0000	В	00 2000 0000
Т	5678	Т	5678
AR3	0200	AR3	0201
Data Memory			
0200h	2000	0200h	2000

РОРО Перемещение вершины стека в память данных

Синтаксис: POPD Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 12 11 10 1 0 0 0 0 I A 1 A A A A A

Выполнение: $(TOS) \rightarrow Smem$

 $(SP) + 1 \rightarrow SP$

Биты состояния: нет

Описание: Эта инструкция перемещает содержимое ячейки памяти данных,

адресуемой SP, в ячейку памяти, опеределяемую Smem.

SP увеличивается на 1.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 17А

Класс 17В

Пример: РОРД 10

 Before Instruction
 After Instruction

 008
 DP
 008

 0300
 SP
 0301

Data Memory

DΡ

SP

0300h 0092 0300h 00000 040Ah 00000 040Ah

0092

0092

РОРМ Перемещение вершины стека в MMR

Синтаксис: РОРМ ММК

Операнды: MMR: Картированный в памяти регистр

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

1 0 0 0 1 0 1 0 Ι A A A Α A A Α

Выполнение: $(TOS) \rightarrow MMR$

 $(SP) + 1 \rightarrow SP$

Биты состояния: нет

Описание: Эта инструкция перемещает содержимое ячейки памяти данных,

адресуемой SP, в указанный картированный в памяти регистр MMR.

SP увеличивается на 1.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 17А

Пример: РОРМ AR5

 Before Instruction
 After Instruction

 AR5
 0055
 AR5
 0060

 SP
 03F0
 SP
 03F1

Data Memory

03F0h 0060 03F0h 0060

PORTR Чтение данных из порта

Синтаксис:

PORTR PA, Smem Операнды: Smem: Одиночный операнд памяти данных $0 \le PA \le 65535$ Опкод: 14 13 10 0 12 11 0 0 0 0 A Адрес порта Выполнение: $(PA) \rightarrow Smem$ Биты состояния: нет Описание: Эта инструкция считывает 16-разрядное значение из внешнего порта ввода-вывода PA(16-разрядный непосредственный указанную ячейку памяти данных Smem. Сигнал IS# устанавливается в низкий уровень для индикации обращения к пространству вводавывода; IOSTRB# и READY синхронизируют доступ подобно тому, как это происходит при чтении внешней памяти. Слов: 1 слово При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 1 цикл При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Класс 27А Классы: Класс 27В PORTR 05, INDAT ; INDAT .equ 60h Пример: **Before Instruction** After Instruction DP 000 DP 000 I/O Memory 0005h 7FFA 0005h 7FFA Data Memory

0000

0060h

0060h

7FFA

PORTW Запись данных в порт

Синтаксис: **PORTW** Smem, PA Операнды: Smem: Одиночный операнд памяти данных $0 \le PA \le 65535$ Опкод: 14 13 11 10 0 12 0 1 0 0 A Адрес порта Выполнение: $(Smem) \rightarrow PA$ Биты состояния: нет Описание: Эта инструкция записывает 16-разрядное значение из указанной ячейки памяти данных *Smem* во внешний порт ввода/вывода *PA*. Сигнал IS# устанавливается в низкий уровень для индикации обращения к пространству ввода/вывода; IOSTRB# и READY синхронизируют доступ подобно тому, как это происходит при записи во внешнюю память. Слов: 2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Класс 28А Классы: Класс 28В PORTW OUTDAT, 5h; OUTDAT .equ 07h Пример: **Before Instruction** After Instruction DP 001 DP 001 I/O Memory 0005h 0000 0005h 7FFA

Data Memory

0087h

7FFA

0087h

7FFA

PSHD Перемещение из памяти данных в стек

Синтаксис: PSHD Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 14 13 11 10 12 0 1 0 0 0 1 A A A A

Выполнение: $(SP) - 1 \rightarrow SP$

 $(Smem) \rightarrow TOS$

Биты состояния: нет

Описание: После уменьшения SP на 1, эта инструкция сохраняет содержимое

ячейки памяти *Smem* в ячейку памяти данных, адресуемую SP. SP считывается в течение фазы декодирования; сохранение происходит в

фазе доступа.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 16А

Класс 16В

Пример: PSHD *AR3+

Before Instruction		After Instruction
0200	AR3	0201
8000	SP	7FFF

Data Memory

AR3 SP

0200h 07FF 7FFFh 0092

PSHM Перемещение из MMR данных в стек

Синтаксис: **PSHM** *MMR*

Операнды: MMR: Картированный в памяти регистр

Опкод: 13 15 14 12 11 10

0 1 0 0 1 0 0 Ι A Α A A Α A

Выполнение: $(SP) - 1 \rightarrow SP$

 $(MMR) \rightarrow TOS$

Биты состояния: нет

Описание: После уменьшения SP на 1, эта инструкция сохраняет содержимое

картированного в памяти регистра ММР в ячейку памяти данных,

адресуемую SP.

Data Memory

Слов: 1 слово

Циклов: 1 цикл

Класс 16А Классы:

PSHM BRC Пример:

> **Before Instruction** After Instruction BRC 1234 BRC 1234 SP 1FFF

SP 2000

1FFFh 1FFFh 07FF 1234

RC[D] Условный возврат

Синтаксие: RC[D] cond[, cond[, cond]]

Операнды: Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия
BIO	BIO# low	0000 0011	NBIO	BIO# high	0000 0010
C	C = 1	0000 1100	NC	C = 0	0000 1000
TC	TC = 1	0011 0000	NTC	TC = 0	0010 0000
AEQ	$(\mathbf{A}) = 0$	0100 0101	BEQ	$(\mathbf{B}) = 0$	0100 1101
ANEQ	$(A) \neq 0$	0100 0100	BNEQ	$(B) \neq 0$	0100 1100
AGT	(A) > 0	0100 0110	BGT	(B) > 0	0100 1110
AGEQ	$(A) \ge 0$	0100 0010	BGEQ	$(B) \ge 0$	0100 1010
ALT	(A) < 0	0100 0011	BLT	(B) < 0	0100 1011
ALEQ	$(A) \leq 0$	0100 0111	BLEQ	$(B) \leq 0$	0100 1111
AOV	А переполнен	0111 0000	BOV	В переполнен	0111 1000
ANOV	А не переп-н	0110 0000	BNOV	В не переп-н	0110 1000
UNC	безусловный	0000 0000			

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	1	Z	0	С	С	С	С	С	С	C	С

Выполнение: Если (условие(я))

то

$$(TOS) \rightarrow PC$$

 $(SP) + 1 \rightarrow SP$

иначе

$$(PC) + 1 \rightarrow PC$$

Биты состояния: нет

Описание: Если выполнены все указанные условия, инструкция заменяет содержимое PC значением вершины стека и увеличивает SP на 1. Если условие(я) невыполнено(ы), то происходит только увеличение счетчика команд (PC) на 1.

Если инструкция выполняется с задержкой (при указании суффикса D), то сначала из памяти программ выбираются и исполняются две однословные инструкции или одна двухсловная. Эти инструкции не оказывают влияния на проверяемые условия.

Эта инструкция позволяет осуществлять проверку нескольких условий перед передачей управления в другую секцию программы. Инструкция может проверять условия индивидуально или в комбинации с другими условиями. Можно компоновать условия только из одной группы следующим образом:

RC[D] Условный возврат

Группа 1: Допускается выбрать до двух условий. Каждое условие должно принадлежать разным категориям (А или В, см. таблицу ниже). Не допускается использование в инструкции двух условий из одной категории. Например, одновременно можно тестировать EQ и OV, однако, нельзя выполнить одновременную проверку GT и NEQ. Для обоих условий аккумулятор должен быть одним и тем же. Не допускается проверка двух условий для разных аккумуляторов в одной инструкции. Например, разрешена одновременная проверка AGT и AOV, однако, не допускается использование в одной инструкции условий AGT и BOV.

Группа 2: Допускается выбрать до трех условий. Каждое из трех условий должно быть из различных категорий (A, B или C). Не допускается использование двух или более условий из одной категории, т. е. допускается одновременная проверка TC, C и BIO#, однако, не допускается одновременная проверка NTC, C и NC.

Сочетаемость условий для этой инструкции

Груг	іпа 1		Группа 2	
Категория А	Категория В	Категория А	Категория В	Категория С
EQ	OV	TC	С	BIO
NEQ	NOV	NTC	NC	NBIO
LT				
LEQ				
GT				
GEQ				

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 5 циклов (условие выполнено)

3 цикла (условие невыполнено)

3 цикла (для задержанных)

Классы: Класс 32

Пример: RC AGEQ, ANOV ; возврат выполняется, если

; содержимое аккумулятора А

; положительно и бит OVA равен нулю

	Before Instruction		After Instruction
PC	0807	PC	2002
OVA	0	OVA	0
SP	0308	SP	0309
Data Memory			
0308h	2002	0308h	2002

READA Чтение памяти программ, адресуемой аккумулятором А

и сохранение в памяти данных

Синтаксис: **READA** Smem

Операнды: Smem: Одиночный операнд памяти данных

Опкод: 15 0 14 13 12 11 10 8 0 0 I A A A A A

Выполнение: $A \rightarrow PAR$

Если $((RC) \neq 0)$

(Pmem (по адресу из PAR)) \rightarrow Smem

 $(PAR) + 1 \rightarrow PAR$ $(RC) - 1 \rightarrow RC$

Иначе

 $(Pmem(по адресу из PAR)) \rightarrow Smem$

Биты состояния: нет

Описание: Эта инструкция перемещает слово из ячейки памяти программ,

определяемой младшей частью аккумулятора А(биты 15-0), в ячейку

памяти данных, определяемую Ѕтет.

Эту инструкцию можно использовать в режиме повтора для перемещения из памяти программ массивов со стартовым адресом из аккумулятора A, в непрерывную область памяти данных, адресуемую (в формате косвенной адресации) *Smem*. Источник и приемник не должны находиться полностью на кристалле или полностью вне его. Если используется повтор, то после загрузки в конвейер (первое

выполнение), инструкция становится эффективно одноцикловой.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 5 циклов

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 25А

Класс 25В

Пример: READA 6

	Before Instruction		After Instruction
Α	00 0000 0023	А	00 0000 0023
DP	004	DP	004
Program Memory			
0023h	0306	0023h	0306
Data Memory			
0206h	0075	0206h	0306

RESET Программный сброс

Синтаксис: RESET

Операнды: нет

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 1 1 0 0 0 0 0

Выполнение: Поля PMST, ST0 и ST1 загружаются следующими значениями:

 $(IPTR) \ll 7 \rightarrow PC$ $0 \rightarrow \text{OVA}$ $0 \rightarrow \text{OVB}$ $1 \rightarrow TC$ $0 \rightarrow ARP$ $1 \rightarrow C$ $0 \rightarrow DP$ $1 \rightarrow SXM$ $0 \rightarrow ASM$ $0 \rightarrow BRAF$ $0 \rightarrow HM$ $1 \rightarrow XF$ $0 \rightarrow C16$ $0 \rightarrow FRCT$ $0 \rightarrow CMPT$ $0 \rightarrow CPL$ $0 \rightarrow IFR$ $1 \rightarrow INTM$

 $0 \rightarrow \text{OVM}$

Биты состояния: все затрагиваемые биты перечислены в пункте "Выполнение"

Описание: Эта инструкция выполняет немаскируемый программный сброс,

который может быть использован для приведения процессора в известное состояние. Когда выполняется инструкция сброса, происходят операции, перечисленные в пункте "Выполнение". При программном сбросе вход MP/MC# не опрашивается (в отличие от аппаратного сброса). Инициализация IPTR и периферийных регистров также отличается от инициализации с использованием RESET#. Эта инструкция не зависит от INTM; но устанавливает INTM в 1,

запрещая прерывания.

Примечание – Эта инструкция не повторяемая.

Слов: 1 слово

Циклов: 3 цикла

Классы: Класс 35

Пример: RESET

	Before Instruction		After Instruction
PC	0025	PC	0080
INTM	0	INTM	1
IPTR	1	IPTR	1

RET[D] Возврат

Синтаксис: RET[D]

Операнды: нет

Опкод: 15 12 10 0 13 11 \overline{Z} 0 0 0 0 0 0 0 0 0 1

 $(TOS) \rightarrow PC$ Выполнение:

 $(SP) + 1 \rightarrow SP$

Биты состояния: нет

Описание: Эта инструкция заменяет содержимое РС 16-разрядным значением из

> вершины стека (TOS). SP увеличивается на 1. Если возврат выполняется с задержкой (при указании в синтаксисе суффикса D), то выбираются и исполняются одна двухсловная инструкция или две

однословные, расположенные после инструкции возврата.

По сути, это частный случай инструкции RC[D]. Т. е. $RET[D] \equiv RC[D]$

UNC (см. опкоды и таблицу условий).

PС

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 5 шиклов

3 цикла (для задержанных)

Data Memory

Класс 32 Классы:

RET Пример:

> **Before Instruction** After Instruction PС 1000 2112 0301 SP

SP 0300

0300h 1000 0300h 1000 **RETE[D]** Возврат из прерывания с разрешением прерываний

Синтаксис: **RETE[D]**

Операнды: нет

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 0 1 2 0 1 1 1 1 0 1 0 1 1

Выполнение: $(TOS) \rightarrow PC$

 $(SP) + 1 \rightarrow SP$ $0 \rightarrow INTM$

Биты состояния: оказывает действие на INTM

Описание: Эта инструкция заменяет содержимое РС 16-разрядным значением из

вершины стека (TOS). Выполнение программы продолжается с этого адреса. SP увеличивается на 1. Эта инструкция автоматически очищает бит запрета прерываний INTM в ST1. (Очистка этого бита разрешает прерывания). Если возврат выполняется с задержкой (при указании в синтаксисе суффикса D), то выбираются и исполняются одна двухсловная инструкция или две однословные, расположенные

после инструкции возврата.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 5 циклов

3 цикла (для задержанных)

Классы: Класс 32

Пример: RETE

	Before Instruction		After Instruction
PC	01C3	PC	0110
SP	2001	SP	2002
ST1	xCxx	ST1	x4xx
Data Memory			
2001h	0110	2001h	0110

RETF[D] Быстрый возврат из прерывания с разрешением прерываний

Синтаксис: **RETF[D**]

Операнды: нет

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 1 1 1 0 1 Z 0 1 0 0 1 1 0 1 1

Выполнение: $(RTN) \rightarrow PC$

 $(SP) + 1 \rightarrow SP$ $0 \rightarrow INTM$

Биты состояния: оказывает действие на INTM

Описание: Эта инструкция заменяет содержимое РС 16-разрядным значением из

RTN. RTN хранит адрес, к которому должна вернуться программа после обработки прерывания. При таком возврате, вместо считывания в РС из стека, РС загружается из RTN. SP увеличивается на 1. Эта инструкция автоматически очищает бит запрета прерываний INTM в ST1. (Очистка этого бита разрешает прерывания). Если возврат выполняется с задержкой (при указании в синтаксисе суффикса D), то выбираются и исполняются одна двухсловная инструкция или две

однословные, расположенные после инструкции возврата.

Примечание — Эту инструкцию можно использовать только в том случае, если во время работы подпрограммы обработки текущего прерывания не выполнялись никакие вызовы и не запускались подпрограммы обработки других прерываний.

Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 3 цикла

1 цикл (для задержанных)

Классы: Класс 33

Пример: RETF

	Before Instruction		After Instruction		
PC	01C3	PC	0110		
SP	2001	SP	2002		
ST1	xCxx	ST1	x4xx		
Data Memory					
2001h	0110	2001h	0110		

RND Округление аккумулятора

RND src[, dst]Синтаксис:

Опкод:

Выполнение:

Операнды: src, dst: А (аккумулятор А)

14

 $(src) + 8000h \rightarrow dst$

В (аккумулятор В)

0

10

S

D

0

0

15

Биты состояния: зависит от OVM

Эта инструкция округляет содержимое src (аккумулятора A или B) путем прибавления числа 2^{15} . Полученное значение сохраняется в dstОписание:

или в src, если dst неопределен.

13 12 11

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 1 цикл

Класс 1 Классы:

RND A, B Пример 1:

> **Before Instruction** After Instruction FF FFFF FFFF FF FFFF FFFF Α Α 00 0000 0001 00 0000 7FFF В В OVM OVM

Пример 2: RND A

> Before Instruction After Instruction 00 7FFF FFFF 00 7FFF FFFF OVM OVM

ROL Вращение аккумулятора влево

ROL src Синтаксис: Операнды: src: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 11 0 10 6 0 0 S 0 0 0 0 0 1 1 1 1 Выполнение: $(C) \rightarrow src(0)$ $(\operatorname{src}(30-0)) \to \operatorname{src}(31-1)$ $(src(31)) \rightarrow C$ $0 \rightarrow \operatorname{src}(39-32)$ Биты состояния: зависит от С Оказывает влияние на С Описание: Эта инструкция сдвигает каждый бит src влево на 1 бит. Значение бита переноса С перед выполнением инструкции сдвигается в младший разряд src. Затем старший разряд src сдвигается в С. Биты безопасности src очищаются. Слов: 1 слово Циклов: 1 цикл Классы: Класс 1

Before Instruction			After Instruction
Α	5F B000 1234	Α	00 6000 2468
С	0	С	1

ROLTC Вращение аккумулятора влево с использованием ТС

ROLTC src Синтаксис: Операнды: src: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 11 10 0 0 S 0 0 1 1 1 0 $(TC) \rightarrow src(0)$ Выполнение: $(\operatorname{src}(30-0)) \to \operatorname{src}(31-1)$ $(src(31)) \rightarrow C$ $0 \rightarrow \operatorname{src}(39-32)$ Биты состояния: зависит от С Оказывает влияние на ТС Описание: Эта инструкция сдвигает каждый бит src влево на 1 бит. Значение бита ТС перед выполнением инструкции сдвигается в младший разряд src. Затем старший разряд сдвигается в С. Биты безопасности src очищаются. Слов: 1 слово Циклов: 1 цикл Классы: Класс 1

Пример:	ROLTC	Α

	Before Instruction		After Instruction
Α	81 C000 5555	А	00 8000 AAAB
С	х	С	1
TC	1	TC	1

ROR Вращение аккумулятора вправо

Синтаксис: ROR src

Опкод:

Операнды: src: A (аккумулятор A)

15

В (аккумулятор В)

14 13 12 11

1 1 1 1 0 1 0 S 1 0 0 1 0 0 0

10

Выполнение: $(C) \rightarrow src(31)$

 $(\operatorname{src}(31-1)) \to \operatorname{src}(30-0)$

 $(\operatorname{src}(0)) \to C$ $0 \to \operatorname{src}(39-32)$

Биты состояния: зависит от С

Оказывает влияние на С

Описание: Эта инструкция сдвигает каждый бит *src* вправо на 1 бит. Значение

бита переноса С перед выполнением инструкции сдвигается в старший разряд *src*. Затем младший разряд сдвигается в С. Биты

безопасности src очищаются.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: ROR A

A 7F B000 1235
C 0

A 00 5800 091A C 1

After Instruction

0

0

RPT Повтор следующей инструкции

 Синтаксис:
 1: **RPT** Smem

2: **RPT** #*K* 3: **RPT** #*lk*

Операнды: Smem: Одиночный операнд памяти данных

 $0 \le K \le 255$ $0 \le lk \le 65535$

Опкоды: 1:

0
A
0
K
0
0
)

Выполнение: 1: (Smem) \rightarrow RC

2: $K \rightarrow RC$ 3: $lk \rightarrow RC$

Биты состояния: нет

Описание: После выполнения инструкции счетчик повторов (RC) загружается

числом необходимых итераций. Количество итераций (n) может задаваться в виде 16-разрядного одиночного операнда памяти данных Smem; 8- или 16-разрядной константы K или lk соответственно. Инструкция, расположенная после RPT, будет выполнена (n + 1) раз.

Пока RC уменьшается, доступ к нему запрещен.

Примечание – Эта инструкция неповторяемая.

Слов: Синтаксисы 1 и 2: 1 слово

Синтаксис 3: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтакис 1: 3 цикла

Синтаксис 2: 1 цикл Синтаксис 3: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

RPT Повтор следующей инструкции

Синтаксис 1: Класс 5A Синтаксис 1: Класс 5B

Классы:

	Синтаксис 2: Класс 1 Синтаксис 3: Класс 2		
Пример 1:	RPT DAT127 ; DAT127 .EQU 0FFF		
	Before Instruction		After Instruction
	RC 0	RC	0000
	DP 031	DP	031
	Data Memory		
	0FFFh 000C	0FFFh	000C
Пример 2:	RPT #2 ; Повтор следующей инструкции 3 раза		
	Before Instruction		After Instruction
	RC 0	RC	0002
Пример 3:	RPT #1111h ; Повтор следующей инструкции 4	1370 раз	
	Before Instruction		After Instruction
	DC 0	вс Г	1111

RPTB[D] Повтор блока

Опкод:

Синтаксис: **RPTB[D]** *pmad*

Операнды: $0 \le pmad \le 65535$

 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	Z	0	0	1	1	1	0	0	1	0
16-битная константа															

Выполнение: $1 \rightarrow BRAF$

Если (задержка), то

$$(PC) + 4 \rightarrow RSA$$

Иначе

$$(PC) + 2 \rightarrow RSA$$

 $pmad \rightarrow REA$

Биты состояния: Оказывает влияние на BRAF

Описание: Эта инструкция повторяет блок инструкций определенное число раз, задаваемое, содержимым картированного в памяти регистра-счетчика повтора блока (BRC). Этот регистр должен быть загружен до начала работы инструкции. После выполнения инструкции регистр стартового адреса повтора блока (RSA) будет загружен значением PC + 2 (или PC + 4, если инструкция выполняется с задержкой); регистр конечного адреса повтора блока (REA) загружается адресом памяти программ

(pmad).

Эта инструкция является прерываемой. Циклы повтора однократной инструкции могут быть включены в программный код повторяемых блоков. Вложения внутри повторяемого блока инструкций (в виде подпрограмм обработки прерываний или повторов однократной инструкции) допустимы при соблюдении следующих условий:

- BRC, RSA и REA должны быть надлежащим образом сохранены и восстановлены.

- Флаг активности повтора блока (BRAF) должен быть правильно установлен.

Если повтор блока выполняется с задержкой (при указании в синтаксисе суффикса D), то выбираются и исполняются одна двухсловная инструкция или две однословные, расположенные после этой инструкции.

Примечание – Повтор блока может быть отменен очисткой бита BRAF.

Эта инструкция неповторяемая.

Слов: 2 слова

Циклов: 4 цикла

2 цикла (для задержанных)

RPTB[D] Повтор блока

Классы: Класс 29А

Пример 1: ST #99, BRC

RPTB end_block - 1

; end block = Bottom of Block

	Before Instruction		After Instruction
PC	1000	PC	1002
BRC	1234	BRC	0063
RSA	5678	RSA	1002
REA	9ABC	REA	end_block - 1

Пример 2: ST #99, BRC ; Выполнение блока 100 раз

RPTBD end_block - 1
MVDM POINTER, AR1

; инициализация указателя

; end_block ; Bottom of Block

	Before Instruction		After Instruction
PC	1000	PC	1004
BRC	1234	BRC	0063
RSA	5678	RSA	1004
REA	9ABC	REA	end block - 1

RPTZ Повтор следующей инструкции с очисткой аккумулятора

Синтаксис: $\mathbf{RPTZ} \, dst, \# lk$

Операнды: dst: A (аккумулятор A)

В (аккумулятор В)

 $0 \le lk \le 65535$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

13	17	13	1 4	1 1	10		U	,	U	<u> </u>				1	U
1	1	1	1	0	0	0	D	0	1	1	1	0	0	0	1
	16-битная константа														

Выполнение: $0 \rightarrow dst$

 $lk \rightarrow RC$

Биты состояния: нет

Описание: Эта инструкция очищает dst и повторяет следующую инструкцию

(n + 1) раз, где n - содержимое счетчика повтора (RC). Значение RC

задается 16-разрядной константой lk.

Слов: 2 слова

Циклов: 2 цикла

Классы: Класс 2

Пример: RPTZ A, 1023 ; Повторение следующей инструкции 1024 раз

Α

RC

STL A, *AR2+

 Before Instruction
 After Instruction

 0F FE00 8000
 A
 00 0000 0000

 0000
 RC
 03FF

RSBX Сброс бита регистра состояния

Синтаксис: **RSBX** *N*, *SBIT*

Операнды: $0 \le SBIT \le 15$

N = 0 или 1

Выполнение: $0 \rightarrow STN(SBIT)$

Биты состояния: нет

Описание: Эта инструкция очищает в 0 указанный бит в регистре состояния 0

или 1. N определяет регистр состояния, а SBIT определяет бит, который будет обнулен. Символьные имена разрядов также распознаются транслятором и могут использоваться в качестве операндов

вместо N и SBIT (см. пример 1).

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример 1: RSBX SXM ; SXM означает что : n=1 и SBIT=8

 Before Instruction
 After Instruction

 ST1
 35CD
 ST1
 34CD

Пример 2: RSBX 1,8

Before Instruction After Instruction

ST1 35CD ST1 34CD

Τ

SACCD Условное сохранение аккумулятора

SACCD src, Xmem, cond Синтаксис:

Операнды: А (аккумулятор А) src:

В (аккумулятор В)

Xmem: Двойной операнд памяти данных

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия	
AEQ	(A) = 0	0101	BEQ	$(\mathbf{B}) = 0$	1101	
ANEQ	$(A) \neq 0$	0100	BNEQ	$(B) \neq 0$	1100	
AGT	(A) > 0	0110	BGT	(B) > 0	1110	
AGEQ	$(A) \ge 0$	0010	BGEQ	$(B) \ge 0$	1010	
ALT	(A) < 0	0011	BLT	(B) < 0	1011	
ALEQ	$(A) \leq 0$	0111	BLEQ	$(B) \leq 0$	1111	
15 14	13 12 11	10 9 8	7 6	5 4 3	2 1	0
1 0	0 1 1	1 1 S	X X	X X C	O N	D

Опкод:

15					-	-	-					-			-
1	0	0	1	1	1	1	S	X	X	X	X	C	O	N	D

Если (условие) Выполнение:

то

 $(src) \ll (ASM - 16) \rightarrow Xmem$

иначе

 $(Xmem) \rightarrow Xmem$

зависит от ASM и SXM Биты состояния:

Описание: Если условие выполнено, то инструкция сохраняет src, сдвинутый

> влево на (ASM - 16). Значение величины сдвига располагается в ячейке памяти, определяемой Хтет. Если условие невыполнено, то инструкция считывает содержимое Хтет и записывает его обратно в ту же ячейку, таким образом, операнд Хтет остается прежним. Независимо от указанного условия операнд Хтет всегда считывается

и обновляется.

Слов: 1 слово

Циклов: 1 цикл

Класс 15 Классы:

SACCD A, *AR3+0%, ALT Пример:

	Before Instruction	After Instruction				
Α	FF FE00 4321	А	FF FE00 4321			
ASM	01	ASM	01			
AR0	0002	AR0	0002			
AR3	0202	AR3	0204			
Data Memory						
0202h	0101	0202h	FC00			

SAT Насыщение аккумулятора

Синтаксис: SAT src

Опкод:

Операнды: src: A (аккумулятор A)

15

В (аккумулятор В)

14 13 12 11

1 1 1 1 0 1 0 S 1 0 0 0 0

Выполнение: Насыщенный (src) \rightarrow src

Биты состояния: Оказывает влияние на OVsrc

Описание: Независимо от значения OVM, инструкция позволяет насыщать

10

содержимое 32 разрядов аккумулятора.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример 1: SAT В

 Before Instruction
 After Instruction

 B
 71 2345 6789
 B
 00 7FFF FFFF

 OVB
 x
 OVB
 1

Пример 2: SAT A

 Before Instruction
 After Instruction

 A
 F8 1234 5678
 A FF 8000 0000

 OVA
 x
 OVA 1

 Before Instruction
 After Instruction

 B
 00 0012 3456
 B
 00 0012 3456

 OVB
 x
 OVB
 0

0

0

SFTA Арифметический сдвиг аккумулятора

Синтаксис: **SFTA** *src*, *SHIFT*[, *dst*]

Операнды: src, dst: А (аккумулятор А)

В (аккумулятор В)

 $-16 \le SHIFT \le 15$

Опкод: 15 14 13 12 11 10 1 0

Если SHIFT < 0 Выполнение:

то

$$(src((-SHIFT) - 1)) \rightarrow C$$

 $(src(39-0)) << SHIFT \rightarrow dst$
Если SXM = 1
то
 $(src(39)) \rightarrow dst(39 - (39 + (SHIFT + 1)))$
 $[или src(39 - (39 + (SHIFT + 1))),$
если dst не определен]
Иначе

$$0 \rightarrow \text{dst}(39 - (39+(\text{SHIFT}+1)))$$
 [или $\text{src}(39 - (39+(\text{SHIFT}+1)))$, если dst не определен]

Иначе

$$(src(39 - SHIFT)) \rightarrow C$$

 $(src) << SHIFT \rightarrow dst$
 $0 \rightarrow dst((SHIFT - 1) - 0)$
[или $src((SHIFT - 1) - 0)$,
если dst не определен]

Биты состояния: Зависит от SXM и OVM

Оказывает действие на C и OVdst (или OVsrc, если dst = src)

Описание:

Эта инструкция арифметически сдвигает *src* и сохраняет результат в dst или в src, если dst не определен. Выполнение инструкции зависит от значения SHIFT:

- 1 Если значение **SHIFT** меньше инструкция нуля, TO выполняется следующим образом:
 - src((-SHIFT) 1) копируется в бит переноса C.

Если SXM равно 1, инструкция выполняет арифметический сдвиг вправо и старшие разряды src сдвигаются в dst(39 - (39 + (SHIFT + 1))).

- Если SXM равно нулю, то ноль записывается в dst(39 - (39 + (SHIFT + 1))).
- 2 Если значение SHIFT больше нуля, то инструкция выполняется следующим образом:
 - *src*(39 SHIFT) копируется в бит переноса С.
 - Инструкция производит арифметический сдвиг влево.
 - 0 записывается в dst((SHIFT 1) 0).

SFTA Арифметический сдвиг аккумулятора

Слов:	1 слово			
Циклов:	1 цикл			
Классы:	Класс 1			
Harrison 1:	SFTA A, -5, B			
Пример 1:	SFIR R, -5, B	Before Instruction		After Instruction
	А	FF 8765 0055	Α [FF 8765 0055
	В	00 4321 1234	в [FF FC3B 2802
	С	х	С	1
	SXM	1	SXM	1
Пример 2:	SFTA B, +5	_	_	
		Before Instruction		After Instruction
	В	80 AA00 1234	В	15 4002 4680
	С	0	С [1
	OVM	0	OVM	C
	SXM	0	SXM	C

SFTC Условный сдвиг аккумулятора

Синтаксис: SFTC src

Опкод:

Операнды: src: A (аккумулятор A)

15

В (аккумулятор В)

11

10

1 1 1 1 0 1 0 S 1 0 0

Выполнение: Если (src) = 0

To

 $1 \rightarrow TC$

14 13 12

Иначе

Если (src(31)) XOR (src(30)) = 0

То (два знаковых бита)

 $0 \to TC$

 $(src) \ll 1 \rightarrow src$

Иначе (только один знаковый бит)

 $1 \rightarrow TC$

Биты состояния: Оказывает влияние на ТС

Описание: Если *src* имеет два знаковых разряда, то инструкция производит сдвиг

32-разрядного src влево на 1 бит. При наличии двух знаковых разрядов

6

0

бит TC очищается в ноль, в ином случае устанавливается в 1.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: SFTC A

Before Instruction

A FF FFFF F001

TC x

After Instruction

0

0

0

TC 0

SFTL Логический сдвиг аккумулятора

Cинтаксис: SFTL src, SHIFT[, dst]

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

 $-16 \le SHIFT \le 15$

Выполнение: Если SHIFT < 0

To

 $src((-SHIFT) - 1) \rightarrow C$ $src(31-0) << SHIFT \rightarrow dst$ $0 \rightarrow dst(39 - (31 + (SHIFT + 1)))$

Если SHIFT = 0

To

 $0 \rightarrow C$

Иначе

 $src(31 - (SHIFT - 1)) \rightarrow C$ $src((31 - SHIFT) - 0) << SHIFT \rightarrow dst$

 $0 \rightarrow dst((SHIFT - 1) - 0)$

[или src((SHIFT - 1) - 0), если dst не определен]

 $0 \rightarrow dst(39-32)$

[или src(39-32), если dst не определен]

Биты состояния: Оказывает влияние на С

Описание: Эта инструкция осуществляет логический сдвиг src и сохраняет полученный результат в dst или в src, если dst не определен. Биты безопасности dst или src, если dst не определен очищаются.

Выполнение инструкции зависит от значение SHIFT следующим

образом:

1 Если значение SHIFT меньше нуля, то инструкция

выполняется следующим образом:

- src((-SHIFT) - 1) копируется в бит переноса C.

- Инструкция производит логический сдвиг вправо.

- Ноль записывается в dst(39 - (31 + (SHIFT + 1))).

2 Если значение SHIFT больше нуля, то инструкция выполняется следующим образом:

- src(31 - (SHIFT - 1)) копируется в бит переноса C.

- Инструкция производит логический сдвиг влево.

- 0 записывается в dst((SHIFT - 1) - 0).

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

SFTL Логический сдвиг аккумулятора

Пример 1:	SFTL A, -5,	В		
		Before Instruction		After Instruction
	А	FF 8765 0055	Α [FF 8765 0055
	В	FF 8000 0000	В	00 043B 2802
	С	0	С	1
Пример 2:	SFTL B, +5			
		Before Instruction		After Instruction
	В	80 AA00 1234	В	00 4002 4680
	С	0	С	1

SQDST Квадрат расстояния

Синтаксис: SQDST Xmem, Ymem

Операнды: Хтет, Үтет: Двойные операнды памяти данных

Опкод: 11 10 15 14 13 12 0 0 0 1 0 X X X 1

Выполнение: $(A(32-16)) \times (A(32-16)) + (B) \rightarrow B$

 $((Xmem) - (Ymem)) \le 16 \rightarrow A$

Биты состояния: Зависит от OVM, FRCT и SXM

Оказывает влияние на C, OVA и OVB

Описание: Используемая в режиме повтора, эта инструкция вычисляет квадрат

расстояния между двумя векторами. Старшая часть аккумулятора A (биты 32-16) возводится в квадрат, произведение прибавляется к аккумулятору В и полученная сумма сохраняется в аккумуляторе В. *Утет* вычитается из *Хтет*, разница сдвигается влево на 16 разрядов и

полученный результат сохраняется в аккумуляторе А.

При выполнении этой инструкции, возведение квадрат (А(32-16))

производится до сохранения в А результата вычитания.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 7

Пример: SQDST *AR3+, AR4+

- 2			
	Before Instruction		After Instruction
Α	FF ABCD 0000	А	FF FFAB 0000
В	00 0000 0000	В	00 1BB1 8229
FRCT	0	FRCT	0
AR3	0100	AR3	0101
AR4	0200	AR4	0201
Data Memory			
0100h	0055	0100h	0055
0200h	00AA	0200h	00AA

SQUR Возведение в квадрат

Синтаксис: 1: **SQUR** *Smem, dst*

2: **SQUR A**, *dst*

Операнды: Smem: Одиночный операнд памяти данных

dst: A (аккумулятор A)

В (аккумулятор В)

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	1	0	0	1	1	D	I	A	A	A	A	A	A	Α
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	1	0	D	1	0	0	0	1	1	0	1

Выполнение: 1: (Smem) \rightarrow T

 $(Smem) \times (Smem) \rightarrow dst$

2: $(A(32-16)) \times (A(32-16)) \rightarrow dst$

Биты состояния: Зависит от OVM и FRCT

Оказывает влияние на OVsrc

Описание: Эта инструкция вычисляет квадрат одиночного операнда памяти

данных *Smem* или старшей части аккумулятора A (биты 32-16) и сохраняет результат в *dst*. В синтаксисе 1 *Smem* сохраняется в T; в

синтаксисе 2 Т не используется и не изменяется.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксис 1: Класс 3А

Синтаксис 1: Класс 3В Синтаксис 2: Класс 1

SQUR Возведение в квадрат

Пример 1:	SQUR 30, B		
		Before Instruction	After Instruction
	В	00 0000 01F4	B 00 0000 00E1
	Т	0003	T 000F
	FRCT	0	FRCT 0
	DP	006	DP 006
	Data Memory		
	031Eh	000F	031Eh 000F
Пример 2:	SQUR A, B		
		Before Instruction	After Instruction
	Α	00 000F 0000	A 00 000F 0000
	В	00 0101 0101	B 00 0000 01C2
	FRCT	1	FRCT 1

SQURA Возведение в квадрат с накоплением

Синтаксис:

SQURA Smem, src

Операнды:	Smem: Одиночный операнд памяти да dst: А (аккумулятор A) В (аккумулятор B)	нных
Опкод:	15 14 13 12 11 10 9 8 7 6	5 4 3 2 1 0
	0 0 1 1 1 0 0 S I A	A A A A A A
Выполнение:	$(Smem) \rightarrow T$ $(Smem) \times (Smem) + (src) \rightarrow src$	
Биты состояния:	Зависит от OVM и FRCT Оказывает влияние на OVsrc	
Описание:	Эта инструкция сохраняет значение операнда затем вычисляет квадрат <i>Smem</i> , прибавля сохраняет полученный результат в <i>src</i> .	
Слов:	1 слово При использовании косвенной адресации с д абсолютной адресации с Smem добавляется с	
Циклов:	1 цикл При использовании косвенной адресации с д абсолютной адресации с Smem добавляется с	
Классы:	Класс 3A Класс 3B	
Пример 1:	SQURA 30, B	
пример т.	Before Instruction	After Instruction
	B 00 0320 0000	B 00 0320 00E1
	T 0003	T 000F
	FRCT 0	FRCT 0
	DP 006	DP 006
	Data Memory	
	031Eh 000F	031Eh 000F
Пример 2:	SQURA *AR3+, A	
	Before Instruction	After Instruction
	A 00 0000 01F4	A 00 0000 02D5
	T 0003 FRCT 0	T 000F FRCT 0
	AR3 031E	AR3 031F
	Data Memory	/NO 031F
	031Eh 000F	031Eh 000F

SQURS Возведение в квадрат с вычитанием

Синтаксис: SQURS Smem, src Операнды: Smem: Одиночный операнд памяти данных dst: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 11 10 8 7 6 5 0 S 0 0 1 1 0 T A A A Α A Выполнение: $(Smem) \rightarrow T$ $(src) - (Smem) \times (Smem) \rightarrow src$ Зависит от OVM и FRCT Биты состояния: Оказывает влияние на OVsrc Описание: Эта инструкция сохраняет значение операнда памяти данных *Smem* в T, затем вычисляет квадрат Smem, вычитает произведение из src и сохраняет полученное значение в src. Слов: 1 слово При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. 1 цикл Циклов: При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Классы: Класс 3А Класс 3В Пример 1: SQURS 9, A **Before Instruction** After Instruction 00 014B 5DB0 00 0000 0320 Α Α Τ 8765 Т 1234 FRCT 0 FRCT DΡ 006 DΡ 006 Data Memory 0309h 0309h 1234 1234 Прмер 2: SQURS *AR3, B **Before Instruction** After Instruction В 00 014B 5DB0 В 00 0000 0320 Τ 8765 Τ 1234 FRCT FRCT AR3 0309 AR3 0309 Data Memory 0309h 0309h 1234 1234

SRCCD Условное сохранение счетчика повтора блоков

Синтаксис: **SRCCD** *Xmem*, cond

Операнды: Xmem: Двойной операнд памяти данных

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия
AEQ	(A) = 0	0101	BEQ	(B) = 0	1101
ANEQ	$(A) \neq 0$	0100	BNEQ	$(B) \neq 0$	1100
AGT	(A) > 0	0110	BGT	(B) > 0	1110
AGEQ	$(A) \ge 0$	0010	BGEQ	$(B) \ge 0$	1010
ALT	(A) < 0	0011	BLT	(B) < 0	1011
ALEQ	$(A) \leq 0$	0111	BLEQ	$(B) \le 0$	1111
15 14	13 12 11	1 10 9 8	7 6	5 4 3	2 1 0
1 0	0 1 1	1 0 1	Y Y	y y C	OND

Опкод:

1 0 0 1 1 1 0 1 X X X X C O N D

Выполнение: Если (условие)

то

 $(BRC) \rightarrow Xmem$

иначе

 $(Xmem) \rightarrow Xmem$

Биты состояния: нет

Описание: Если условие выполнено, то инструкция сохраняет содержимое

счетчика повтора блоков (BRC) в *Хтет*. Если условие невыполнено, то инструкция считывает содержимое Хтет и записывает его обратно в ту же ячейку, таким образом, операнд Хтет остается прежним. Независимо от указанного условия операнд Хтет всегда считывается

и обновляется.

Слов: 1 слово

Циклов: 1 цикл

Класс 15 Классы:

Пример: SRCCD *AR5-, AGT

	Before Instruction		After Instruction
Α	00 70FF FFFF	Α	00 70FF FFFF
AR5	0202	AR5	0201
BRC	4321	BRC	4321
Data Memory			
0202h	1234	0202h	4321

SSBX Установка бита регистра состояния

Синтаксис: SSBX N, SBIT

Операнды: $0 \le SBIT \le 15$

N = 0 или 1

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 1 1 1 0 1 N 1 1 0 1 1 S B I T

Выполнение: $1 \rightarrow STN(SBIT)$

Биты состояния: нет

Описание: Эта инструкция устанавливает в 1 указанный бит в регистре состоя-

ния 0 или 1. N определяет регистр состояния, а SBIT определяет бит, который будет установлен. Символьные имена разрядов также распознаются транслятором и могут использоваться в качестве

операндов вместо N и SBIT (см. пример 1).

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример 1: SSBX SXM ; SXM означает что N=1, SBIT=8

Before Instruction After Instruction

ST1 34CD ST1 35CD

Пример 2: SSBX 1,8

 Before Instruction
 After Instruction

 ST1
 34 CD
 ST1
 35 CD

ST Сохранение в память T, TRN или непосредственного значения

 Синтаксис:
 1: ST T, Smem

2: **ST TRN**, *Smem* 3: **ST** #*lk*, *Smem*

Операнды: Smem: Одиночный операнд памяти данных

 $-32768 \le lk \le 32767$

Опкоды: 1:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	1	1	0	0	I	A	A	A	A	A	A	A
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	1	1	0	1	I	A	A	A	A	A	A	A
3	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	0	1	1	0	I	A	A	A	A	A	A	A
						10	6-би	тная	кон	стант	ra					·

Выполнение: 1: (T) \rightarrow Smem

 $2: (TRN) \rightarrow Smem$

 $3: lk \rightarrow Smem$

Биты состояния: нет

Описание: Эта инструкция сохраняет содержимое Т, регистра перемещений

(TRN) или 16-разрядную константу lk в ячейку памяти данных Smem.

Слов: Синтаксисы 1 и 2: 1 слово

Синтаксис 3: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1 и 2: 1 цикл

Синтаксис 3: 2 пикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1 и 2: Класс 10А

Синтаксисы 1 и 2: Класс 10B Синтаксис 3: Класс 12A

Синтаксис 3: Класс 12В

ST Сохранение в память T, TRN или непосредственного значения

Пример 1:	ST FFFFh, 0		
		Before Instruction	After Instruction
	DP	004	DP 004
	Data Memory		
	0200h	0101	0200h FFFF
Пример 2:	ST TRN, 5		
		Before Instruction	After Instruction
	DP	004	DP 004
	TRN	1234	TRN 1234
	Data Memory		
	0205h	0030	0205h 1234
Пример 3:	ST T, *AR7-		
		Before Instruction	After Instruction
	Т	4210	T 4210
	AR7	0321	AR7 0320
	Data Memory		
	0321h	1200	0321h 4210

STH Сохранение старшей части аккумулятора в память

Синтаксис: 1: **STH** *src*, *Smem*

1:

2: STH src, ASM, Smem 3: STH src, SHFT, Xmem 4: STH src[, SHIFT], Smem

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

Smem: Одиночный операнд памяти данных Xmem: Двойной операнд памяти данных

 $0 \le SHFT \le 15$ -16 \le SHIFT \le 15

Опкоды

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	0	0	1	S	I	A	A	A	Α	A	A	A
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	0	1	1	S	I	A	A	A	A	A	A	A
3	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	1	0	1	S	X	X	X	X	S	Н	F	T
4	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	1	1	1	1	I	A	A	A	A	A	A	A
	0	0	0	0	1	1	0	S	0	1	1	S	Н	I	F	T

Выполнение:

1: (src) << (-16) \rightarrow Smem

2: (src) << (ASM - 16) \rightarrow Smem 3: (src) << (SHFT - 16) \rightarrow Smem 4: (src) << (SHIFT - 16) \rightarrow Smem

Биты состояния: Зависит от SXM

Описание:

Эта инструкция сохраняет старшую часть (старшее слово) src (биты 31-16) в ячейку памяти данных Smem. Src сдвигается влево (величина сдвига определяется ASM, SHFT или SHIFT) и биты 31-16 сдвигаемого значения сохраняются в памяти данных (Smem или Smem). Если Smem0, то бит 39 src копируется в старший бит ячейки памяти данных. Если Smem1, то знаково-расширенное значение с битом 39 src сохраняется в старших разрядах ячейки памяти данных, будучи предварительно сдвинуто вправо на превышение границы разрядов безопасности. Smem2 остается неизменным.

Примечание — Следующие синтаксисы инструкций при определенных условиях могут быть транслированы как другие синтаксисы:

- Синтаксис 3: Если SHFT = 0, то опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если SHIFT = 0, то опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если $0 < SHIFT \le 15$ и косвенный модификатор эквивалентен одному из *Хтет* режимов, опкод инструкции транслируется как синтаксис 3.

Слов: Синтаксисы 1, 2 и 3: 1 слово

Синтаксис 4: 2 слова

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1, 2 и 3: 1 цикл

Синтаксис 4: 2 цикла

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1, 2 и 3: Класс 10А

Синтаксисы 1 и 2: Класс 10В

Синтаксис 4: Класс 11А Синтаксис 4: Класс 11В

Пример 1: STH A, 10

		Before Instruction	After Instruction
	А	FF 8765 4321	A FF 8765 4321
	DP	004	DP 004
	Data Memory		
	020Ah	1234	020Ah 8765
Пример 2:	STH B, -8, *AR	7 –	
		Before Instruction	After Instruction
	В	FF 8421 1234	B FF 8421 1234
	AR7	0321	AR7 0320
	Data Memory		
	0321h	ABCD	0321h FF84
Пример 3:	STH A, -4, 10		
		Before Instruction	After Instruction
	А	FF 8421 1234	A FF 8421 1234
	SXM	1	SXM 1
	DP	004	DP 004
	Data Memory		
	020Ah	7FFF	020Ah F842

STL Сохранение младшей части аккумулятора в память

Синтаксис: 1: STL src, Smem

2: STL src, ASM, Smem 3: STL src, SHFT, Xmem 4: STL src[, SHIFT], Smem

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

Smem: Одиночный операнд памяти данных Xmem: Двойной операнд памяти данных

 $0 \le SHFT \le 15$ -16 \le SHIFT \le 15

Опкоды 1:

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	0	0	0	S	I	Α	Α	A	A	A	A	A
2	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	0	1	0	S	I	A	A	A	A	A	A	A
3	:															
	15	14	13	12	11	10	9	8			5	4	3	2	1	0
	1	0	0	1	1	0	0	S	X	X	X	X	S	Н	F	T
4	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	1	1	1	1	I	A	A	A	A	A	A	Α
	0	0	0	0	1	1	0	S	1	0	0	S	Н	I	F	T

Выполнение: 1: (src) \rightarrow Smem

2: (src) << ASM → Smem 3: (src) << SHFT → Xmem 4: (src) << SHIFT → Smem

Биты состояния: зависит от SXM

Описание: Эта инструкция сохраняет младшую часть (младшее слово) *src* (биты

15-0) в ячейку памяти данных *Smem*. *Src* сдвигается влево (величина сдвига определяется ASM, SHFT или SHIFT) и биты 15-0 сдвигаемого значения сохраняются в памяти данных (*Smem* или *Xmem*). Когда значение сдвига положительное, в младшие разряды сдвигаются нули.

Примечание — Следующие синтаксисы инструкций при определенных условиях могут быть транслированы как другие синтаксисы:

- Синтаксис 3: Если SHFT = 0, то опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если SHIFT = 0, то опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если $0 < SHIFT \le 15$ и косвенный модификатор эквивалентен одному из *Хтет* режимов, опкод инструкции транслируется как синтаксис 3.

Слов: Синтаксисы 1, 2 и 3: 1 слово

Синтаксис 4: 2 слова

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1, 2 и 3: 1 цикл

Синтаксис 4: 2 цикла

При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1, 2 и 3: Класс 10А

Синтаксисы 1 и 2: Класс 10В

Синтаксис 4: Класс 11А Синтаксис 4: Класс 11В

Пример 1: STL A, 11

		Before Instruction		After Instruction
	A	FF 8765 4321	А	FF 8765 4321
	DP	004	DP	004
	Data Memory			
	020Bh	1234	020Bh	4321
Пример 2:	STL B, -8, *A	R7-		
		Before Instruction		After Instruction
	В	FF 8421 1234	В	FF 8421 1234
	SXM	0	SXM	0
	AR7	0321	AR7	0320
	Data Memory			
	0321h	0099	0321h	2112
Пример 3:	STL A, 7, 11			
		Before Instruction		After Instruction
	А	FF 8421 1234	Α	FF 8421 1234
	DP	004	DP	004
	Data Memory			
	020Bh	0101	020Bh	1A00

STLM Сохранение младшей части аккумулятора в MMR

Синтаксис: STLM src, MMR

Операнды: src: A (аккумулятор A)

В (аккумулятор В)

MMR: Картированный в памяти регистр

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 0 0 1 0 0 S I A A A A A A A

Выполнение: $(src(15-0)) \rightarrow MMR$

Биты состояния: нет

Описание: Эта инструкция сохраняет младшую часть *src* (биты 15-0) в указанный

картированный в памяти регистр, *MMR*. И при прямой и при косвенной адресации, девять старших разрядов действующего адреса принудительно очищаются (заполняются 0) для выбора нулевой страницы памяти данных, независимо от текущего содержимого (DP) или содержимого старших девяти бит ARx. Инструкция позволяет сохранять *src* в ячейки нулевой страницы памяти без изменения поля

DP в регистре состояния ST0.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 10А

Пример 1: STLM A, BRC

 Before Instruction
 After Instruction

 A
 FF 8765 4321
 A
 FF 8765 4321

 BRC(1Ah)
 1234
 BRC
 4321

Пример 2: STLM B, *AR1-

Before Instruction After Instruction

B FF 8421 1234
AR1 3F17 AR1 0016
AR7(17h) 0099 AR7 1234

STM Сохранение непостредственного значения в MMR

Синтаксис: STM #lk, MMR Операнды: регистр, отображаемый в память MMR: $-32768 \le lk \le 32767$ Опкод: 15 14 13 12 11 10 0 0 16-битная константа Выполнение: $lk \rightarrow MMR$ Биты состояния: нет Описание: Эта инструкция сохраняет 16-разрядную константу lk в картированный в памяти регистр, MMR или в ячейки нулевой страницы памяти без изменения поля DP в регистре состояния ST0. И при прямой и при косвенной адресации, девять старших разрядов действующего адреса принудительно очищаются (заполняются 0) для выбора нулевой страницы памяти данных, независимо от текущего содержимого (DP) или содержимого старших девяти бит ARx. Слов: 2 слова Циклов: 2 цикла Классы: Класс 12А STM OFFFFh, IMR Пример 1: Before Instruction After Instruction IMR FF01 IMR FFFF STM 8765h, *AR7+ Пример 2:

Before Instruction

0000

8010

AR0

AR7

After Instruction

8765

0011

AR0

AR7

ST||**ADD** Сохранение аккумулятора с параллельным сложением

Синтаксис: ST src, Ymem

|| ADD Xmem, dst

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

Хтет, Үтет: Двойные операнды памяти данных

 dst_{-} : Если dst = A, то $dst_{-} = B$; если dst = B, то $dst_{-} = A$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 0 0 S D X X X X Y Y Y Y

Выполнение: $(src) \ll (ASM - 16) \rightarrow Ymem$

 $(dst_) + (Xmem) \ll 16 \rightarrow dst$

Биты состояния: Зависит от OVM, SXM и ASM

Оказывает действие на С и OVdst

Описание: Эта инструкция сохраняет *src*, сдвинутый на величину (ASM – 16) в

ячейку памяти данных Ymem. Паралеллельно содержимое dst прибавляется к операнду памяти данных Xmem, сдвинутому на 16 разрядов влево и результат сохраняется в dst. Если в качестве src и dst, указан один и тот же аккумулятор, то в Ymem сохраняется содержимое

src до выполнения инструкции.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

Пример: ST A, *AR3

||ADD *AR5+0%, B

	Before Instruction		After Instruction
Α	FF 8421 1000	A	FF 8021 1000
В	00 0000 1111	В	FF 0422 1000
OVM	0	OVM	0
SXM	1	SXM	1
ASM	1	ASM	1
AR0	0002	AR0	0002
AR3	0200	AR3	0200
AR5	0300	AR5	0302
Data Memory			
0200h	0101	0200h	0842
0300h	8001	0300h	8001

ST||LD Сохранение аккумулятора с параллельной загрузкой

 Синтаксис:
 1: ST src, Ymem

|| **LD** *Xmem, dst* 2: **ST** *src, Ymem* || **LD** *Xmem,* T

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

Хтет, Үтет: Двойные операнды памяти данных

Опкоды 1:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 0 0 1 S 0 X X X X Y Y Y Y

Выполнение: 1. $(src) \ll (ASM - 16) \rightarrow Ymem$

 $(Xmem) \ll 16 \rightarrow dst$

2. $(src) \ll (ASM - 16) \rightarrow Ymem$

 $(Xmem) \rightarrow T$

Биты состояния: зависит от OVM и ASM

Оказывает действие на С


Описание: Эта инструкция сохраняет *src*, сдвинутый на величину (ASM – 16) в

ячейку памяти данных Ymem. Паралеллельно эта инструкция загружает 16-разрядный двойной операнд памяти данных Xmem в dst или в Т. Если в качестве src и dst, указан один и тот же аккумулятор, то в Ymem сохраняется содержимое src до выполнения инструкции.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14



В примере 3 LD считывает исходный операнд из ячейки памяти, указываемой AR2 прежде, чем инструкция ST произведет запись в эту ячейку. ST в свою очередь считывает операнд из аккумулятора A перед тем, как LD загрузит значение в аккумулятор A.

ST||**MAC**[**R**] Сохранение аккумулятора параллельно

с умножением-накоплением с/без округления

11

0

Синтаксис: ST src, Ymem

Опкод:

Выполнение:

|| MAC[R] Xmem, dst

14 13 12

 $(src \ll (ASM - 16)) \rightarrow Ymem$

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

Хтет, Үтет: Двойные операнды памяти данных

10

15

Если (округление)

To

Round $((Xmem) \times (T) + (dst)) \rightarrow dst$

Иначе

 $(Xmem) \times (T) + (dst) \rightarrow dst$

Биты состояния: зависит от OVM, ASM, SXM и FRCT

Оказывает действие на С и OVdst

Описание: Эта инструкция сохраняет *src*, сдвинутый на величину (ASM – 16) в

ячейку памяти данных Ymem. Паралеллельно содержимое Т умножается на операнд памяти данных Xmem, это произведение складывается с содержимым dst (с округлением или без округления), и полученный результат сохраняется в dst. Если в качестве src и dst, указан один и тот же аккумулятор, то в Ymem сохраняется содержимое

src до выполнения инструкции.

Если в инструкции указан суффикс R, то результат умножения и сложения округляется, путем прибавления числа 2^{15} и очистки

младших битов (15-0) в 0.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

ST||MAC[R] Сохранение аккумулятора параллельно с умножением-накоплением с/без округления

Пример 1:	ST A, *AR4- MAC *AR5, B			
	[[Before Instruction		After Instruction
	А	00 0011 1111	А	00 0011 1111
	В	00 0000 1111	В	00 010C 9511
	Т	0400	Т	0400
	ASM	5	ASM	5
	FRCT	0	FRCT	0
	AR4	0100	AR4	00FF
	AR5	0200	AR5	0200
	Data Memory			
	100h	1234	100h	0222
	200h	4321	200h	4321
Пример 2:	ST A, *AR4+			
	MACR *AR5+,	В		
		Before Instruction		After Instruction
	Α	00 0011 1111	А	00 0011 1111
	A B	00 0011 1111 00 0000 1111	A B	
				00 0011 1111
	В	00 0000 1111	В	00 0011 1111 00 010D 0000
	В Т	00 0000 1111	В Т	00 0011 1111 00 010D 0000 0400
	B T ASM	00 0000 1111 0400 1C	B T ASM	00 0011 1111 00 010D 0000 0400
	B T ASM FRCT	00 0000 1111 0400 1C	B T ASM FRCT	00 0011 1111 00 010D 0000 0400 1C
	B T ASM FRCT AR4	00 0000 1111 0400 1C 0	B T ASM FRCT AR4	00 0011 1111 00 010D 0000 0400 1C 0
	B T ASM FRCT AR4 AR5	00 0000 1111 0400 1C 0	B T ASM FRCT AR4	00 0011 1111 00 010D 0000 0400 1C 0

ST||MAS[R] Сохранение аккумулятора параллельно

с умножением-вычитанием с/без округления

11

Синтаксис: ST src, Ymem

Опкод:

Выполнение:

|| MAS[R] Xmem, dst

14 13 12

Операнды: src, dst: А (аккумулятор А)

В (аккумулятор В)

Xmem, Ymem: Двойные операнды памяти данных

 $(src \ll (ASM - 16)) \rightarrow Ymem$

Если (округление)

To

Round $((dst) - (Xmem) \times (T)) \rightarrow dst$

Иначе

 $(dst) - (Xmem) \times (T) \rightarrow dst$

зависит от OVM. ASM. SXM и FRCT Биты состояния:

Оказывает действие на С и OVdst

Описание: Эта инструкция сохраняет src, сдвинутый на величину (ASM - 16) в

> ячейку памяти данных Үтет. Паралеллельно содержимое Т умножается на операнд памяти данных Хтет, это произведение вычитается из содержимого dst (с округлением или без округления), и полученный результат сохраняется в dst. Если в качестве src и dst, указан один и тот же аккумулятор, то в Үтет сохраняется содержимое

src до выполнения инструкции.

Если в инструкции указан суффикс R, то результат умножения и сложения округляется, путем прибавления числа 2¹⁵ и очистки

младших битов (15-0) в 0.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

ST||MAS[R] Сохранение аккумулятора параллельно с умножением-вычитанием с/без округления

Пример 1:	ST A, *AR4+			
	MAS *AR5, B			
		Before Instruction		After Instruction
	А	00 0011 1111	A	00 0011 1111
	В	00 0000 1111	В	FF FEF3 8D11
	Т	0400	Т	0400
	ASM	5	ASM	5
	FRCT	0	FRCT	0
	AR4	0100	AR4	0101
	AR5	0200	AR5	0200
	Data Memory			
	0100h	1234	0100h	0222
	0200h	4321	0200h	4321
Пример 2:	ST A, *AR4+			
	MASR *AR5+,	В		
		Before Instruction		After Instruction
	Α	00 0011 1111	А	00 0011 1111
	В	00 0000 1111	В	FF FEF4 0000
	Т	0400	Т	0400
	ASM	1	ASM	1
	FRCT	0	FRCT	0
	AR4	0100	AR4	0101
	AR5	0200	AR5	0201
	Data Memory			
	0100h	1234	0100h	0022
	0200h	4321	0200h	4321

ST||**MPY** Сохранение аккумулятора с параллельным умножением

Синтаксис: **ST** src, Ymem

Опкод:

Выполнение:

|| MPY Xmem, dst

Операнды: src, dst: A (аккумулятор A)

15 14 13 12

0

В (аккумулятор В)

S

D

X

X

Xmem, Ymem: Двойные операнды памяти данных

10

1

1

1

 $(T) \times (Xmem) \rightarrow dst$

Биты состояния: зависит от OVM, ASM, SXM и FRCT

Оказывает действие на С и OVdst

0

 $(src \ll (ASM - 16)) \rightarrow Ymem$

11

1

Описание: Эта инструкция сохраняет *src*, сдвинутый на величину (ASM – 16) в

ячейку памяти данных Ymem. Паралеллельно содержимое Т умножается на операнд памяти данных Xmem и произведение сохраняется в dst. Если в качестве src и dst, указан один и тот же аккумулятор, то в Ymem сохраняется содержимое src до выполнения

инструкции.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

Пример: ST A, *AR3+

| MPY *AR5+, B

	Before Instruction		After Instruction
Α	FF 8421 1234	А	FF 8421 1234
В	xx xxxx xxxx	В	00 2000 0000
Т	4000	Т	4000
ASM	00	ASM	00
FRCT	1	FRCT	1
AR3	0200	AR3	0201
AR5	0300	AR5	0301
Data Memory			
0200h	1111	0200h	8421
0300h	4000	0300h	4000

ST||**SUB** Сохранение аккумулятора с параллельным вычитанием

Синтаксис: ST src, Ymem

|| SUB Xmem, dst

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

Хтет, Үтет: Двойные операнды памяти данных

 dst_{-} : Если dst = A, то $dst_{-} = B$; если dst = B, то $dst_{-} = A$

Опкод: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 0 0 0 1 S D X X X X Y Y Y Y Y

Выполнение: $(src \ll (ASM - 16)) \rightarrow Ymem$

 $(Xmem) \ll 16 - (dst) \rightarrow dst$

Биты состояния: зависит от OVM, ASM, SXM

Оказывает действие на С и OVdst

Описание: Эта инструкция сохраняет *src*, сдвинутый на величину (ASM – 16) в

ячейку памяти данных *Ymem*. Паралеллельно содержимое dst_вычитается из 16-разрядного двойного операнда памяти *Xmem*, сдвинутого на 16 разрядов влево и результат сохраняется в *dst*. Если в качестве *src* и *dst*, указан один и тот же аккумулятор, то в *Ymem*

сохраняется содержимое src до выполнения инструкции.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 14

Пример: ST A, *AR3-

||SUB *AR5+0%, B

DOD THESTOR,	Ь		
	Before Instruction		After Instruction
Α	FF 8421 0000	Α	FF 8421 0000
В	00 1000 0001	В	FF FBE0 0000
ASM	01	ASM	01
SXM	1	SXM	1
AR0	0002	AR0	0002
AR3	01FF	AR3	01FE
AR5	0300	AR5	0302
Data Memory			
01FFh	1111	01FFh	0842
0300h	8001	0300h	8001

STRCD Условное сохранение Т

Синтаксис: STRCD Xmem, cond

Операнды: Хтет: Двойной операнд памяти данных

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия			вие	Оп	исани	ie	Код условия				
AEQ	(A) = 0	0101		BEQ		(B)	(B) = 0		110	1			
ANEQ	$(A) \neq 0$	0100	0100		BNEQ (B) $\neq 0$			1100					
AGT	(A) > 0	0110		BGT (B)>		$(\mathbf{B}) > 0$		1110					
AGEQ	$(A) \ge 0$	0010		BGE	Q	(B)	$0 \le 0$		101	0			
ALT	(A) < 0	0011		BLT		(B)	0 >		101	1			
ALEQ	$(A) \leq 0$	0111		BLE	Q	(B)	$0 \ge 0$		111	1			
			•	•									
15 14	13 12 1	1 10 9	8	7	6	5	4	3	2	1	0		
1 0	0 1	1 1 0	0	X	X	X	X	С	О	N	D		

Опкод:

Выполнение: Если (условие)

то

 $(T) \rightarrow Xmem$

иначе

 $(Xmem) \rightarrow Xmem$

Биты состояния: нет

Описание: Если условие выполнено, то инструкция сохраняет содержимое Т в

ячейку памяти данных *Хтет*. Если условие невыполнено, то инструкция считывает содержимое *Хтет* и записывает его обратно в ту же ячейку, таким образом, операнд *Хтет* остается прежним. Независимо от указанного условия операнд *Хтет* всегда считывается

и обновляется.

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 15

Пример: STRCD *AR5-, AGT

BIROD INCO,	.101		
	Before Instruction		After Instruction
Α	00 70FF FFFF	Α	00 70FF FFFF
Т	4321	Т	4321
AR5	0202	AR5	0201
Data Memory			
0202h	1234	0202h	4321

SUB Вычитание из аккумулятора

Синтаксис:	3: SI 4: SI 5: SI 6: SI 7: SI 8: SI 9: SI	UB SEUB SEUB X	mem, mem, mem mem lk[, S lk, 16	TS, 16, 16, SHI Ymo SHFT 5, src	src[, IFT] FT, s em, a], src [, dsi [], [,	, src[rc lst c[, dst t] dst]]								
Операнды:	Smem: Одиночный операнд памяти данных Xmem, Ymem Двойные операнды памяти данных src, dst: А (аккумулятор A) В (аккумулятор B) $-32\ 768 \le lk \le 32\ 767$ $0 \le SHFT \le 15$ $-16 \le SHIFT \le 15$															
Опкод:	1:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	1	0	0	S	I	A	A	A	A	A	A	A
	2:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	1	1	0	S	Ι	A	A	A	A	A	Α	A
	3:		10	1.0		10	•	0	_	_	_		•	2		0
	15	14	13	12	11	10	9	8	7	6	5	4	3 A	2	1	0
	0	1	0	0	0	0	S	D	I	A	A	A	A	A	A	A
	4:	1.4	10	10	11	10	0	0	7		_	4	2	2	1	0
	15	14	13	12	11 1	10	9	8	7 I	6 A	$\frac{5}{A}$	$\frac{4}{A}$	$\frac{3}{A}$	<u> </u>	1	<u> </u>
	0	0	0	0	1	1	S	D	0	$\frac{A}{0}$	1	S	H	I	F	T
	5:				1		<u> </u>		U			ъ	11			
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	0	0	1	S	X	X	X	X	S	Н	F	T
	6:								1							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	0	0	0	1	D	X	X	X	X	Y	Y	Y	Y
	7:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	0	0	1	S	Н	F	Т
						1	6-би	тная	кон	стант	ra					
	8:	1.4	10	10	11	10	0	0	7		_	4	2	2	1	0
	15	14 1	13	12	11 0	10	9 S	8 D	7	<u>6</u> 1	<u>5</u>	0	<u>3</u>	0	0	0
	1	1	1	1	U					тант Стант		U	U	U	<u> </u>	1
	L					1	о ои	1114/1	KOII	o i uiii	ш					

SUB Вычитание из аккумулятора

9: 15 13 12 11 10 14 8 7 S S 1 1 1 0 1 D 0 0 1 Η F 1 10: 14 15 13 10 12 11 8 6 5 4 1 S D 0 0 0 0 0

Выполнение:

1: $(src) - (Smem) \rightarrow src$

2: $(src) - (Smem) \ll (TS) \rightarrow src$

3: $(src) - (Smem) \ll 16 \rightarrow dst$

4: $(src) - (Smem) \ll SHIFT \rightarrow dst$

5: $(src) - (Xmem) \ll SHFT \rightarrow src$

6: (Xmem) $<< 16 - \text{Ymem} << 16 \rightarrow \text{dst}$

7: (src) – lk \ll SHFT \rightarrow dst

8: $(src) - lk \ll 16 \rightarrow dst$

9: $(dst) - (src) \ll SHIFT \rightarrow dst$

10: $(dst) - (src) \ll ASM \rightarrow dst$

Биты состояния:

Зависят от SXM и OVM

Оказывают действие на С и OVdst (или OVsrc, если dst = src)

Для синтаксиса 3, если в результате действия происходит генерация переноса, то бит переноса C устанавливается в 1; в других случаях бит C не затрагивается.

Описание:

Эта инструкция вычитает 16-разрядное значение из содержимого выбранного аккумулятора или 16-разрядного операнда *Хтет* при использовании адресации двойным операндом памяти данных. В качестве 16-разрядного вычитаемого значения могут выступать:

- Содержимое одиночного операнда памяти данных (Smem).
- Содержимое двойного операнда памяти данных (Үтет).
- 16-разрядный непосредственный операнд (#lk).
- Сдвинутое значение src.

Если dst определен, инструкция сохраняет результат в dst. Если dst не определен, то результат будет сохранен в src. К большинству вторых операндов может быть применен сдвиг.

При сдвиге влево:

- Младшие биты очищаются.
- Старшие биты:
 - Расширяются значением знакового бита, при SXM = 1.
 - Очищаются, при SXM = 0.

При сдвиге вправо, старшие биты:

- Расширяются значением знакового бита, при SXM = 1.
- Очищаются, при SXM = 0.

SUB Вычитание из аккумулятора

Примечание – Следующие синтаксисы инструкций при определенных условиях могут быть транслированы как другие синтаксисы:

- Синтаксис 4: Если dst = src и SHIFT = 0, опкод инструкции транслируется как синтаксис 1.
- Синтаксис 4: Если dst = src и $SHIFT \le 15$ и режимом косвенной адресации Smem включен в Xmem, опкод инструкции транслируется как синтаксис 1.

Слов: Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 слово

Синтаксисы 4, 7 и 8: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Шиклов: Синтаксисы 1, 2, 3, 5, 6, 9 и 10: 1 цикл

Синтаксисы 4, 7 и 8: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Синтаксисы 1, 2, 3 и 5: Класс 3А

Синтаксисы 1, 2 и 3: Класс 3В

Синтаксис 4: Класс 4A Синтаксис 4: Класс 4B Синтаксис 6: Класс 7 Синтаксисы 7 и 8: Класс 2

Синтаксисы 7 и 8. Класс 2 Синтаксисы 9 и 10: Класс 1

${f SUB}$ Вычитание из аккумулятора

Пример 1:	SUB *AR1+, 14	, A		
		Before Instruction		After Instruction
	Α	00 0000 1200	Α	FF FAC0 1200
	С	х	С	0
	SXM	1	SXM	1
	AR1	0100	AR1	0101
	Data Memory			
	0100h	1500	0100h	1500
Пример 2:	SUB A, -8, B			
		Before Instruction		After Instruction
	А	00 0000 1200	Α	00 0000 1200
	В	00 0000 1800	В	00 0000 17EE
	С	х	С	1
	SXM	1	SXM	1
Пример 3:	SUB #12345, 8	, А, В		
		Before Instruction		After Instruction
	Α	00 0000 1200	Α	00 0000 1200
	В	00 0000 1800	В	FF FFCF D900
	С	×	С	0
	SXM	1	SXM	1

SUBB Вычитание из аккумулятора с заемом

SUBB Smem, src

Синтаксис:

Операнды:	Smem: src:	Одил А (ал В (ал	ккум	улят	op A	/	амят	ги дан	ННЫХ	ζ.				
Опкод:	15 14 13 0 0 0	12	11 1	10	9	8 D	7 I	6 A	5 A	4 A	3 A	2 A	1 A	0 A
Dramamaaaaa						I					Λ	Λ	Λ	Λ
Выполнение:	(src) – (Smen	1) — (JI	огич	ески	и ин	верс	ныи	C) —	→ STC					
Биты состояния:	Зависит от О Оказывает вл			СиО) Vsi	c								
Описание:	Эта инструкция вычитает содержимое 16-разрядного одиночного операнда памяти данных <i>Smem</i> и логически инверсный бит переноса С из <i>src</i> без знакового расширения.													
Слов:	1 слово													
	При использ абсолютной					-						цени	ем ил	ПИ
Циклов:	1 цикл													
	При использов абсолютной					-						цение	ем ил	ІИ
Классы:	Класс 3А Класс 3В													
Пример 1:	SUBB 5, A													
				ore Ir								fter li		
		A	느	00 00	000	0006				A	닏	FF F	FFF I	FFFF
		C DP	\vdash			008				C DP	. =			008
	Data Memor					000				Di				000
	(0405h				0006				0405	sh 🗀		(0006
Пример 2:	SUBB *AR1	+, B												
		В	Ве			ooo6	l			В	_	fter l		
		С	\vdash	FF 0	000	1				С	ᅡ	FF 0	000	1
		OVM				1	j			OVI	мΕ			1
		AR1				0405]			AR	1 [0406
	Data Memo	-	_								. —			
		0405h				0006	l			040	5h [237

SUBC Условное вычитание

Опкод:

Выполнение:

Синтаксис: SUBC Smem, src

Операнды: src: A (аккумулятор A)

0

В (аккумулятор В)

Smem: Одиночный операнд памяти данных

15 14 13 12

Если выход АЛУ ≥ 0

To

 $((выход АЛУ) << 1) + 1 \rightarrow src$

 $(src) - ((Smem) << 15) \rightarrow выход АЛУ$

Иначе (src) $<< 1 \rightarrow$ src

Биты состояния: Зависит от SXM

Оказывает влияние на С и OVsrc

Описание: Эта инструкция вычитает 16-разрядный одиночный операнд памяти

данных Smem, сдвинутый влево на 15 разрядов, из содержимого src. Если полученный результат больше нуля, то он сдвигается влево на 1 разряд, к полученному значению прибавляется 1 и результат сложения сохраняется в src. В противном случае содержимое src

сдвигается влево на 1 разряд и сохраняется в src.

Предполагается, что делимое и делитель в этой инструкции положительны. Бит SXM влияет на выполнение инструкции

следующим образом:

- Если SXM = 1, то в старшем бите делителя должен быть 0.

- Если SXM = 0, то любой 16-разрядный делитель обеспечивает

ожидаемый результат.

Делимое, которое находится в src, первоначально должно быть положительным (бит 31 равен 0) и оставаться положительным после сдвига аккумулятора, который происходит в первой части

выполнения инструкции.

Эта инструкция оказывает действие на OVA или OVB (в зависимости от src), но не зависит от OVM; поэтому при выполнении инструкции, не происходит положительного или отрицательного насыщения src.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 1 цикл

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 3А

Класс 3В

SUBC Условное вычитание

Пример 1:	SUBC 2, A			
		Before Instruction		After Instruction
	Α	00 0000 0004	Α	00 0000 0008
	С	x	С	0
	DP	006	DP	006
	Data Memory			
	0302h	0001	0302h	0001
Пример 2:	RPT #15			
	SUBC *AR1, B			
		Before Instruction		After Instruction
	В	00 0000 0041	В	00 0002 0009
	С	x	С	1
	AR1	1000	AR1	1000
	Data Memory			
	1000h	0007	1000h	0007

SUBS Вычитание из аккумулятора в беззнаковом режиме

SUBS Smem. src

Smem:

Синтаксис:

Операнды:

src: А (аккумулятор А) В (аккумулятор В) Опкод: 15 14 13 12 0 0 (src) – беззнаковый $(Smem) \rightarrow src$ Выполнение: Биты состояния: Зависит от OVM Оказывает влияние на С и OVsrc Описание: Эта инструкция вычитает содержимое 16-разрядного одиночного операнда памяти данных Smem из содержимого src. Smem считается 16-разрядным беззнаковым числом независимо от значения *SXM*. Результат сохраняется в *src*. Слов: 1 слово При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 1 цикл При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Класс 3А Классы: Класс 3В Пример: SUBS *AR2-, B Before Instruction After Instruction В 00 0000 0002 В FF FFFF OFFC С С AR2 AR2 0100 OOFF Data Memory 0100h 0100h F006 F006

Одиночный операнд памяти данных

TRAP Программное прерывание

Синтаксис: $\mathbf{TRAP} K$

Операнды: $0 \le K \le 31$

Опкод: 10 0 15 14 13 12 11 0 0 0 0 K K K K K

Выполнение: $(SP) - 1 \rightarrow SP$

 $(PC) + 1 \rightarrow TOS$

Вектор прерывания, определяемый $K \to PC$

Биты состояния: нет

Описание: Эта инструкция передает управление программой вектору

прерывания, определяемому *К*. Она позволяет использовать программное обеспечение для выполнения прерывания. Список прерываний и соответствующие им значения К приведены в руководстве процессора 1867ВМ8Т КФДЛ.431299.026ТО.

Инструкция помещает PC + 1 в ячейку памяти данных, адресуемую SP. Это дает возможность инструкции возврата отыскать в ячейке памяти данных, адресуемой SP указатель на инструкцию, следующую за прерыванием. Эта инструкция немаскируемая; не зависит от INTM

и не оказывает влияния на INTM.

Примечание – Эта инструкция неповторяемая.

Слов: 1 слово

Циклов: 3 цикла

Классы: Класс 35

Пример: TRAP 10h

 Before Instruction
 After Instruction

 PC
 1233
 PC
 FFC0

 SP
 03FF
 SP
 03FE

Data Memory

03FEh 9653 03FEh 1234

WRITA Запись данных в память программ, адресуемую аккумулятором А

Синтаксис: WRITA Smem

Операнды: Smem: Одиночный операнд памяти данных

Выполнение: $A \rightarrow PAR$

Если $((RC) \neq 0)$

 $(Smem) \rightarrow (Pmem по адресу из PAR)$

 $(PAR) + 1 \rightarrow PAR$ $(RC) - 1 \rightarrow RC$

Иначе

 $(Smem) \rightarrow (Pmem по адресу из PAR)$

Биты состояния: нет

Описание: Эта инструкция перемещает слово из ячейки памяти данных, определяе-

мой Smem в ячейку памяти программ. Адрес приемника определяется

содержимым младшей части аккумулятора А (биты 15-0).

Эту инструкцию можно использовать в режиме повтора для перемещения массивов из памяти данных, адресуемой (в формате косвенной адресации) *Smem*, в непрерывную область памяти программ, адресуемую PAR, с автоматическим увеличением PAR на 1. Начальное значение определяется 16-разрядной младшей частью аккумулятора А. Источник и приемник не должны находиться полностью на кристалле или полностью вне его. Если используется повтор, то после загрузки в конвейер (первое выполнение), инструкция становится эффективно

одноцикловой.

Содержимое аккумулятора А не изменяется после выполнения инструкции.

Слов: 1 слово

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: 5 циклов

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Классы: Класс 26А

Класс 26В

Пример: WRITA 5

	Before Instruction		After Instruction
А	00 0000 0257	Α	00 0000 0257
DP	032	DP	032
Program Memory			
0257h	0306	0257h	4339
Data Memory			
1005h	4339	1005h	4339

ХС Условное выполнение

 \mathbf{XC} *n*, cond[, cond[, cond[]

Операнды: n = 1 или 2

Следующая таблица содержит список условий (cond) для этой инструкции

Условие	Описание	Код условия	Условие	Описание	Код условия
BIO	BIO# low	0000 0011	NBIO	BIO# high	0000 0010
C	C = 1	0000 1100	NC	C = 0	0000 1000
TC	TC = 1	0011 0000	NTC	TC = 0	0010 0000
AEQ	$(\mathbf{A}) = 0$	0100 0101	BEQ	$(\mathbf{B}) = 0$	0100 1101
ANEQ	$(A) \neq 0$	0100 0100	BNEQ	$(B) \neq 0$	0100 1100
AGT	(A) > 0	0100 0110	BGT	(B) > 0	0100 1110
AGEQ	$(A) \ge 0$	0100 0010	BGEQ	$(B) \ge 0$	0100 1010
ALT	(A) < 0	0100 0011	BLT	(B) < 0	0100 1011
ALEQ	$(A) \leq 0$	0100 0111	BLEQ	$(B) \leq 0$	0100 1111
AOV	А переполнен	0111 0000	BOV	В переполнен	0111 1000
ANOV	А не переп-н	0110 0000	BNOV	В не переп-н	0110 1000
UNC	безусловный	0000 0000			

Опкод:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	1	N	1	С	С	С	С	С	С	С	С

Синтаксис п	Опкод N
1	0
2	1

Выполнение: Если (условие)

то

выполняются следующие п инструкций

иначе

выполняется инструкция NOP вместо следующих п инструкций

Биты состояния: нет

Описание: Выполнение этой инструкции зависит от значения n и указанных условий:

- Если n = 1 и условие(я) выполнено(ы), то исполняется однословная инструкция, следующая за инструкцией XC.
- Если n=2 и условие(я) выполнено(ы), то исполняется одна двухсловная инструкция или две однословных, следующих за инструкцией XC.
- Если условие(я) невыполнено(ы), то в зависимости от п исполняются одна или две инструкции NOP.

ХС Условное выполнение

Эта инструкция позволяет осуществлять перед выполнением проверку нескольких условий, как индивидуально, так и в комбинации с другими условиями. Можно компоновать условия только из одной группы следующим образом:

Группа 1: Допускается выбрать до двух условий. Каждое условие должно принадлежать разным категориям (А или В, см. таблицу ниже). Не допускается использование в инструкции двух условий из одной категории. Например, одновременно можно тестировать EQ и OV, однако, нельзя выполнить одновременную проверку GT и NEQ. Для обоих условий аккумулятор должен быть одним и тем же. Не допускается проверка двух условий для разных аккумуляторов в одной инструкции. Например, разрешена одновременная проверка AGT и AOV, однако, не допускается использование в одной инструкции условий AGT и BOV.

Группа 2: Допускается выбрать до трех условий. Каждое из трех условий должно быть из различных категорий (A, B или C). Не допускается использование двух или более условий из одной категории, т. е. допускается одновременная проверка TC, C и BIO, однако, не допускается одновременная проверка NTC, C и NC.

Сочетаемость условий для этой инструкции

Груг	іпа 1	Группа 2						
Категория А	Категория В	Категория А	Категория В	Категория С				
EQ	OV	TC	С	BIO				
NEQ	NOV	NTC	NC	NBIO				
LT								
LEQ								
GT								
GEQ								

При выполнении этой инструкции и двух, следующих за ней слов, прерывания подавляются.

Примечание — Условия проверяются за два полных цикла до выполнения инструкции. Поэтому, если две однословные или одна двухсловная инструкция модифицируют условия, это не оказывает влияния на выполнение инструкции. Однако если условия изменяются в течение двух тактов, инструкции прерываний, использующие эту инструкцию, могут привести к нежелательным результатам.

Эта инструкция неповторяемая.

ХС Условное выполнение

Слов: 1 слово

Циклов: 1 цикл

Классы: Класс 1

Пример: XC 1, ALEQ

MAR *AR1+

ADD A, DAT100

	Before Instruction		After Instruction
Α	FF FFFF FFFF	А	FF FFFF FFFF
AR1	0032	AR1	0033

Если содержимое аккумулятора A меньше или равно нулю, то вспомогательный регистр AR1 изменяется перед выполнением инструкции ADD.

XOR "Исключающее ИЛИ" с аккумулятором

Синтаксис: 1: **XOR** *Smem, src*

1:

2: **XOR** #lk[, SHFT], src[, dst] 3: **XOR** #lk, **16**, src[, dst]

4: **XOR** *src*[, *SHIFT*], [, *dst*]

Операнды: src, dst: A (аккумулятор A)

В (аккумулятор В)

Smem: Одиночный операнд памяти данных

 $0 \le lk \le 65535$ $-16 \le SHIFT \le 15$ $0 \le SHFT \le 15$

Опкоды:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	1	1	1	0	S	I	A	Α	A	A	A	Α	Α
2	2:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	0	1	S	Н	F	T
	16-битная константа															
3	:															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	S	D	0	1	1	0	0	1	0	1
	16-битная константа															
4	•			<u> </u>		<u> </u>	<u> </u>	<u> </u>	<u> </u>		<u> </u>	<u> </u>			<u> </u>	<u> </u>

D

0

Η

Выполнение:

1: (Smem) XOR (src) \rightarrow src

13 12

11

0

10

15 14

2: $lk \ll SHFT XOR (src) \rightarrow dst$

3: $lk \ll 16 \text{ XOR (src)} \rightarrow dst$

4: (src) << SHIFT XOR (dst) \rightarrow dst

Биты состояния: нет

Описание:

Эта инструкция выполняет операцию "Исключающее ИЛИ" между 16-разрядным одиночным операндом памяти данных *Smem* (сдвинутым как указано в синтаксисе инструкции) и содержимым выбранного аккумулятора и сохраняет результат в *dst* или в *src*, как указано. При сдвиге влево младшие биты очищаются, старшие – не расширяются на знак. При сдвиге вправо знак не расширяется.

XOR "Исключающее ИЛИ" с аккумулятором

Слов: Синтаксисы 1 и 4: 1 слово

Синтаксисы 2 и 3: 2 слова

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 слово.

Циклов: Синтаксисы 1 и 4: 1 цикл

Синтаксисы 2 и 3: 2 цикла

При использовании косвенной адресации с длинным смещением или

абсолютной адресации с Smem добавляется еще 1 цикл.

Синтаксис 1: Класс 3А Классы:

> Синтаксис 1: Класс 3В Синтаксисы 2 и 3: Класс 2 Синтаксис 4: Класс 1

> > Α

Пример 1: XOR *AR3+, A

> Before Instruction After Instruction 00 00FF 1200 00 00FF 0700

AR3 AR3 0100

Data Memory

0100h 0100h 1500 1500

Пример 2: XOR A, +3, B

> Before Instruction After Instruction

00 0000 1200 00 0000 1200 Α В

00 0000 1800 00 0000 8800

XORM "Исключающее ИЛИ" ячейки памяти с длинным непосредственным значением

XORM #lk, Smem Синтаксис: Операнды: Smem: Одиночный операнд памяти данных $0 \le lk \le 65535$ Опкод: 15 14 13 12 11 10 0 0 0 0 $lk XOR (Smem) \rightarrow Smem$ Выполнение: Биты состояния: нет Описание: Эта инструкция выполняет логическую операцию "Исключающее между содержимым ячейки памяти данных *Smem* и 16-разрядной константой *lk*. Результат записывается в *Smem*. Примечание – Эта инструкция неповторяемая. Слов: 2 слова При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 слово. Циклов: 2 цикла При использовании косвенной адресации с длинным смещением или абсолютной адресации с Smem добавляется еще 1 цикл. Синтаксис 18А: Класс 3А Классы: Синтаксис 18В: Класс 3В) XORM 0404h, *AR4-Пример: Before Instruction After Instruction

0100

4444

AR4

0100h

Data Memory

OOFF

4040

0100h

Приложение А (обязательное)

Коды условий

Приложение А содержит список условий, применяемых в условных инструкциях (таблица А.1) и сочетаемости условий (таблица А.2). Условные инструкции могут осуществлять проверку условия, как индивидуально, так и в комбинации с другими условиями. Можно компоновать условия только из одной группы следующим образом:

Группа 1: Допускается выбрать до двух условий. Каждое условие должно принадлежать разным категориям (А или В, см. таблицу А.2). Не допускается использование в инструкции двух условий из одной категории. Например, одновременно можно тестировать EQ и OV, однако, нельзя выполнить одновременную проверку GT и NEQ. Для обоих условий аккумулятор должен быть одним и тем же. Не допускается проверка двух условий для разных аккумуляторов в одной инструкции. Например, разрешена одновременная проверка AGT и AOV, однако, не допускается использование в одной инструкции условий AGT и BOV.

Группа 2: Допускается выбрать до трех условий. Каждое из трех условий должно быть из различных категорий (A, B или C). Не допускается использование двух или более условий из одной категории, т. е. допускается одновременная проверка TC, C и BIO, однако, не допускается одновременная проверка NTC, C и NC.

Таблица А.1 – Условия для условных инструкций

Операнд	Условия для	условных инструкции Описание
AEQ	A = 0	Аккумулятор А равен 0
BEQ	B = 0	Аккумулятор В равен 0
ANEQ	$A \neq 0$	Аккумулятор А не равен 0
BNEQ	$B \neq 0$	Аккумулятор В не равен 0
ALT	A < 0	Аккумулятор А меньше 0
BLT	B < 0	Аккумулятор В меньше 0
ALEQ	$A \le 0$	Аккумулятор А меньше или равен 0
BLEQ	$B \le 0$	Аккумулятор В меньше или равен 0
AGT	A > 0	Аккумулятор А больше 0
BGT	B > 0	Аккумулятор В больше 0
AGEQ	$A \ge 0$	Аккумулятор А больше или равен 0
BGEQ	$B \ge 0$	Аккумулятор В больше или равен 0
AOV 1)	AOV = 1	Переполнение в аккумуляторе А
BOV 1)	BOV = 1	Переполнение в аккумуляторе В
ANOV 1)	AOV = 0	Нет переполнения в аккумуляторе А
BNOV 1)	BOV = 0	Нет переполнения в аккумуляторе В
C 1)	C = 1	Перенос АЛУ установлен в 1
NC 1)	C = 0	Перенос АЛУ сброшен в 0
TC 1)	TC = 1	Тестовый флаг установлен в 1
NTC 1)	TC = 0	Тестовый флаг сброшен в 0
BIO 1)	BIO	Сигнал BIO низкий
	низкий	
NBIO 1)	BIO высокий	Сигнал BIO высокий
UNC 1)	нет	Безусловная операция

¹⁾ Не могут быть использованы в инструкциях условного сохранения.

Таблица А.2 – Сочетаемость условий

Tuosingu 11.2 Co ietueMoeth yesiobiin									
Груг	іпа 1	Группа 2							
Категория	Категория	атегория Категория Кат		Категория					
A	В	A	В	C					
EQ	OV	TC	С	BIO					
NEQ	NOV	NTC	NC	NBIO					
LT									
LEQ									
GT									
GEQ									

Приложение Б

(обязательное)

Регистры состояния и управления процессором

Ниже приведено описание битов и полей регистров состояния и управления процессора 1867BM8T. Процессор имеет три регистра состояния и управления:

- регистр состояния 0 (ST0);
- регистр состояния 1 (ST1);
- регистр состояния режима процессора (PMST).

В таблице Б.1 приведены названия разрядов и полей, используемые в описании формата регистров.

Таблица Б.1

	Поле/разряд Описание												
_	ARP		Указ	казатель вспомогательного регистра									
	ASM		Режи	Режим сдвига аккумулятора									
	AVIS Режим видимости адреса												
	BRAF Флаг активности повтора блока												
	С Перенос												
	CLKOFF CLOCKOUТ выключен												
	СМРТ Режим совместимости												
	СРL Режим копиляции												
	C16	,											
			режи										
	DP				границ п	раниц памяти данных							
				, казатель отраниц намяти данных Іробный режим									
	НМ Режим HOLD (удержания)												
	INTM Режим прерывания												
	IPTR Указатель страницы векторов прерываний												
	MP/MC	: #											
	OVA		Фпат	г пе п епс	пнения	A	пристер						
	OVB			Флаг переполнения А									
	OVLY			Флаг переполнения В									
	OVLI	T. T											
SXM Режим пере													
							חווות						
	ТС Флаг тестир						пия						
-	Х Состояние внешнего флага												
	15–7				6	5	4	3		2	1	0	
	IPTR				MP/MC	OVLY	AVIS	DROM	1				
F	Рисунок 15–13	Б.1 –	Регист _]	р состо 11	яния ре [.]	жима г 9	процесс	opa (PN	,	-0			
					0)//	OV/D	DP						
	ARP		TC	С	OVA	OVB			D	Р			
I	Рисунок	: Б.2 –	Регистј	р состо	яния 0 ((ST0)							
15	14	13	12	11	10	9	8	7	6	5	4–0		
BRAF	CPL	XF	НМ	INTM	0	OVM	SXM	C16	FRCT	CMPT	ASM		

Лист регистрации изменений

	Но	мера лист	ов (стран	Всего				
Изм.	изме- ненных	заме-	новых	анну- лиро- ванных	листов (страниц) в докум.	№ докум.	Подп.	Дата
-	-	-	все	-	252			11.11.15
1	1	-	-	-	-			13.11.15