Цена по запросу
Универсальный энергоэффективный 32-разрядный микроконтроллер архитектуры RISC-V с функциями управления двигателями. Содержит энергонезависимую память объемом 1 Мбайт, широкий набор универсальных и специализированных под задачи управления двигателями блоков и интерфейсов.
Состав и функциональные особенности:
• Микропроцессорное ядро RISC-V 32-бита, 32 регистра, встроенным модулем обработки команд с плавающей запятой с двойной точностью (FPU), поддержкой отладочного интерфейса JTAG;
• Кэш команд и кэш данных объемом по 32 Кбайт каждый;
• Контроллер внешней памяти EMC, поддерживающий SRAM, ROM, NOR Flash и SDRAM;
• Оперативная память TCM объемом 64 Кбайт;
• Оперативная память SRAM данных объемом 256 Кбайт с поддержкой ECC;
• Flash-память объемом 1 Мбайт с поддержкой ECC;
• Flash-память данных объемом 32 Кбайт с поддержкой ECC;
• 24-канальный контроллер прямого доступа к памяти DMA;
• Шестнадцать 32-разрядных мультифункциональных таймеров с поддержкой PWM и режима захвата;
• Девять 2-канальных блоков ШИМ;
• Шесть модулей захвата/сравнения CAP;
• Два импульсных квадратурных декодера QEP;
• Блок генератора случайных чисел TRNG;
• Блок вычисления контрольной суммы CRC;
• Блок шифрования по алгоритмам AES 128/256, «Кузнечик», «Магма»;
• Блок вычисления HASH;
• Четыре контроллера интерфейса SPI;
• Четыре контроллера интерфейса LIN;
• Шесть контроллеров интерфейса UART;
• Контроллер интерфейса QSPI;
• Два контроллера интерфейса I2C;
• Контроллер интерфейса CAN на 4 узла;
• Два контроллера интерфейса CANFD;
• Часы реального времени RTC c батарейным питанием;
• Три 11-канальных 12-битных АЦП;
• Датчик температуры, подключенный к внутреннему каналу АЦП;
• Три аналоговых компаратора;
• Два 12-разрядных ЦАП;
• Супервизор питания POR/BOR;
• Контроллер USB 2.0 Host/Point c интегрированным PHY 1.1;
• Интерфейс Ethernet 10/100/1000 с интегрированным PHY;
• Интерфейс ввода-вывода общего назначения GPIO (восемь 16-разрядных портов);
• Максимальная частота работы 120 МГц;
• Корпус LQFP-208.
• Микропроцессорное ядро RISC-V 32-бита, 32 регистра, встроенным модулем обработки команд с плавающей запятой с двойной точностью (FPU), поддержкой отладочного интерфейса JTAG;
• Кэш команд и кэш данных объемом по 32 Кбайт каждый;
• Контроллер внешней памяти EMC, поддерживающий SRAM, ROM, NOR Flash и SDRAM;
• Оперативная память TCM объемом 64 Кбайт;
• Оперативная память SRAM данных объемом 256 Кбайт с поддержкой ECC;
• Flash-память объемом 1 Мбайт с поддержкой ECC;
• Flash-память данных объемом 32 Кбайт с поддержкой ECC;
• 24-канальный контроллер прямого доступа к памяти DMA;
• Шестнадцать 32-разрядных мультифункциональных таймеров с поддержкой PWM и режима захвата;
• Девять 2-канальных блоков ШИМ;
• Шесть модулей захвата/сравнения CAP;
• Два импульсных квадратурных декодера QEP;
• Блок генератора случайных чисел TRNG;
• Блок вычисления контрольной суммы CRC;
• Блок шифрования по алгоритмам AES 128/256, «Кузнечик», «Магма»;
• Блок вычисления HASH;
• Четыре контроллера интерфейса SPI;
• Четыре контроллера интерфейса LIN;
• Шесть контроллеров интерфейса UART;
• Контроллер интерфейса QSPI;
• Два контроллера интерфейса I2C;
• Контроллер интерфейса CAN на 4 узла;
• Два контроллера интерфейса CANFD;
• Часы реального времени RTC c батарейным питанием;
• Три 11-канальных 12-битных АЦП;
• Датчик температуры, подключенный к внутреннему каналу АЦП;
• Три аналоговых компаратора;
• Два 12-разрядных ЦАП;
• Супервизор питания POR/BOR;
• Контроллер USB 2.0 Host/Point c интегрированным PHY 1.1;
• Интерфейс Ethernet 10/100/1000 с интегрированным PHY;
• Интерфейс ввода-вывода общего назначения GPIO (восемь 16-разрядных портов);
• Максимальная частота работы 120 МГц;
• Корпус LQFP-208.
Чертеж корпуса
3D-модель (находится в разработке)
3D-модель (находится в разработке)
