К1921ВГ5У

– универсальное  32-разрядное процессорное ядро архитектуры RISC-V SRC4 ф. Syntacore (32-бита, 32 регистра, со встроенным умножителем, блоком плавающей точки, отладчиком);
– 16-канальный DMA контроллер общего назначения;
– оперативная память SRAM данных объёмом 16 КБайт;
– Flash-память программ объёмом 64 КБайт и вызовом прерывания по окончании операций записи/стирание;
– четыре 32-разрядных мультифункциональных таймера:

• индивидуальные регистры периодов,
• возможность тактировать таймер от пина контроллера,
• отдельный делитель для каждого таймера,
• возможность тактирования таймера от события переполнения другого таймера,
• настройка направления счета (вверх/вниз),
• прерывание по событию переполнения таймера;
• возможность генерации сигнала ШИМ каждым таймером с индивидуальными настройками
• возможность захвата значения таймера по внешним и внутренним событиям

– часы реального времени RTC c батарейным питанием с тактированием от внешнего генератора 32,768 кГц, контролем генерации и автоматическим переходом на внутренний генератор в случае сбоев с поддержкой режимов:

• подключения внешнего резонатора (или генератора) 32.768 кГц,
• работы в режиме SLEEP;

– три двухканальных модуля ШИМ следующими особенностями:

• независимые регистры периода сигнала, порогов сравнения
• с возможности задержки генерации выходного сигнала на настраиваемое кол-во тактов тактирующей частоты,
• возможность инверсии каналов,
• возможность деления входной тактовой частоты,
• синхронизация таймеров по событиям и между собой,
• программное управление каналами,
• внешние входы сигнала аварии с настраиваемой реакцией,
• вызов прерывания по событию периода, нуля, порога сравнения,

– три модуля захвата/сравнения;
– импульсный квадратурный декодер, используемый для обработки сигналов датчиков положения ротора в высокопроизводительных системах для определения положения, направления и скорости вращения;
– два порта UART;
– два порта SPI со следующими особенностями:

• протоколы SSI, Motorolla, Microwire,
• настройка полярности и фазы,
• минимум 2 варианта альтернативных выводов на каждый блок,
• программное управление скоростью обмена,
• программируемая длительность информационного кадра от 4 до 16 бит,
• частота до 60 МГц в режиме ведущего и до 10 МГц в режиме ведомого;

– контроллер интерфейса I2C;
– четырехканальный 12-битный АЦП со следующими особенностями:

• максимальная скорость преобразования – 1 MSPS,
• работа под управлением двух секвенсоров, каждый из которых позволяет независимо произвести запуск измерений по необходимым каналам АЦП и сгенерировать прерывание,
• запуск преобразования от внешнего тактового сигнала (таймер, порт, ШИМ),
• одиночный, циклический режимы работы с перезапуском, с возможностью усреднения результатов,
• 4 независимых цифровых компаратора, отслеживающих и сравнивающих измерения с пороговыми значениями для формирования прерываний и сигналов управления другими блоками микроконтроллера,
• отдельный FIFO буфер результатов измерений для каждого секвенсора,
• 2 уровня приоритета каналов;

– два порта интерфейса CAN;
– порты ввода вывода со следующими особенностями:

• разрядность 16-бит,
• персональная настройка функций каждого пина,
• возможность изменения состояния выходного пина через дополнительный регистр (SET, CLEAR, TOGGLE, маскированный вывод),
• возможность настройки прерывания по настраиваемым фронтам входного сигнала;

– корпус QFN-48.