Цена по запросу

Универсальный энергоэффективный 32-разрядный микроконтроллер архитектуры RISC-V с функциями управления двигателями. Содержит энергонезависимую память объемом 1 Мбайт, широкий набор универсальных и специализированных под задачи управления двигателями блоков и интерфейсов.
Планируемый срок начала поставок – 1 квартал 2026.

Состав и функциональные особенности:

– 32-разрядное ЦПУ с поддержкой набора одноцикловых команд умножения с накоплением, команд централизованного управления потоком данных, арифметических и логических команд, встроенным модулем обработки команд с плавающей запятой с одинарной точностью FPU, поддержкой отладочного интерфейса JTAG;
– блок управления сбросом и синхронизацией RCU, имеющий в своем составе RC-генератор (4 МГц) и 3 синтезатора частоты PLL;
– блок управления системой SIU;
– основная Flash-память объемом 1 Мбайт с кодом коррекции ECC для хранения кода программ;
– кэш команд и кэш данных объемом по 32 Кбайт каждый;
– ОЗУ объемом 256 Кбайт с кодом коррекции ECC;
– контроллер внешней памяти (EMC), поддерживающий SRAM, ROM, NOR Flash;
– контроллер внешней памяти (SDRAM);
– 24-канальный контроллер прямого доступа к памяти DMA;
– восемь 16-разрядных порта ввода-вывода A, B, C, D, E, F, G, H;
– шестнадцать 32-разрядных таймеров с блоком захвата/сравнения и возможностью генерации ШИМ;
– девять двухканальных ШИМ-модуляторов с входами высокого разрешения (HR);
– 32-канальный 12-разрядный быстродействующий АЦП с режимами цифрового компаратора;
– два 12-разрядных блока ЦАП;
– датчик температуры TSENSOR, подключаемый к одному из входов АЦП;
– три аналоговых компаратора ACMP;
– шесть блоков захвата/сравнения (CAP0 – CAP5);
– два блока импульсных квадратурных декодеров (QEP);
– аппаратный истинный генератор случайных чисел TRNG;
– HASH процессор;
– аппаратный блок для подсчёта циклического избыточного кода (CRC);
– модуль поддержки криптографических вычислений (CRYPTO);
– сторожевой таймер WDT;
– блок RTC c батарейным питанием, тактированием от внешнего генератора 32,768 кГц, контролем генерации и автоматическим переходом на внутренний генератор в случае сбоев;
– супервизор питания POR/BOR;
– контроллеры интерфейсов:
– шесть приемопередатчиков UART (UART0 – UART5);
– четыре контроллера SPI (SPI0 – SPI3);
– контроллер QSPI;
– четыре контроллера LIN (LIN0 – LIN3);
– два контроллера I2C (I2С0 – I2С1);
– контроллер USB 2.0 FullSpeed с интерфейсом UTMI+ (Device, Host);
– блок физического уровня USB1.1 PHY;
– контроллер CAN 2.0b содержащий 4 узла;
– два контроллера CANFD (CANFD0 – CANFD1), содержащие по одному узлу в каждом;
– контроллер Ethernet 10/100/1000 с блоком физического уровня Ethernet PHY.
– корпус LQFP-208.

 

Чертеж корпуса
3D-модель (находится в разработке)