Цена по запросу

Универсальный 32-разрядный микроконтроллер архитектуры RISC-V, предназначенный для применения в портативных системах с ограничениями по размерам. Содержит энергонезависимую память объемом 512 Кбайт, набор универсальных, специализированных блоков и интерфейсов.
Планируемый срок начала поставок – 1 квартал 2026.

Состав и функциональные особенности:

– 32-разрядное ЦПУ с поддержкой набора одноцикловых команд умножения с накоплением, команд централизованного управления потоком данных, арифметических и логических команд, встроенным модулем обработки команд с плавающей запятой с одинарной точностью FPU, поддержкой отладочного интерфейса JTAG;
– блок управления сбросом и синхронизацией RCU, имеющий в своем составе RC-генератор (4 МГц) и синтезатор частоты PLL;
– блок управления системой SIU;
– основная Flash-память объемом 512 Кбайт;
– кэш команд и кэш данных объемом по 4 Кбайт каждый;
– ОЗУ объемом 16 Кбайт;
– 16-канальный контроллер прямого доступа к памяти DMA;
– один 16-разрядный порт ввода-вывода A;
– один 15-разрядный порт ввода-вывода B;
– четыре 32-разрядных таймера с блоком захвата/сравнения и возможностью генерации ШИМ;
– три двухканальных ШИМ-модулятора;
– 4-канальный 12-разрядный быстродействующий АЦП с режимами цифрового компаратора (ADC);
– три блока захвата/сравнения (CAP);
– импульсный квадратурный декодер (QEP);
– сторожевой таймер WDT;
– блок RTC c батарейным питанием, тактированием от внешнего генератора 32,768 кГц, контролем генерации и автоматическим переходом на внутренний генератор в случае сбоев;
– супервизор питания POR/BOR;
– контроллеры интерфейсов:
– два приемопередатчика UART (UART0 – UART1);
– два контроллера SPI (SPI0 – SPI1);
– контроллер I2C;
– контроллер CAN 2.0b;
– корпус LQFP-48.

Чертеж корпуса
3D-модель (находится в разработке)