Цена по запросу
Планируемый срок начала поставок – 1 квартал 2026.
– универсальное 32-разрядное процессорное ядро архитектуры RISC-V SRC4 ф. Syntacore (32-бита, 32 регистра, со встроенным умножителем, блоком плавающей точки, отладчиком);
– 8-канальный DMA контроллер общего назначения;
– оперативная память SRAM данных объёмом 64 КБайт;
– Flash-память программ объёмом 256 Кбайт и вызовом прерывания по окончании операций записи/стирание;
– сторожевой таймер WatchDog;
– часы реального времени RTC c батарейным питанием с тактированием от внешнего генератора 32,768 кГц, контролем генерации и автоматическим переходом на внутренний генератор в случае сбоев с поддержкой режимов:
- подключения внешнего резонатора (или генератора) 32,768 кГц,
- работы в режиме SLEEP;
– два 32-разрядных мультифункциональных таймера с поддержкой ШИМ со следующими особенностями:
- индивидуальные регистры периодов,
- возможность тактировать таймер от пина контроллера,
- отдельный делитель для каждого таймера,
- возможность тактирования таймера от события переполнения другого таймера,
- настройка направления счета (вверх/вниз),
- прерывание по событию переполнения таймера;
– три 16-разрядных мультифункциональных таймера с поддержкой ШИМ со следующими особенностями:
- индивидуальные регистры периодов,
- возможность тактировать таймер от пина контроллера,
- отдельный делитель для каждого таймера,
- возможность тактирования таймера от события переполнения другого таймера,
- настройка направления счета (вверх/вниз),
- прерывание по событию переполнения таймера;
– пять каналов генерации ШИМ на базе мультифункциональных таймеров со следующими особенностями:
- независимые регистры периода сигнала,
- без возможности задержки генерации выходного сигнала на настраиваемое кол-во тактов тактирующей частоты,
- возможность деления входной тактовой частоты модуля минимум до 256,
- каждый блок захвата/сравнения подключён к отдельной периферии и можно настроить на внешнее событие,
- вызов прерывания по событию периода ШИМ сигнала,
- в каждый блок захвата сравнения можно задавать одинаковые значения периодов в регистры и использовать по одному блоку захвата из таймеров;
– порт интерфейса CAN;
– два порта UART;
– два порта SPI со следующими особенностями:
- протоколы SSI, Motorolla, Microwire,
- настройка полярности и фазы,
- минимум 2 варианта альтернативных выводов на каждый блок,
- программное управление скоростью обмена,
- программируемая длительность информационного кадра от 4 до 16 бит,
- частота до 40 МГц в режиме ведущего и до 6,67 МГц в режиме ведомого;
– интерфейс управления внешним радиочастотным приемопередатчиком на основе интерфейса SPI (RF interface Tx/Rx);
– два контроллера интерфейса I2C;
– восьмиканальный 12-битный АЦП со следующими особенностями:
- максимальная скорость преобразования – 1 MSPS,
- работа под управлением четырех секвенсоров, каждый из которых позволяет независимо произвести запуск измерений по необходимым каналам АЦП и сгенерировать прерывание,
- запуск преобразования от внешнего тактового сигнала (таймер, порт, ШИМ),
- одиночный, циклический режимы работы с перезапуском, с возможностью усреднения результатов,
- 8 независимых цифровых компаратора, отслеживающих и сравнивающих измерения с пороговыми значениями для формирования прерываний и сигналов управления другими блоками микроконтроллера,
- двенадцать буферов результатов измерений (каждый организован по типу FIFO),
- 2 уровня приоритета каналов;
– датчик температуры;
– порты ввода вывода общего назначения (GPIO) со следующими особенностями:
- разрядность 16-бит,
- персональная настройка функций каждого пина,
- возможность изменения состояния выходного пина через дополнительный регистр (SET, CLEAR, TOGGLE, маскированный вывод),
- возможность настройки прерывания по настраиваемым фронтам входного сигнала;
– корпус QFN-48.
3D-модель (находится в разработке)